CN107403750B - 基座组件及反应腔室 - Google Patents

基座组件及反应腔室 Download PDF

Info

Publication number
CN107403750B
CN107403750B CN201610339336.XA CN201610339336A CN107403750B CN 107403750 B CN107403750 B CN 107403750B CN 201610339336 A CN201610339336 A CN 201610339336A CN 107403750 B CN107403750 B CN 107403750B
Authority
CN
China
Prior art keywords
wafer
annular groove
base
assembly
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610339336.XA
Other languages
English (en)
Other versions
CN107403750A (zh
Inventor
徐奎
陈鹏
郭浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201610339336.XA priority Critical patent/CN107403750B/zh
Publication of CN107403750A publication Critical patent/CN107403750A/zh
Application granted granted Critical
Publication of CN107403750B publication Critical patent/CN107403750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供的基座组件及反应腔室，其包括基座本体和压环，基座本体包括用于承载晶片的承载面，并且在基座本体内设置有背吹管路，用以向承载面与晶片下表面之间的间隙输送热交换气体。压环压住晶片上表面的边缘区域，以将晶片固定在基座本体上，并且，基座本体的承载面的中心区域相对于边缘区域凸起。本发明提供的基座组件，可以在压环压住晶片上表面的边缘区域时，使晶片弯曲变形，直至与承载面的形状一致，从而可以使晶片下表面的边缘处与承载面更贴合，进而可以减少承载面与晶片下表面之间的间隙内的热交换气体的泄漏，从而可以提高对晶片的冷却效果。

Description

基座组件及反应腔室
技术领域
本发明涉及半导体制造技术领域，具体地，涉及一种基座组件及反应腔室。
背景技术
半导体加工设备是加工半导体器件的常用设备，其在进行诸如刻蚀、溅射和化学气相沉积等工艺过程中，为了提高产品的质量，在实施沉积工艺之前，首先要对晶片进行预清洗(Preclean)，以去除晶片表面的氧化物等杂质。一般的预清洗腔室的基本原理是：将通入清洗腔室内的诸如氩气、氦气或氢气等的清洗气体激发形成等离子体，以对晶片进行化学反应和物理轰击，从而可以去除晶片表面的杂质。
另外，在进行预清洗工艺的过程中，一般采用基座组件来支撑和固定晶片。由于高能离子和电子对晶片的轰击作用，导致晶片的温度迅速上升，从而造成完成工艺后的晶片的温度过高(150℃左右)。而且，在半导体封装领域，晶片通常采用PI、PBO、BCB等有机物材料制作，这些材料在进行预清洗工艺时，极易形成碳化合物自晶片表面释放出来，并在高温下对晶片表面进行氧化，从而影响了器件性能。
为此，现有的一种基座组件是由基座本体和压环组成，其中，基座本体的上表面为平面，晶片被置于基座本体的上表面，并利用压环压住晶片上表面的边缘区域，从而实现对晶片的固定。而且，在该基座本体内设置有背吹管路，用以向基座本体上表面与晶片下表面之间的间隙通入氩气等的热交换气体，并且在基座本体内还设置有冷却水道，用以对基座本体进行冷却。晶片的热量通过热交换气体被传递至基座本体，最终被冷却水道中的冷却水带走，从而避免晶片的温度过高。
但是，由于上述基座本体的上表面为平面，仅靠压环的作用很难完全密封基座本体上表面与晶片下表面之间的间隙，从而造成间隙中的热交换气体泄漏，进而给冷却效果带来的不良影响。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种基座组件及反应腔室，其可以减少热交换气体的泄漏，从而可以提高对晶片的冷却效果。
为实现本发明的目的而提供一种基座组件，包括基座本体和压环，所述基座本体包括用于承载晶片的承载面，并且在所述基座本体内设置有背吹管路，用以向所述承载面与所述晶片下表面之间的间隙输送热交换气体；所述压环压住所述晶片上表面的边缘区域，以将所述晶片固定在所述基座本体上，所述基座本体的承载面的中心区域相对于边缘区域凸起。
优选的，所述基座本体的承载面的中心区域为水平的圆形平面；所述基座本体的承载面的边缘区域为圆锥环面。
优选的，所述圆形平面的直径根据所述晶片上表面的中心区域的刻蚀速率与所述晶片上表面的边缘区域的刻蚀速率的差异大小而设定。
优选的，在所述圆形平面上设置有第一环形凹槽，用以降低所述圆形平面与所述晶片的中心区域之间的射频耦合速率；所述第一环形凹槽的外径不小于所述圆形平面的直径。
优选的，所述第一环形凹槽的内环侧壁与所述圆形平面交界的部分为弧形凸面；所述第一环形凹槽的外环侧壁与所述圆锥环面交界的部分为弧形凸面。
优选的，所述第一环形凹槽的尺寸分别满足以下范围：
R2＝R1；
0.14R1≤R3＜0.18R1；
0.32R1≤R4＜0.34R1；
其中，R1为所述圆形平面的直径；R2为所述第一环形凹槽的外径；R3为所述第一环形凹槽的内径；R4为所述第一环形凹槽的中心线与所述圆形平面的中心之间的距离。
优选的，所述圆形平面的直径为137mm；所述所述第一环形凹槽的内径为20mm。
优选的，所述第一环形凹槽的深度不大于0.5mm。
优选的，所述第一环形凹槽的深度为0.2mm。
优选的，所述基座本体的承载面为弧形凸面。
优选的，在所述基座本体的承载面上，且与所述压环压住所述晶片上表面的边缘区域相对应的位置处还设置有环形切面，所述环形切面在所述压环压住所述晶片上表面的边缘区域时，与所述晶片下表面相贴合。
优选的，在所述基座本体内，且与所述圆形平面的边缘相对应的位置处设置有环形中空部。
优选的，在所述环形中空部内填充有绝缘材料。
优选的，所述基座本体包括上部本体和下部本体，所述上部本体叠置在所述下部本体上；所述上部本体的上表面用作所述承载面；所述环形中空部为设置在所述上部本体的下表面上的第二环形凹槽；或者，为设置在所述下部本体的上表面上的第二环形凹槽。
优选的，所述基座本体包括上部本体、绝缘盘和下部本体，三者由上而下依次叠置；所述上部本体的上表面用作所述承载面；所述环形中空部为设置在所述上部本体的下表面上的第二环形凹槽；或者，为设置在所述下部本体的上表面上的第二环形凹槽；所述绝缘盘用于将所述上部本体和下部本体电绝缘。
作为另一个技术方案，本发明还提供一种反应腔室，包括基座组件和下射频电源，所述基座组件用于固定晶片；所述下射频电源用于向所述基座组件加载射频功率，所述基座组件采用了本发明提供的上述基座组件。
优选的，所述反应腔室为电感耦合等离子体反应腔室或者电容耦合等离子体反应腔室。
优选的，所述反应腔室应用于物理气相沉积工艺、等离子体刻蚀工艺或者预清洗工艺。
本发明具有以下有益效果：
本发明提供的基座组件，其通过使基座本体的承载面的中心区域相对于边缘区域凸起，可以在压环压住晶片上表面的边缘区域时，使晶片弯曲变形，直至与承载面的形状一致，从而可以使晶片下表面的边缘处与承载面更贴合，进而可以减少承载面与晶片下表面之间的间隙内的热交换气体的泄漏，从而可以提高对晶片的冷却效果。
本发明提供的反应腔室，其通过采用本发明提供的上述基座组件，可以减少热交换气体的泄漏，从而可以提高对晶片的冷却效果。
附图说明
图1为本发明第一实施例提供的基座组件的剖视图；
图2A为本发明第一实施例中基座本体的剖视图；
图2B为本发明第一实施例中基座本体的俯视图；
图3为本发明第二实施例提供的一种基座组件的剖视图；
图4为本发明第二实施例提供的另一种基座组件的剖视图；
图5为本发明第二实施例提供的又一种基座组件的剖视图；
图6为本发明第三实施例提供的基座组件的剖视图；
图7为本发明第三实施例提供的基座组件的局部尺寸图；
图8为晶片的径向刻蚀速率的对比曲线图；
图9为本发明实施例提供的反应腔室的剖视图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的基座组件及反应腔室进行详细描述。
图1为本发明第一实施例提供的基座组件的剖视图。图2A为本发明第一实施例中基座本体的剖视图。图2B为本发明第一实施例中基座本体的俯视图。请一并参阅图1-图2B，基座组件包括基座本体和压环13。其中，基座本体包括上部本体11和下部本体10，该上部本体11叠置在下部本体10上，其中，上部本体11的上表面为用于承载晶片12的承载面，该承载面的中心区域相对于边缘区域凸起。具体地，如图2A和图2B所示，承载面的中心区域为水平的圆形平面111；承载面的边缘区域为圆锥环面113。压环13压住晶片12上表面的边缘区域，以将晶片12固定在基座本体上。而且，在该基座本体内设置有背吹管路14，用以向承载面与晶片12的下表面之间的间隙输送热交换气体，晶片12的热量通过热交换气体被传递至基座本体，从而可以避免完成工艺后的晶片12的温度过高。
借助上述圆锥环面113，可以使承载面的中心区域相对于边缘区域凸起，从而在压环13压住晶片12上表面的边缘区域时，使晶片12弯曲变形，直至与承载面的形状一致，从而可以使晶片12下表面的边缘处与承载面更贴合，进而可以减少承载面与晶片12下表面之间的间隙内的热交换气体的泄漏，从而可以提高对晶片的冷却效果。
借助上述圆形平面111，可以在晶片12置于基座本体上，而未被压环13压住时，稳定地支撑晶片12，从而便于晶片12的取放片操作。
优选的，在基座本体的承载面上，且与压环13压住晶片上表面的边缘区域相对应的位置处还设置有环形切面114，该环形切面114在压环13压住晶片12上表面的边缘区域时，与晶片12下表面相贴合，从而可以进一步提高对承载面与晶片12下表面之间的间隙的密封效果，减少热交换气体的泄漏，进而可以提高对晶片的冷却效果。
需要说明的是，在本实施例中，基座本体采用分体结构，即由上部本体11和下部本体10组成，以便于加工，但是本发明并不局限于此，在实际应用中，基座本体还可以采用一体式结构。
还需要说明的是，在本实施例中，承载面的中心区域为水平的圆形平面111；承载面的边缘区域为圆锥环面113。但是本发明并不局限于此，在实际应用中，基座本体的承载面还可以为弧形凸面，这同样可以在压环压住晶片上表面的边缘区域时，使晶片弯曲变形，直至与承载面的形状一致，从而可以使晶片下表面的边缘处与承载面更贴合。
图3为本发明第二实施例提供的一种基座组件的剖视图。请参阅图3，本实施例提供的基座组件同样包括上部本体11和下部本体10，其中，上部本体11的上表面为用于承载晶片12的承载面，承载面的中心区域为水平的圆形平面111；承载面的边缘区域为圆锥环面113。
由于承载面的中心区域为水平的圆形平面111，当将晶片12置于该承载面上时，圆形平面111的边缘112与晶片12下表面之间的距离相对于承载面的其他部分最近，这使得在进行工艺的过程中，若需要向基座本体加载射频功率时，基座本体在圆形平面111的边缘112处的射频耦合效率相对于其他部分较高，导致晶片12对应该边缘112处的刻蚀速率高于晶片12的其他位置，从而影响了刻蚀速率的均匀性。为此，优选的，在上部本体11的下表面，且与圆形平面111的边缘112相对应的位置处设置有第二环形凹槽115，该第二环形凹槽115可以降低上部本体11在边缘112处的厚度，从而可以降低射频耦合效率，减小基座本体的边缘112处与其他部分的射频耦合效率之间的差异，进而可以提高刻蚀速率的均匀性。
上述第二环形凹槽115在上部本体11内形成了中空结构，但是本发明并不局限于此，在实际应用中，还可以根据具体需要在环形凹槽115内填充诸如陶瓷或石英等的绝缘材料。
进一步优选的，如图5所示，在上部本体11和下部本体10之间设置有绝缘盘16，该绝缘盘用于将上部本体11和下部本体10电绝缘，从而使上部本体11的电位悬浮，进而可以加强上述环形凹槽115降低边缘112处的射频耦合效率的效果，从而可以进一步减小基座本体的边缘112处与其他部分的射频耦合效率之间的差异。
需要说明的是，在本实施例中，在上部本体11的下表面，且与圆形平面111的边缘112相对应的位置处设置有第二环形凹槽115，但是本发明并不局限于此，在实际应用中，如图4所示，还可以在下部本体10的上表面设置第二环形凹槽101。另外，上述第二环形凹槽的截面形状和尺寸可以根据具体需要自由设定，只要能够在基座本体内形成环形中空部即可。
图6为本发明第三实施例提供的基座组件的剖视图。请参阅图6，本实施例提供的基座组件与上述第一实施例相比，同样包括基座本体11’和压环13。其中，基座本体11’采用一体式结构，该基座本体11’的上表面为用于承载晶片的承载面，该承载面的中心区域为水平的圆形平面111；承载面的边缘区域为圆锥环面113。压环13压住晶片12上表面的边缘区域，以将晶片12固定在基座本体上。
在此基础上，优选的，圆形平面111的直径R1根据晶片上表面的中心区域的刻蚀速率与晶片上表面的边缘区域的刻蚀速率的差异大小而设定。例如，由于基座本体11’在圆形平面111的边缘112处的射频耦合效率相对于其他部分较高，导致晶片对应该边缘112处的刻蚀速率高于其他位置，在这种情况下，可以适当增大圆形平面111的直径R1，以降低圆形平面111的边缘112处的射频耦合效率。
增大圆形平面111的直径R1，可以降低圆形平面111的边缘112处的射频耦合效率的原因在于：晶片与基座本体11’之间存在分布电容，而在压环13重量一定的情形下，晶片变形的弧度是一致的，从而当圆形平面111的直径R1增大后，晶片的中心区域与圆形平面111之间的间距随之增大。根据电容公式C＝εS/4πκd与容抗公式χc＝1/ωC可知，晶片的中心区域与圆形平面111之间的间距d越大，晶片与基座本体11’之间的分布电容C越小，晶片与基座本体11’之间的容抗越大，从而可以降低圆形平面111的边缘112处的射频耦合效率。
但是，为了减少承载面与晶片下表面之间的间隙内的热交换气体的泄漏，保证晶片的冷却效果，圆形平面111的直径R1也不宜过大。
进一步优选的，在圆形平面111上设置有第一环形凹槽116，该第一环形凹槽116的外径不小于圆形平面111的直径，用以降低圆形平面111与晶片的中心区域之间的射频耦合速率，从而可以降低晶片的中心区域的刻蚀速率，进而可以进一步提高刻蚀速率的均匀性。
另外，为了避免夹端电场效应，即，第一环形凹槽116的内环侧壁和外环侧壁分别与圆形平面111和圆锥环面113之间的夹角会影响电场分布的均匀性，为此，优选的，第一环形凹槽116的内环侧壁与圆形平面111交界的部分为弧形凸面，以及第一环形凹槽116的外环侧壁与圆锥环面113交界的部分为弧形凸面。
图7为本发明第三实施例提供的基座组件的局部尺寸图。请参阅图7，第一环形凹槽116的尺寸分别满足以下范围：
R2＝R1；
0.14R1≤R3＜0.18R1；
0.32R1≤R4＜0.34R1；
其中，R1为圆形平面111的直径；R2为第一环形凹槽116的外径；R3为第一环形凹槽116的内径；R4为第一环形凹槽116的中心线与圆形平面111的中心之间的距离。由于第一环形凹槽116的外径R2不小于圆形平面111的直径R1，因此，第一环形凹槽116的外径R2相当于圆形平面111的直径R1，即，R2＝R1。第一环形凹槽116的尺寸通过满足上述范围，可以降低圆形平面111与晶片的中心区域之间的射频耦合速率，从而可以降低晶片的中心区域的刻蚀速率，进而可以进一步提高刻蚀速率的均匀性。可选的，在第一环形凹槽116的尺寸满足上述范围的条件下，圆形平面111的直径R1为137mm；第一环形凹槽116的内径R3为20mm。第一环形凹槽116的宽度W即为(R1-2R3)/2＝48.5mm。
另外，优选的，为了避免晶片的中心区域的刻蚀速率下降过多，第一环形凹槽116的深度d不大于0.5mm，进一步优选为0.2mm。
图8为晶片的径向刻蚀速率的对比曲线图。请参阅图8，横坐标为晶片的不同半径处的位置；纵坐标为刻蚀速率。曲线1为未设置有第一环形凹槽的基座本体的刻蚀速率分布曲线；曲线2为设置有第一环形凹槽的基座本体的刻蚀速率分布曲线。
通过对比可知，对于曲线1，晶片的中心区域A的刻蚀速率明显高于边缘区域B的刻蚀速率。对于曲线2，晶片的中心区域A的刻蚀速率与边缘区域B的刻蚀速率大致相同，从而大大提高了刻蚀速率的均匀性。
作为另一个技术方案，图9为本发明实施例提供的反应腔室的剖视图。请参阅图9，本发明还提供一种反应腔室200，该反应腔室200为电感耦合等离子体(ICP，InductivelyCoupled Plasma)反应腔室。具体地，反应腔室200包括介质窗201、感应线圈202、上匹配器203、上射频电源204、基座组件205、下匹配器206和下射频电源207。其中，介质窗201设置在腔室顶部，感应线圈202环绕设置在介质窗201的周围，且通过上匹配器203与上射频电源204电连接。上射频电源204用于向感应线圈202加载射频功率，从而通过介质窗201馈入腔室内，以激发腔室内的工艺气体形成等离子体。
基座组件205用于固定和冷却晶片，具体地，该基座组件205通过冷却循环管路与冷却器208连接，冷却器208用于向基座组件205内循环通入冷却水，以对基座组件205进行冷却，从而间接冷却晶片，以避免其温度过高。此外，基座组件205通过下匹配器206与下射频电源207电连接。下射频电源207用于向基座组件205加载射频功率，以在晶片表面形成射频负偏压，从而吸引等离子体刻蚀晶片表面。
上述基座组件205采用了本发明实施例提供的上述基座组件。通过采用本发明实施例提供的上述基座组件，可以减少热交换气体的泄漏，从而可以提高对晶片的冷却效果。
需要说明的是，在本实施例中，反应腔室200为电感耦合等离子体反应腔室。但是，本发明并不局限于此，在实际应用中，反应腔室还可以为电容耦合等离子体(CCP，Capacitance Couple Plasma)反应腔室。
还需要说明的是，在实际应用中，上述反应腔室可以应用于物理气相沉积工艺、等离子体刻蚀工艺或者预清洗工艺。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种基座组件，包括基座本体和压环，所述基座本体包括用于承载晶片的承载面，并且在所述基座本体内设置有背吹管路，用以向所述承载面与所述晶片下表面之间的间隙输送热交换气体；所述压环压住所述晶片上表面的边缘区域，以将所述晶片固定在所述基座本体上，其特征在于，所述基座本体的承载面的中心区域相对于边缘区域凸起；其中，
所述基座本体的承载面的中心区域为水平的圆形平面；所述基座本体的承载面的边缘区域为圆锥环面；
所述圆形平面的直径根据所述晶片上表面的中心区域的刻蚀速率与所述晶片上表面的边缘区域的刻蚀速率的差异大小而设定。
2.根据权利要求1所述的基座组件，其特征在于，在所述圆形平面上设置有第一环形凹槽，用以降低所述圆形平面与所述晶片的中心区域之间的射频耦合速率；所述第一环形凹槽的外径不小于所述圆形平面的直径。
3.根据权利要求2所述的基座组件，其特征在于，所述第一环形凹槽的内环侧壁与所述圆形平面交界的部分为弧形凸面；所述第一环形凹槽的外环侧壁与所述圆锥环面交界的部分为弧形凸面。
4.根据权利要求2所述的基座组件，其特征在于，所述第一环形凹槽的尺寸分别满足以下范围：
R2＝R1；
0.14R1≤R3＜0.18R1；
0.32R1≤R4＜0.34R1；
其中，R1为所述圆形平面的直径；R2为所述第一环形凹槽的外径；R3为所述第一环形凹槽的内径；R4为所述第一环形凹槽的中心线与所述圆形平面的中心之间的距离。
5.根据权利要求2-4任意一项所述的基座组件，其特征在于，所述圆形平面的直径为137mm；所述第一环形凹槽的内径为20mm。
6.根据权利要求2-4任意一项所述的基座组件，其特征在于，所述第一环形凹槽的深度不大于0.5mm。
7.根据权利要求6所述的基座组件，其特征在于，所述第一环形凹槽的深度为0.2mm。
8.根据权利要求1所述的基座组件，其特征在于，在所述基座本体的承载面上，且与所述压环压住所述晶片上表面的边缘区域相对应的位置处还设置有环形切面，所述环形切面在所述压环压住所述晶片上表面的边缘区域时，与所述晶片下表面相贴合。
9.根据权利要求1所述的基座组件，其特征在于，在所述基座本体内，且与所述圆形平面的边缘相对应的位置处设置有环形中空部。
10.根据权利要求9所述的基座组件，其特征在于，在所述环形中空部内填充有绝缘材料。
11.根据权利要求9或10所述的基座组件，其特征在于，所述基座本体包括上部本体和下部本体，所述上部本体叠置在所述下部本体上；
所述上部本体的上表面用作所述承载面；
所述环形中空部为设置在所述上部本体的下表面上的第二环形凹槽；或者，为设置在所述下部本体的上表面上的第二环形凹槽。
12.根据权利要求9或10所述的基座组件，其特征在于，所述基座本体包括上部本体、绝缘盘和下部本体，三者由上而下依次叠置；
所述上部本体的上表面用作所述承载面；
所述环形中空部为设置在所述上部本体的下表面上的第二环形凹槽；或者，为设置在所述下部本体的上表面上的第二环形凹槽；
所述绝缘盘用于将所述上部本体和下部本体电绝缘。
13.一种反应腔室，包括基座组件和下射频电源，所述基座组件用于固定晶片；所述下射频电源用于向所述基座组件加载射频功率，其特征在于，所述基座组件采用权利要求1-12任意一项所述的基座组件。
14.根据权利要求13所述的反应腔室，其特征在于，所述反应腔室为电感耦合等离子体反应腔室或者电容耦合等离子体反应腔室。
15.根据权利要求13所述的反应腔室，其特征在于，所述反应腔室应用于物理气相沉积工艺、等离子体刻蚀工艺或者预清洗工艺。
CN201610339336.XA 2016-05-20 2016-05-20 基座组件及反应腔室 Active CN107403750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610339336.XA CN107403750B (zh) 2016-05-20 2016-05-20 基座组件及反应腔室

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610339336.XA CN107403750B (zh) 2016-05-20 2016-05-20 基座组件及反应腔室

Publications (2)

Publication Number Publication Date
CN107403750A CN107403750A (zh) 2017-11-28
CN107403750B true CN107403750B (zh) 2020-04-28

Family

ID=60389224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610339336.XA Active CN107403750B (zh) 2016-05-20 2016-05-20 基座组件及反应腔室

Country Status (1)

Country Link
CN (1) CN107403750B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113681456A (zh) * 2021-08-26 2021-11-23 河北同光晶体有限公司 用于解决碳化硅晶圆化学机械抛光后产生局部高点的方法、陶瓷盘、化学机械抛光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203958A (en) * 1990-07-31 1993-04-20 Tokyo Electron Limited Processing method and apparatus
US5509464A (en) * 1993-07-30 1996-04-23 Applied Materials, Inc. Method and apparatus for cooling rectangular substrates
CN105097604A (zh) * 2014-05-05 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 工艺腔室

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220619B2 (ja) * 1995-05-24 2001-10-22 松下電器産業株式会社 ガス伝熱プラズマ処理装置
JP3598227B2 (ja) * 1998-12-08 2004-12-08 松下電器産業株式会社 プラズマ処理装置及び方法
CN106298621A (zh) * 2015-05-28 2017-01-04 北京北方微电子基地设备工艺研究中心有限责任公司 机械卡盘及半导体加工设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203958A (en) * 1990-07-31 1993-04-20 Tokyo Electron Limited Processing method and apparatus
US5509464A (en) * 1993-07-30 1996-04-23 Applied Materials, Inc. Method and apparatus for cooling rectangular substrates
CN105097604A (zh) * 2014-05-05 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 工艺腔室

Also Published As

Publication number Publication date
CN107403750A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
JP6202701B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US20090165722A1 (en) Apparatus for treating substrate
TW201933424A (zh) 具有雙嵌入式電極的基板支撐件
CN206877967U (zh) 处理套件和等离子体腔室
US20190088518A1 (en) Substrate support with cooled and conducting pins
KR102232796B1 (ko) 플라즈마 에칭 작업용 기판 지지부
CN106876315B (zh) 压环、预清洗腔室及半导体加工设备
KR20090106631A (ko) 진공 척이 있는 베벨 에칭 장치
JP5970268B2 (ja) プラズマ処理装置および処理方法
US20100083902A1 (en) Plasma generating device
TW201742147A (zh) 基板處理裝置
US20170301578A1 (en) Focus ring assembly and a method of processing a substrate using the same
US10515843B2 (en) Amalgamated cover ring
TW201922061A (zh) 電漿處理裝置
TWI794428B (zh) 被處理體的載置裝置及處理裝置
KR102241740B1 (ko) 온도 제어 방법 및 플라즈마 처리 장치
JP7101628B2 (ja) プラズマ処理装置および電極構造体
TWI640030B (zh) 上部電極之表面處理方法、及電漿處理裝置
TW202224067A (zh) 經由邊緣夾鉗的薄型基板運送
CN107403750B (zh) 基座组件及反应腔室
KR101324589B1 (ko) 시료대 및 마이크로파 플라즈마 처리 장치
KR20120062923A (ko) 플라즈마 처리 장치 및 이것에 이용하는 지파판
JP5171584B2 (ja) 基板処理装置の基板載置台、基板処理装置及び半導体デバイスの製造方法
KR102407353B1 (ko) 플라스마 처리 장치
KR20230122016A (ko) 에지 클램핑을 통한 얇은 기판 처리를 위한 증착 링

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant