CN107369714A - 一种超结场效应晶体管的制作方法 - Google Patents
一种超结场效应晶体管的制作方法 Download PDFInfo
- Publication number
- CN107369714A CN107369714A CN201710577212.XA CN201710577212A CN107369714A CN 107369714 A CN107369714 A CN 107369714A CN 201710577212 A CN201710577212 A CN 201710577212A CN 107369714 A CN107369714 A CN 107369714A
- Authority
- CN
- China
- Prior art keywords
- ring
- type
- effect transistor
- region
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000407 epitaxy Methods 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- -1 silicon nitrides Chemical class 0.000 claims 1
- 230000007850 degeneration Effects 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种超结场效应晶体管的制作方法。所述超结场效应晶体管的制作方法包括：在N型外延层表面形成终端基础结构，所述终端基础结构包括主结区和位于所述主结区外围的环区，所述环区形成有多个环状P型柱；在所述N型外延层表面形成氮化硅层，所述氮化硅层覆盖所述主结区和所述多个环状P型柱；对所述环区的氮化硅层进行刻蚀来形成多个条状开口区，所述条状开口区与所述环状P型柱垂直，且所述环区表面的部分区域通过所述条状开口暴露出来；在所述环区表面进行氧化处理来在所述多个条状开口区形成多个条状氧化硅层，并去除所述N型外延层表面的氮化硅层。采用本发明提供的方法可以大大提高器件的可靠性和耐压退化能力。
Description
【技术领域】
本发明涉及半导体芯片制作技术领域，特别地，涉及一种超结场效应晶体管的制作方法。
【背景技术】
超结金属氧化物半导体场效应晶体管(超结MOSFET)是一种具有金属氧化物半导体晶体管的绝缘栅结构优点同时具有高电流密度低导通电阻优点的新型器件，其为一种能用于有效的降低传统功率金属氧化物半导体场效应晶体管的导电损耗的功率半导体器件，是基于电荷平衡原理的电荷补偿器件。
由于功率器件的应用场合，高温高压条件下的可靠性显得尤为重要，高温反偏测试正是为了评估功率器件芯片在高温反偏下的使用寿命及可靠性所进行的一种可靠性测试，在高温高压条件下由封装引入的可动离子会有一定几率穿过功率器件的钝化层和介质层进入到硅与二氧化硅的界面，这些可动离子会改变硅表面电场分布使器件的耐压退化，因此降低功率器件在高温反偏下耐压的退化有很重要的意义。
目前提升功率器件可靠性的主要方式有以下几种：质量优秀的钝化层、截止环的使用以及良好的终端设计等。
目前最常用的超结场效应晶体管在边缘添加了N+截止环，用以阻挡器件可靠性测试，或实际使用中从外部引入的可动电荷。但实际上，此种结构仍然会导致，可动电荷有很大几率进入到芯片内部，从而导致器件耐压退化，可靠性失效。
有鉴于此，有必要提供一种超结场效应晶体管的制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种超结场效应晶体管的制作方法。
本发明提供的超结场效应晶体管的制作方法，包括：在N型外延层表面形成终端基础结构，所述终端基础结构包括主结区和位于所述主结区外围的环区，所述环区形成有多个环状P型柱；在所述N型外延层表面形成氮化硅层，所述氮化硅层覆盖所述主结区和所述多个环状P型柱；对所述环区的氮化硅层进行刻蚀来形成多个条状开口区，所述条状开口区与所述环状P型柱垂直，且所述环区表面的部分区域通过所述条状开口暴露出来；在所述环区表面进行氧化处理来在所述多个条状开口区形成多个条状氧化硅层，并去除所述N型外延层表面的氮化硅层。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述多个环状P型柱相互间隔设置，且相邻环状P型柱之间交替形成有N型柱。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述终端基础结构还包括截止环，所述截止环形成在所述终端基础结构的边缘区域。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述氮化硅层的厚度为1000A～2000A。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，对所述环区的氮化硅层进行刻蚀来形成多个条状开口区的步骤包括：通过刻蚀工艺对所述环区的氮化硅层进行刻蚀处理，来在所述环区形成多个氮化硅条，所述氮化硅条平行间隔排列在所述环区的N型外延层表面，且所述环区的氮化硅条之间的区域相对应地形成所述多个条状开口区。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，在经过所述蚀刻处理之后，所述主结区仍然被所述氮化硅层覆盖。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述环区的表面的氧化处理为低温氧化处理，且所述低温氧化处理的氧化温度为800℃～850℃。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，通过所述低温氧化处理形成的条状氧化硅层厚度为8000A～15000A之间。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述环区的四个角落区域的氮化硅层同样被蚀刻掉，且经过氧化处理之后所述条形氧化硅层同时覆盖所述环区的四个角落区域。
作为在本发明提供的超结场效应晶体管的制作方法的一种改进，在一种优选实施例中，所述条形氧化硅层进一步覆盖所述环区边缘的截止环。
相较于现有技术，本发明提供的超结场效应晶体管的制作方法通过优化终端结构，在终端结构表面添加垂直于PN柱的条状氧化层；所述条状氧化层的存在，会使得氧化层附近电场聚集，因此电场强度大，可动离子会被此强电场束缚而被阻止进入到器件内部，从而达到提高器件抗可动离子沾污的能力，大大提高器件的可靠性和耐压退化能力。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的超结场效应晶体管的制作方法一种实施例的流程示意图；
图2为在图1的方法中在N型外延层形成超结场效应晶体管的终端基础结构的剖面结构示意图；
图3为在图2所示的超结场效应晶体管的终端基础结构的平面结构示意图；
图4为在图2所示的终端基础结构表面形成氮化硅层的剖面结构示意图；
图5为对图4所示的氮化硅层进行刻蚀的平面结构示意图；
图6为在图5所示的终端基础结构表面形成氧化硅层并去除氮化硅层的平面结构示意图；
图7为图6所示的器件沿A-A’的剖面结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供的超结场效应晶体管的制作方法可以应用于功率器件，比如超结金属氧化物半导体场效应晶体管(超结MOSFET)的制作。针对传统超结场效应器件的耐压退化问题，本发明实施例提供的超结场效应晶体管的制作方法通过优化终端结构，在终端结构表面添加垂直于PN柱的条状氧化层；所述条状氧化层的存在，会使得氧化层附近电场聚集，电场强度大，可动离子会被此强电场束缚，不会进入到器件内部，从而达到提高器件抗可动离子沾污的能力，大大提高器件的可靠性和耐压退化能力。
请参阅图1，其为本发明提供的超结场效应晶体管的制作方法一种实施例的流程示意图。所述超结场效应晶体管的制作方法主要包括以下步骤：
步骤S1，在N型外延层表面形成终端基础结构，所述终端基础结构包括主结区和位于所述主结区外围的环区，所述环区形成有多个环状P型柱；
请参阅图2和图3，在步骤S1中，首先提供一个N型衬底，并在所述N型衬底表面形成N型外延层；接着，利用传统超结场效应晶体管的制作工艺来形成所述超结场效应晶体管的终端基础结构。具体图图2和图3所示，所述终端基础结构包括位于器件中间区域的主结区和位于所述主结区外围的环区；其中，所述环区包括多个间隔设置环状的P型柱(即图中的P+柱)，所述P型柱可以具有较高掺杂浓度，相邻P型柱之间的N型外延层同样具有环状柱型结构(相当于N+柱)，即所述环区实际上相当于是环状的P型柱和N型柱相互交替间隔设置的区域。所述主结区包括位于所述N型外延层表面的P-区(P-表示其掺杂浓度较低)以及位于所述P-区下方的多个间隔设置的P+区。
作为一种优选的实施例，在所述超结场效应晶体管的终端基础结构的边缘区域，还可以形成有N+截止环，如图2所示，所述N+截止环具体为N型重掺杂的环状区域，其主要是用于阻挡器件可靠性测试，或实际使用中从外部引入的可动电荷。
步骤S2，在所述N型外延层表面形成氮化硅层，所述氮化硅层覆盖所述主结区和所述多个环状P型柱；
请参阅图4，在步骤S2中，可以通过化学气相淀积或者薄膜生长工艺在所述N型外延层表面形成氮化硅层，所述氮化硅层的厚度可以具体为1000A～2000A左右；并且，在具体实施例中，如图4所示，所述氮化硅层可以形成在所述超结场效应晶体管的终端基础结构的整个表面，因此覆盖所述主结区和所述环区的多个环状P型柱。
步骤S3，对所述环区的氮化硅层进行刻蚀来形成多个条状开口区，所述条状开口区与所述环状P型柱垂直，且所述环区表面的部分区域通过所述条状开口暴露出来；
请参阅图5，在所述氮化硅层形成在所述N型外延层的表面之后，通过干法刻蚀工艺对所述环区的氮化硅层进行刻蚀处理，来在所述环区形成多个氮化硅条，所述氮化硅条平行间隔排列在所述N型外延层表面；相对应地，所述环区的氮化硅条之间的区域便被刻蚀出多个条状开口区，所述多个条状开口区是指在此区域的氮化硅层被刻蚀掉而使得所述环区表面的相对应部分的区域被暴露出来。并且，如图5所示，在本实施例中，所述条状开口区与所述环状的P型柱相互垂直。另一方面，所述环区的四个角落区域的氮化硅层同样被蚀刻掉，也即是说，所述条形开口区包括所述环区的四个角落区域。需要注意的是，在本实施例中，所述主结区的氮化硅并不进行刻蚀处理，因此所述主结区仍然被所述氮化硅层所覆盖。
步骤S4，在所述环区表面进行氧化处理来在所述多个条状开口区形成多个条状氧化硅层，并去除所述N型外延层表面的氮化硅层。
请参阅图6和图7，在所述环区的氮化硅层蚀刻完成并形成所述多个条状开口区之后，在步骤S4中，首先对所述环区的表面进行低温氧化处理，来在所述环区的条状开口区域形成氧化硅层；由于所述环区表面的部分区域被所述氮化硅条覆盖，因此所述氮化硅条所在的区域并不会形成所述氧化硅层，更具体地，所述氧化硅层形成在未被所述氮化硅条覆盖的区域，即所述条状开口区域，因此所述氧化硅层具体为条状氧化硅层。
另一方面，如上所述，所述条形开口区包括所述环区的四个角落区域，因此所述条形氧化硅层同样覆盖所述环区的四个角落区域；并且，优选地，如图7所示，所述条形氧化硅层可以覆盖所述环区边缘的N+截止环。
在具体实施例中，所述低温氧化处理的工艺条件具体可以为，氧化温度低于900℃，优选地，所述氧化温度的范围为800℃～850℃。通过所述低温氧化处理形成的氧化硅层厚度为8000A～15000A之间，优选地，在本实施例中，所述氧化硅层的厚度为12000A。
在所述氧化硅层形成之后，可以去除掉所述N型外延层表面的氮化硅层，并通过传统超结场效应晶体管的制作工艺，来完成其他相关制作处理，从而制作出可以作为功率器件使用的超结场效应晶体管。
相较于现有技术，本发明提供的超结场效应晶体管的制作方法通过优化终端结构，在终端结构表面添加垂直于PN柱的条状氧化层；所述条状氧化层的存在，会使得氧化层附近电场聚集，因此电场强度大，可动离子会被此强电场束缚而被阻止进入到器件内部，从而达到提高器件抗可动离子沾污的能力，大大提高器件的可靠性和耐压退化能力。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种超结场效应晶体管的制作方法，其特征在于，包括：
在N型外延层表面形成终端基础结构，所述终端基础结构包括主结区和位于所述主结区外围的环区，所述环区形成有多个环状P型柱；
在所述N型外延层表面形成氮化硅层，所述氮化硅层覆盖所述主结区和所述多个环状P型柱；
对所述环区的氮化硅层进行刻蚀来形成多个条状开口区，所述条状开口区与所述环状P型柱垂直，且所述环区表面的部分区域通过所述条状开口暴露出来；
在所述环区表面进行氧化处理来在所述多个条状开口区形成多个条状氧化硅层，并去除所述N型外延层表面的氮化硅层。
2.根据权利要求1所述的超结场效应晶体管的制作方法，其特征在于，所述多个环状P型柱相互间隔设置，且相邻环状P型柱之间交替形成有N型柱。
3.根据权利要求2所述的超结场效应晶体管的制作方法，其特征在于，所述终端基础结构还包括截止环，所述截止环形成在所述终端基础结构的边缘区域。
4.根据权利要求1所述的超结场效应晶体管的制作方法，其特征在于，所述氮化硅层的厚度为1000A～2000A。
5.根据权利要求1所述的超结场效应晶体管的制作方法，其特征在于，对所述环区的氮化硅层进行刻蚀来形成多个条状开口区的步骤包括：
通过刻蚀工艺对所述环区的氮化硅层进行刻蚀处理，来在所述环区形成多个氮化硅条，所述氮化硅条平行间隔排列在所述环区的N型外延层表面，且所述环区的氮化硅条之间的区域相对应地形成所述多个条状开口区。
6.根据权利要求5所述的超结场效应晶体管的制作方法，其特征在于，在经过所述蚀刻处理之后，所述主结区仍然被所述氮化硅层覆盖。
7.根据权利要求5所述的超结场效应晶体管的制作方法，其特征在于，所述环区的表面的氧化处理为低温氧化处理，且所述低温氧化处理的氧化温度为800℃～850℃。
8.根据权利要求7所述的超结场效应晶体管的制作方法，其特征在于，通过所述低温氧化处理形成的条状氧化硅层厚度为8000A～15000A之间。
9.根据权利要求5所述的超结场效应晶体管的制作方法，其特征在于，所述环区的四个角落区域的氮化硅层同样被蚀刻掉，且经过氧化处理之后所述条形氧化硅层同时覆盖所述环区的四个角落区域。
10.根据权利要求9所述的超结场效应晶体管的制作方法，其特征在于，所述条形氧化硅层进一步覆盖所述环区边缘的截止环。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710577212.XA CN107369714B (zh) | 2017-07-14 | 2017-07-14 | 一种超结场效应晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710577212.XA CN107369714B (zh) | 2017-07-14 | 2017-07-14 | 一种超结场效应晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107369714A true CN107369714A (zh) | 2017-11-21 |
| CN107369714B CN107369714B (zh) | 2020-09-01 |
Family
ID=60306796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710577212.XA Expired - Fee Related CN107369714B (zh) | 2017-07-14 | 2017-07-14 | 一种超结场效应晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107369714B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1393927A (zh) * | 2001-06-28 | 2003-01-29 | 旺宏电子股份有限公司 | 氮化硅只读存储器的制造方法 |
| US20100123186A1 (en) * | 2008-11-20 | 2010-05-20 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| CN102315275A (zh) * | 2011-10-15 | 2012-01-11 | 东南大学 | 表面场氧化层不连续的超结金属氧化物场效应管终端结构 |
-
2017
- 2017-07-14 CN CN201710577212.XA patent/CN107369714B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1393927A (zh) * | 2001-06-28 | 2003-01-29 | 旺宏电子股份有限公司 | 氮化硅只读存储器的制造方法 |
| US20100123186A1 (en) * | 2008-11-20 | 2010-05-20 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| CN102315275A (zh) * | 2011-10-15 | 2012-01-11 | 东南大学 | 表面场氧化层不连续的超结金属氧化物场效应管终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107369714B (zh) | 2020-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429964A (en) | Low on-resistance power MOS technology | |
| US20190280119A1 (en) | Super junction power transistor and preparation method thereof | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN102270663A (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| CN101969068A (zh) | 一种高压功率半导体器件的边缘终端结构 | |
| CN104078502A (zh) | 半导体功率器件及其制作方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN101969069A (zh) | 一种高压功率半导体器件的边缘终端结构 | |
| CN107170688B (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN108598151B (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN202205755U (zh) | 具有超结结构的平面型功率mosfet器件 | |
| CN108091684A (zh) | 超结金属氧化物场效应晶体管 | |
| CN107369714A (zh) | 一种超结场效应晶体管的制作方法 | |
| CN109346512A (zh) | 一种半导体器件的终端结构及其制造方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN102509767A (zh) | 一种正八边形霍尔盘结构的cmos传感器及其制作方法 | |
| US20210234038A1 (en) | Semiconductor device | |
| CN107680967A (zh) | 功率半导体芯片及其形成方法 | |
| RU2749386C2 (ru) | Способ производства структуры единичной ячейки силиконово-карбидного моп-транзистора | |
| CN108110044A (zh) | 半导体功率器件及其制作方法 | |
| CN208336233U (zh) | 能提高耐压能力的半导体器件终端结构 | |
| CN103378140A (zh) | 一种绝缘栅双极晶体管 | |
| US20220037211A1 (en) | Preparation method for semiconductor device | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200807 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 473000 Xiaozhuang 133, Wolong District, Nanyang City, Henan Province Applicant before: OuYang Huilin |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210115 Address after: 211299 science and technology innovation center, No.5 Shiqiu Avenue, Shiqiu street, Lishui District, Nanjing City, Jiangsu Province Patentee after: Jiangsu Qinglian Optoelectronic Technology Research Institute Co., Ltd Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200901 Termination date: 20210714 |