CN107346732A - 集成电路金属连线的制备方法 - Google Patents

集成电路金属连线的制备方法 Download PDF

Info

Publication number
CN107346732A
CN107346732A CN201610289865.3A CN201610289865A CN107346732A CN 107346732 A CN107346732 A CN 107346732A CN 201610289865 A CN201610289865 A CN 201610289865A CN 107346732 A CN107346732 A CN 107346732A
Authority
CN
China
Prior art keywords
gas
dry etching
etching
processing
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610289865.3A
Other languages
English (en)
Other versions
CN107346732B (zh
Inventor
陈定平
杜卫星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201610289865.3A priority Critical patent/CN107346732B/zh
Publication of CN107346732A publication Critical patent/CN107346732A/zh
Application granted granted Critical
Publication of CN107346732B publication Critical patent/CN107346732B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种集成电路金属连线的制备方法,包括:在完成硅衬底上的金属层制备后,对所述金属层进行图形化处理;对图形化处理后的金属层进行穿透刻蚀处理;在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理。通过本发明技术方案,改善了金属刻蚀过程的副产物残留问题,提升了器件可靠性和成品率。

Description

集成电路金属连线的制备方法
技术领域
本发明涉及半导体芯片技术领域,具体而言,涉及一种集成电路金属连线的制备方法。
背景技术
在晶体管的制备过程中,通常采用铝硅铜作为金属电极材料,而在干法刻蚀金属电极的过程中,如图1所示,一般需要聚焦环等塑料件固定硅衬底,而技术开发人员在利用AME8330干法刻蚀设备的过程中发现,由于AME8330设备内部圆片作业时分布为上、中和下三层,中层硅衬底和上层硅衬底的十一点钟区域由于被下层聚焦环的凸出结构遮挡,导致刻蚀气体流通不畅,从而在十一点钟区域造成刻蚀不充分,进而在如图1所示的黑点残留区遗留金属残渣,这严重影响晶体管的成品率和可靠性。
因此,如何改善集成电路金属连线的干法刻蚀方案成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一,提出了一种新的集成电路金属连线的制备方案,通过在金属连接的干法刻蚀过程中加入穿透刻蚀处理,轰击去除了干法刻蚀金属过程中产生的氧化铝等残留物,改善了黑点残留区的铝残留情况,提高了成品率和可靠性。
有鉴于此,根据本发明的实施例,提出了一种集成电路金属连线的制备方法,包括:在完成硅衬底上的金属层制备后,对所述金属层进行图形化处理;对图形化处理后的金属层进行穿透刻蚀处理;在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理。
在该技术方案中,通过在金属连接的干法刻蚀过程中加入穿透刻蚀处理,轰击去除了干法刻蚀金属过程中产生的氧化铝等残留物,改善了黑点残留区的铝残留情况,提高了成品率和可靠性。
优化后的干法刻蚀菜单包括穿透刻蚀处理、主刻蚀处理和过刻蚀处理,其中,穿透刻蚀处理用于去除铝、铝硅化合物、铝硅铜化合物表面的自然氧化层,主刻蚀处理包括三个步骤,第一步干法刻蚀在高压下快速刻蚀铝、铝硅化合物和铝硅铜化合物,第二步干法刻蚀在中压下刻蚀第一步干法刻蚀的残留硅核,第三部干法刻蚀在中压下基于终点触发机制继续刻蚀铝、铝硅化合物和铝硅铜化合物,过刻蚀处理在中压下进行,根据过刻蚀百分比时间确定过刻蚀时间,具体地,干法刻蚀过程如表1所示:
表1
另外,值得特别指出的是,为了解决聚焦环的分布导致的十一点钟的黑点残留区,将下层聚焦环(直径为a,厚度为c)的凸出结构挖去高度为b的部分,其中,b小于c,进而提高了十一点钟的区域的气体流通。
在上述技术方案中,优选地,在完成硅衬底上的金属层制备后,对所述金属层进行图形化处理,具体包括以下步骤:对硅衬底进行金属溅射处理,以形成铝层或铝合金层,并以所述铝层或所述铝合金层作为所述金属层;根据金属连接版图对所述金属层进行光刻处理。
在该技术方案中,通过金属溅射工艺形成铝层或铝合金层(铝硅或铝硅铜),也即在硅衬底上形成了铝核和硅核,铝层和硅层的致密接触提高了器件可靠性。
在上述任一项技术方案中,优选地,对图形化处理后的金属层进行穿透刻蚀处理,具体包括以下步骤:所述穿透刻蚀处理的三氯化硼气体的气体流速为150sccm,所述穿透刻蚀处理的DC偏压为-250V。
在该技术方案中,通过三氯化硼气体对铝元素进行刻蚀,工艺成本低且可靠性高。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体包括以下步骤:在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第一步干法刻蚀处理,所述第一步干法刻蚀的三氟氢碳气体的气体流速为25sccm,所述第一步干法刻蚀的三氯化硼气体的气体流速为150sccm,所述第一步干法刻蚀的氯气的气体流速为30sccm。
在上述任一项技术方案中,优选地,所述第一步干法刻蚀的压力为50mT,所述第一步干法刻蚀的DC偏压为-180V,所述第一步干法刻蚀的功率为2000W。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第二步干法刻蚀处理,所述第二步干法刻蚀的三氟氢碳气体的气体流速为15sccm,所述第二步干法刻蚀的三氯化硼气体的气体流速为145sccm,所述第二步干法刻蚀的氯气的气体流速为32sccm。
在上述任一项技术方案中,优选地,所述第二步干法刻蚀的压力为23mT,所述第二步干法刻蚀的DC偏压为-250V,所述第二步干法刻蚀的功率为1500W。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第三步干法刻蚀处理,至满足预设的终点触发条件时停止刻蚀,其中,所述第三步干法刻蚀的三氟氢碳气体的气体流速为15sccm,所述第三步干法刻蚀的三氯化硼气体的气体流速为145sccm,所述第三步干法刻蚀的氯气的气体流速为32sccm。
在上述任一项技术方案中,优选地,所述第三步干法刻蚀的压力为30mT,所述第三步干法刻蚀的DC偏压为-230V,所述第三步干法刻蚀的功率为1500W。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:确定预设的过刻蚀百分比值,以及确定所述第三步干法刻蚀的刻蚀时间,以所述过刻蚀百分比值与所述刻蚀时间的乘积作为过刻蚀时间;采用所述第三步干法刻蚀的刻蚀条件,并按照所述过刻蚀时间对所述金属层进行过刻蚀处理。
通过以上技术方案,通过在金属连接的干法刻蚀过程中加入穿透刻蚀处理,轰击去除了干法刻蚀金属过程中产生的氧化铝等残留物,改善了黑点残留区的铝残留情况,提高了成品率和可靠性。
附图说明
图1示出了相关技术中集成电路金属连线的黑点残留区的示意图;
图2示出了根据本发明的实施例的集成电路金属连线的制备方法的示意流程图;
图3示出了根据本发明的实施例的聚焦环的优化结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用第三方不同于在此描述的第三方方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的实施例的集成电路金属连线的制备方法的示意流程图。
如图2所示,根据本发明的实施例的集成电路金属连线的制备方法,包括:步骤202,在完成硅衬底上的金属层制备后,对所述金属层进行图形化处理;步骤204,对图形化处理后的金属层进行穿透刻蚀处理;步骤206,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理。
在该技术方案中,通过在金属连接的干法刻蚀过程中加入穿透刻蚀处理,轰击去除了干法刻蚀金属过程中产生的氧化铝等残留物,改善了黑点残留区的铝残留情况,提高了成品率和可靠性。
优化后的干法刻蚀菜单包括穿透刻蚀处理、主刻蚀处理和过刻蚀处理,其中,穿透刻蚀处理用于去除铝、铝硅化合物、铝硅铜化合物表面的自然氧化层,主刻蚀处理包括三个步骤,第一步干法刻蚀在高压下快速刻蚀铝、铝硅化合物和铝硅铜化合物,第二步干法刻蚀在中压下刻蚀第一步干法刻蚀的残留硅核,第三部干法刻蚀在中压下基于终点触发机制继续刻蚀铝、铝硅化合物和铝硅铜化合物,过刻蚀处理在中压下进行,根据过刻蚀百分比时间确定过刻蚀时间,具体地,干法刻蚀过程如表2所示:
表2
如图3所示,为了解决聚焦环的分布导致的十一点钟的黑点残留区,将下层聚焦环(直径为a,厚度为c)的凸出结构挖去高度为b的去除区域,其中,b小于c,进而提高了十一点钟的区域的气体流通。
在上述技术方案中,优选地,在完成硅衬底上的金属层制备后,对所述金属层进行图形化处理,具体包括以下步骤:对硅衬底进行金属溅射处理,以形成铝层或铝合金层,并以所述铝层或所述铝合金层作为所述金属层;根据金属连接版图对所述金属层进行光刻处理。
在该技术方案中,通过金属溅射工艺形成铝层或铝合金层(铝硅或铝硅铜),也即在硅衬底上形成了铝核和硅核,铝层和硅层的致密接触提高了器件可靠性。
在上述任一项技术方案中,优选地,对图形化处理后的金属层进行穿透刻蚀处理,具体包括以下步骤:所述穿透刻蚀处理的三氯化硼气体的气体流速为150sccm,所述穿透刻蚀处理的DC偏压为-250V。
在该技术方案中,通过三氯化硼气体对铝元素进行刻蚀,工艺成本低且可靠性高。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体包括以下步骤:在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第一步干法刻蚀处理,所述第一步干法刻蚀的三氟氢碳气体的气体流速为25sccm,所述第一步干法刻蚀的三氯化硼气体的气体流速为150sccm,所述第一步干法刻蚀的氯气的气体流速为30sccm。
在上述任一项技术方案中,优选地,所述第一步干法刻蚀的压力为50mT,所述第一步干法刻蚀的DC偏压为-180V,所述第一步干法刻蚀的功率为2000W。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第二步干法刻蚀处理,所述第二步干法刻蚀的三氟氢碳气体的气体流速为15sccm,所述第二步干法刻蚀的三氯化硼气体的气体流速为145sccm,所述第二步干法刻蚀的氯气的气体流速为32sccm。
在上述任一项技术方案中,优选地,所述第二步干法刻蚀的压力为23mT,所述第二步干法刻蚀的DC偏压为-250V,所述第二步干法刻蚀的功率为1500W。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第三步干法刻蚀处理,至满足预设的终点触发条件时停止刻蚀,其中,所述第三步干法刻蚀的三氟氢碳气体的气体流速为15sccm,所述第三步干法刻蚀的三氯化硼气体的气体流速为145sccm,所述第三步干法刻蚀的氯气的气体流速为32sccm。
在上述任一项技术方案中,优选地,所述第三步干法刻蚀的压力为30mT,所述第三步干法刻蚀的DC偏压为-230V,所述第三步干法刻蚀的功率为1500W。
在上述任一项技术方案中,优选地,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:确定预设的过刻蚀百分比值,以及确定所述第三步干法刻蚀的刻蚀时间,以所述过刻蚀百分比值与所述刻蚀时间的乘积作为过刻蚀时间;采用所述第三步干法刻蚀的刻蚀条件,并按照所述过刻蚀时间对所述金属层进行过刻蚀处理。
以上结合附图详细说明了本发明的技术方案,考虑到相关技术中提出如何改善集成电路金属连线的干法刻蚀方案的技术问题,本发明提出了一种新的集成电路金属连线的制备方案,通过在金属连接的干法刻蚀过程中加入穿透刻蚀处理,轰击去除了干法刻蚀金属过程中产生的氧化铝等残留物,改善了黑点残留区的铝残留情况,提高了成品率和可靠性。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种集成电路金属连线的制备方法,其特征在于,包括:
在完成硅衬底上的金属层制备后,对所述金属层进行图形化处理;
对图形化处理后的金属层进行穿透刻蚀处理;
在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理。
2.根据权利要求1所述的集成电路金属连线的制备方法,其特征在于,在完成硅衬底上的金属层制备后,对所述金属层进行图形化处理,具体包括以下步骤:
对硅衬底进行金属溅射处理,以形成铝层或铝合金层,并以所述铝层或所述铝合金层作为所述金属层;
根据金属连接版图对所述金属层进行光刻处理。
3.根据权利要求2所述的集成电路金属连线的制备方法,其特征在于,对图形化处理后的金属层进行穿透刻蚀处理,具体包括以下步骤:
所述穿透刻蚀处理的三氯化硼气体的气体流速为150sccm,所述穿透刻蚀处理的DC偏压为-250V。
4.根据权利要求3所述的集成电路金属连线的制备方法,其特征在于,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体包括以下步骤:
在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第一步干法刻蚀处理,所述第一步干法刻蚀的三氟氢碳气体的气体流速为25sccm,所述第一步干法刻蚀的三氯化硼气体的气体流速为150sccm,所述第一步干法刻蚀的氯气的气体流速为30sccm。
5.根据权利要求4所述的集成电路金属连线的制备方法,其特征在于,所述第一步干法刻蚀的压力为50mT,所述第一步干法刻蚀的DC偏压为-180V,所述第一步干法刻蚀的功率为2000W。
6.根据权利要求3所述的集成电路金属连线的制备方法,其特征在于,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:
在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第二步干法刻蚀处理,所述第二步干法刻蚀的三氟氢碳气体的气体流速为15sccm,所述第二步干法刻蚀的三氯化硼气体的气体流速为145sccm,所述第二步干法刻蚀的氯气的气体流速为32sccm。
7.根据权利要求6所述的集成电路金属连线的制备方法,其特征在于,所述第二步干法刻蚀的压力为23mT,所述第二步干法刻蚀的DC偏压为-250V,所述第二步干法刻蚀的功率为1500W。
8.根据权利要求3所述的集成电路金属连线的制备方法,其特征在于,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:
在完成所述穿透刻蚀处理后,采用所述三氟氢碳气体、所述三氯化硼气体和所述氯气的混合气体对所述金属层进行第三步干法刻蚀处理,至满足预设的终点触发条件时停止刻蚀,
其中,所述第三步干法刻蚀的三氟氢碳气体的气体流速为15sccm,所述第三步干法刻蚀的三氯化硼气体的气体流速为145sccm,所述第三步干法刻蚀的氯气的气体流速为32sccm。
9.根据权利要求8所述的集成电路金属连线的制备方法,其特征在于,所述第三步干法刻蚀的压力为30mT,所述第三步干法刻蚀的DC偏压为-230V,所述第三步干法刻蚀的功率为1500W。
10.根据权利要求1至9中任一项所述的集成电路金属连线的制备方法,其特征在于,在完成所述穿透刻蚀处理后,采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理,具体还包括以下步骤:
确定预设的过刻蚀百分比值,以及确定所述第三步干法刻蚀的刻蚀时间,以所述过刻蚀百分比值与所述刻蚀时间的乘积作为过刻蚀时间;
采用所述第三步干法刻蚀的刻蚀条件,并按照所述过刻蚀时间对所述金属层进行过刻蚀处理。
CN201610289865.3A 2016-05-04 2016-05-04 集成电路金属连线的制备方法 Expired - Fee Related CN107346732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610289865.3A CN107346732B (zh) 2016-05-04 2016-05-04 集成电路金属连线的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610289865.3A CN107346732B (zh) 2016-05-04 2016-05-04 集成电路金属连线的制备方法

Publications (2)

Publication Number Publication Date
CN107346732A true CN107346732A (zh) 2017-11-14
CN107346732B CN107346732B (zh) 2020-10-16

Family

ID=60253189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610289865.3A Expired - Fee Related CN107346732B (zh) 2016-05-04 2016-05-04 集成电路金属连线的制备方法

Country Status (1)

Country Link
CN (1) CN107346732B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799172A (zh) * 2023-02-08 2023-03-14 广州粤芯半导体技术有限公司 金属互连线及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442007A (zh) * 2007-11-19 2009-05-27 中芯国际集成电路制造(上海)有限公司 一种去除金属绝缘层金属结构的侧壁聚合物的方法
CN102154650A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 一种双极型集成电路制作过程中的厚铝刻蚀方法
CN102176415A (zh) * 2011-03-15 2011-09-07 上海集成电路研发中心有限公司 衬底表面处理方法
CN103325678A (zh) * 2013-05-20 2013-09-25 扬州晶新微电子有限公司 Ic2微米厚铝刻蚀工艺方法
CN104810279A (zh) * 2014-01-23 2015-07-29 北大方正集团有限公司 一种铝刻蚀方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442007A (zh) * 2007-11-19 2009-05-27 中芯国际集成电路制造(上海)有限公司 一种去除金属绝缘层金属结构的侧壁聚合物的方法
CN102154650A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 一种双极型集成电路制作过程中的厚铝刻蚀方法
CN102176415A (zh) * 2011-03-15 2011-09-07 上海集成电路研发中心有限公司 衬底表面处理方法
CN103325678A (zh) * 2013-05-20 2013-09-25 扬州晶新微电子有限公司 Ic2微米厚铝刻蚀工艺方法
CN104810279A (zh) * 2014-01-23 2015-07-29 北大方正集团有限公司 一种铝刻蚀方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799172A (zh) * 2023-02-08 2023-03-14 广州粤芯半导体技术有限公司 金属互连线及其制造方法

Also Published As

Publication number Publication date
CN107346732B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN101903990B (zh) 嵌入式互连系统的形成方法、双重嵌入式互连系统的形成方法及集成电路装置的形成方法
WO2015074621A1 (zh) 控制浅沟槽深度微负载效应的刻蚀方法
JP2013055336A5 (zh)
CN104952794B (zh) 用于背面金属化的截口准备
KR20130141436A (ko) 식각 방법
CN108193281A (zh) 多晶黑硅制绒工艺
CN103545163B (zh) 具有氟残留或氯残留的半导体结构的处理方法
JP2003518738A (ja) シリコンの金属マスクエッチング方法
CN107644812A (zh) 基片刻蚀方法
CN100392825C (zh) 一种去除晶片表面上蚀刻残留物的方法
MY149338A (en) Notch stop pulsing process for plasma processing system
CN107346732A (zh) 集成电路金属连线的制备方法
CN103000520B (zh) Mos表面栅极侧壁层的刻蚀方法
TWI705492B (zh) 用於不須氧化一單元及源極線之乾剝蝕之方法
CN105304480B (zh) 锗的干法刻蚀方法
TWI270141B (en) A multi-level metal semiconductor device and a fabricating method thereof
JP2011504299A5 (zh)
JP3225532B2 (ja) ドライエッチング方法
CN107293474B (zh) 集成电路金属连线及其制备方法
KR100862313B1 (ko) 반도체소자의 금속배선 패터닝 방법
CN107808822A (zh) 接触孔的刻蚀方法
KR100688711B1 (ko) 웨이퍼의 세정 방법
CN101567315B (zh) 一种金属槽的制作方法
JPH04350939A (ja) 銅配線の形成方法
CN103972051B (zh) 一种消除晶边颗粒残留的铝刻蚀前置工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201016

CF01 Termination of patent right due to non-payment of annual fee