CN107342328A - 一种异形薄膜晶体管及其制作方法、阵列基板 - Google Patents

一种异形薄膜晶体管及其制作方法、阵列基板 Download PDF

Info

Publication number
CN107342328A
CN107342328A CN201710592687.6A CN201710592687A CN107342328A CN 107342328 A CN107342328 A CN 107342328A CN 201710592687 A CN201710592687 A CN 201710592687A CN 107342328 A CN107342328 A CN 107342328A
Authority
CN
China
Prior art keywords
film transistor
tft
projection
thin film
heterotype
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710592687.6A
Other languages
English (en)
Inventor
曹占锋
王久石
卢鑫泓
赵磊
刘清召
路达
王国强
董水浪
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710592687.6A priority Critical patent/CN107342328A/zh
Publication of CN107342328A publication Critical patent/CN107342328A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种异形薄膜晶体管及其制作方法、阵列基板，涉及显示技术领域，用于提高TFT显示面板的开口率和分辨率，以改善TFT显示面板的显示品质。所述异形薄膜晶体管包括薄膜晶体管，以及形成在衬底基板的凸块，所述凸块具有晶体管形成面，所述薄膜晶体管形成在所述晶体管形成面；所述晶体管形成面与所述凸块面向所述衬底基板的表面之间具有夹角α，且0°＜α＜90°。本发明提供的异形薄膜晶体管及其制作方法、阵列基板用于TFT显示面板。

Description

一种异形薄膜晶体管及其制作方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种异形薄膜晶体管及其制作方法、阵列基板。
背景技术
近年来，以薄膜晶体管(Thin Film Transistor，简称为TFT)作为其对应像素单元驱动开关的显示面板，即TFT显示面板，在手机、电脑等显示装置中的应用非常广泛。而且，为了向用户提供高品质的视觉享受，TFT显示面板也越来越追求高分辨率和高开口率。
然而，在现有的TFT显示面板中，薄膜晶体管至少包括有栅极、源极、漏极以及有源层等，使得薄膜晶体管需要具备一定的尺寸，才能确保薄膜晶体管具有稳定的电控性能；但是薄膜晶体管的尺寸大小，对薄膜晶体管所在显示面板的开口率和分辨率存在显著影响，这也就使得现有TFT显示面板的分辨率和开口率难以进一步提高，从而导致现有的TFT显示面板，难以适应用户对视觉享受品质不断提高的需求。
发明内容
本发明的目的在于提供一种异形薄膜晶体管及其制作方法、阵列基板，用于提高TFT显示面板的开口率和分辨率，以改善TFT显示面板的显示品质。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种异形薄膜晶体管，包括薄膜晶体管，以及形成在衬底基板的凸块，凸块具有晶体管形成面，薄膜晶体管形成在晶体管形成面；
而且，晶体管形成面与凸块面向衬底基板的表面之间具有夹角α，且0°＜α＜90°。
与现有技术相比，本发明提供的异形薄膜晶体管具有如下有益效果：
在本发明提供的异形薄膜晶体管中，将凸块形成在衬底基板上，而将薄膜晶体管形成在凸块的晶体管形成面上，利用晶体管形成面与凸块面向衬底基板的表面之间具有介于0°到90°的夹角α，即以衬底基板面向凸块的表面作为参照基准时，晶体管形成面呈夹角α倾斜设置，能够使得薄膜晶体管也就相对于衬底基板呈夹角α倾斜设置。
因此，与现有平铺设在衬底基板的薄膜晶体管相比，当薄膜晶体管的尺寸相同时，本发明提供的异形薄膜晶体管因其薄膜晶体管倾斜设置在衬底基板上，能够使得异形薄膜晶体管在衬底基板的投影面积，远小于现有薄膜晶体管在衬底基板的投影面积，这样在阵列设置异形薄膜晶体管的TFT显示面板中，对应异形薄膜晶体管所需存在的不透光区域的面积，也就能够随之减小，从而提高异形薄膜晶体管所在TFT显示面板的开口率；而且，异形薄膜晶体在衬底基板的投影面积越小，则在同一衬底基板上能够形成的异形薄膜晶体管的个数也就越多，这样在设有异形薄膜晶体管的TFT显示面板中，对应异形薄膜晶体管能够存在的像素单元的个数也就相应增多，从而提高异形薄膜晶体管所在TFT显示面板的分辨率。
综上，本发明提供的异形薄膜晶体管，可以提高其所在TFT显示面板的开口率和分辨率，从而改善TFT显示面板的显示品质，以提高用户的视觉享受品质。
基于上述异形薄膜晶体管的技术方案，本发明的第二方面提供一种阵列基板，所述阵列基板包括上述技术方案所提供的异形薄膜晶体管。
与现有技术相比，本发明提供的阵列基板所能实现的有益效果，与上述技术方案提供的异形薄膜晶体管所能达到的有益效果相同，在此不做赘述。
基于上述异形薄膜晶体管的技术方案，本发明的第三方面提供一种异形薄膜晶体管的制作方法，所述制作方法包括：
提供一衬底基板，在衬底基板上形成凸块，使得凸块具有晶体管形成面，晶体管形成面与凸块面向衬底基板的表面之间具有夹角α，且0°＜α＜90°；
在晶体管形成面形成薄膜晶体管。
与现有技术相比，本发明提供的异形薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的异形薄膜晶体管所能达到的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例一提供的异形薄膜晶体管的结构示意图；
图2为本发明实施例二提供的异形薄膜晶体管的结构示意图；
图3为本发明实施例提供的异形薄膜晶体管的制作方法流程图；
图4为本发明实施例一提供的异形薄膜晶体管的制作方法流程图；
图5为本发明实施例二提供的异形薄膜晶体管的制作方法流程图。
附图标记：
1-衬底基板， 2-凸块，
21-晶体管形成面， 3-薄膜晶体管，
31-栅极， 32-绝缘层，
33-有源层， 34-漏极，
35-源极， 36-钝化层，
37-遮光层。
具体实施方式
为了进一步说明本发明实施例提供的异形薄膜晶体管及其制作方法、阵列基板，下面结合说明书附图进行详细描述。
请参阅图1和图2，本发明实施例提供的异形薄膜晶体管，包括薄膜晶体管3，以及形成在衬底基板1的凸块2，凸块2具有晶体管形成面21，薄膜晶体管3形成在晶体管形成面21；晶体管形成面21与凸块2面向衬底基板1的表面之间具有夹角α，且0°＜α＜90°。
具体实施时，本发明实施例提供的异形薄膜晶体管，将凸块2形成在衬底基板1上，而将薄膜晶体管3形成在凸块2的晶体管形成面21上，利用晶体管形成面21与凸块2面向衬底基板1的表面之间具有介于0°到90°的夹角α，即以衬底基板1面向凸块2的表面作为参照基准时，晶体管形成面21呈夹角α倾斜设置，能够使得薄膜晶体管3也就相对于衬底基板1呈夹角α倾斜设置。
通过上述具体实施过程可知，在本发明实施例提供的异形薄膜晶体管中，其薄膜晶体管3倾斜设置在衬底基板1上，与现有平铺设在衬底基板的薄膜晶体管相比，当薄膜晶体管3的结构尺寸相同时，本发明实施例提供的异形薄膜晶体管因其薄膜晶体管3倾斜设置在衬底基板1上，能够使得异形薄膜晶体管在衬底基板1的投影面积，远小于现有薄膜晶体管在衬底基板的投影面积，这样在阵列设置异形薄膜晶体管的TFT显示面板中，对应异形薄膜晶体管所需存在的不透光区域的面积，也就能够随之减小，从而提高异形薄膜晶体管所在TFT显示面板的开口率；而且，异形薄膜晶体在衬底基板1的投影面积越小，则在同一衬底基板1上能够形成的异形薄膜晶体管的个数也就越多，这样在设有异形薄膜晶体管的TFT显示面板中，对应异形薄膜晶体管能够存在的像素单元的个数也就相应增多，从而提高异形薄膜晶体管所在TFT显示面板的分辨率。因此，本发明实施例提供的异形薄膜晶体管，可以提高其所在TFT显示面板的开口率和分辨率，从而改善TFT显示面板的显示品质，以提高用户的视觉享受品质。
为了进一步提高TFT显示面板的开口率，请继续参阅图1和图2，在上述实施例中，凸块2通常采用透光树脂制作形成，比如聚对苯二甲酸乙二醇脂(Polyethyleneterephthalate，简称PET)、聚对苯二甲酸丁二醇脂(Polybutylene Terephthalate，简称PBT)或聚萘二甲酸丁二醇脂(Polybutylene naphthalate，简称PBN)等；利用透光树脂的透光特性，有利于进一步提高异形薄膜晶体管所在TFT显示面板的开口率。
需要说明的是，上述凸块2采用透光树脂制作形成时，其在衬底基板1上的形成工艺可以有多种，比如压印工艺、光罩工艺等，而为了精确控制凸块2的形成位置以及形成结构，本发明实施例优选采用压印工艺制作。将透光树脂在衬底基板1上压印成型，获得透光压印凸块时，其工艺简单，操作便捷，方便在衬底基板1上阵列成型，有利于降低凸块2的生产成本，也有利于提高凸块2的生产效率。
可以理解的是，请继续参阅图1和图2，在上述实施例中，薄膜晶体管3形成在凸块2的晶体管形成面21，也就是指，凸块2的晶体管形成面21的面积大小，与薄膜晶体管3的结构尺寸有关，而凸块2的其他成形面不存在尺寸限制，因此，在本发明实施例提供的异形薄膜晶体管中，凸块2的结构选用不对称设置。
示例性的，凸块2为不对称结构的梯台，或不对称结构的棱台；在不对称结构的梯台中或不对称结构的棱台中，以其面积较大的倾斜面，作为其对应的晶体管形成面21，有利于减小凸块2在衬底基板1的投影面积，从而进一步提高异形薄膜晶体管所在TFT显示面板的开口率。另外，考虑到在晶体管形成面21上形成薄膜晶体管3时，薄膜晶体管3中各膜层的成膜覆盖特性，凸块2的顶端不宜采用尖角结构，通常将其设置为过渡弧面。
需要补充的是，请继续参阅图1和图2，在上述实施中，如果晶体管形成面21与凸块2面向衬底基板1的表面之间具有的夹角α过小，则形成在晶体管形成面21上的薄膜晶体管3，与现有平铺形成在衬底基板的薄膜晶体管相比，其在衬底基板1的投影面积所能减小的幅度有限，因此，为了确保异形薄膜晶体管所在TFT显示面板的开口率和分辨率能够明显提高，本发明实施例提供一种较佳的实施方式，令60°≤α≤70°。
值得一提的是，请继续参阅图1和图2，本发明实施例提供的异形薄膜晶体管，对其形成在晶体管形成面21的薄膜晶体管3结构不作具体限定，现有任意结构的薄膜晶体管均可适用。例如，按照栅极31与有源层33之间的相对位置关系的划分，薄膜晶体管3可以是顶栅结构的薄膜晶体管，也可以是底栅结构的薄膜晶体管；或者，按照有源层33刻蚀方式的划分，薄膜晶体管3可以是刻蚀阻挡型(Etching stop layer，以下简称ESL)薄膜晶体管，也可以是背沟道刻蚀型(Back Channel Etched，以下简称BCE)薄膜晶体管。
本发明实施例还提供了一种异形薄膜晶体管的制作方法，用于制作上述实施例所述的异形薄膜晶体管，参阅图3，所述制作方法包括：
S1，提供一衬底基板，在衬底基板上形成凸块，使得凸块具有晶体管形成面，晶体管形成面与凸块面向衬底基板的表面之间具有夹角α，且0°＜α＜90°；
S2，在晶体管形成面形成薄膜晶体管。
与现有技术相比，本发明实施例提供的异形薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的异形薄膜晶体管所能达到的有益效果相同，在此不做赘述。
需要说明的是，在上述实施例提供的异形薄膜晶体管的制作方法中，凸块通常采用透光树脂制作形成，比如聚对苯二甲酸乙二醇脂(Polyethylene terephthalate，简称PET)、聚对苯二甲酸丁二醇脂(Polybutylene Terephthalate，简称PBT)或聚萘二甲酸丁二醇脂(Polybutylene naphthalate，简称PBN)等；利用透光树脂的透光特性，有利于进一步提高异形薄膜晶体管所在TFT显示面板的开口率。
而且，上述凸块采用透光树脂制作形成时，其在衬底基板上的形成工艺可以有多种，比如压印工艺、光罩工艺等，而为了精确控制凸块的形成位置以及形成结构，本发明实施例优选采用压印工艺制作。将透光树脂在衬底基板上利用压印工艺制作成型，其制作工艺简单，操作便捷，方便凸块在衬底基板上阵列成型，有利于降低凸块的生产成本，也有利于提高凸块的生产效率。
值得一提的是，在本发明实施例提供的异形薄膜晶体管的制作方法中，对形成在晶体管形成面上的薄膜晶体管的结构不作具体限定，现有任意结构的薄膜晶体管均可适用。例如，按照栅极与有源层之间的相对位置关系的划分，薄膜晶体管可以是顶栅结构的薄膜晶体管，也可以是底栅结构的薄膜晶体管；或者，按照有源层刻蚀方式的划分，薄膜晶体管可以是背沟道刻蚀型(Back Channel Etched，以下简称BCE)薄膜晶体管，也可以是刻蚀阻挡型(Etching stop layer，以下简称ESL)薄膜晶体管。
为了更清楚的说明上述实施例所提供的异形薄膜晶体管的结构及其制作方法，下面列举两种具体的薄膜晶体管结构，分别在实施例一和实施例二中详细说明如下。
实施例一：
请参阅图1，在本实施例提供的异形薄膜晶体管中，薄膜晶体管3为底栅结构的BCE型薄膜晶体管。该薄膜晶体管3包括由下往上依次层叠形成在晶体管形成面21的栅极31、绝缘层32、有源层33、源漏极以及钝化层36等；其中，源漏极包括分别与有源层33连接的漏极34和源极35，且栅极31在衬底基板1的正投影能够覆盖有源层33在衬底基板1的正投影。
本实施例提供的异形薄膜晶体管的制作方法如图4所示。请参阅图4，其制作方法包括：
S10，提供一衬底基板，在衬底基板上形成凸块，使得凸块具有晶体管形成面，晶体管形成面与凸块面向衬底基板的表面之间具有夹角α，且0°＜α＜90°；
S20，在晶体管形成面形成栅极，在栅极上形成绝缘层；其中，栅极为图案化的金属薄膜，其厚度约为200nm～500nm；而绝缘层为栅绝缘层，具体为SiO薄膜，或者SiO/SiON/SiN的叠层薄膜，其厚度约为300nm～500nm；
S30，在绝缘层上形成有源层，使得栅极在衬底基板的正投影覆盖有源层在衬底基板的正投影；其中，有源层为图案化的氧化物半导体沉积膜层或非晶硅沉积膜层，且有源层的导电沟道倾斜于衬底基板设置；
S40，在有源层上分别形成源极和漏极，在源极、有源层和漏极上覆盖形成钝化层；其中，源极和漏极均为图案化的金属沉积膜层；
S50，在钝化层上分别形成公共电极和像素电极；其中，公共电极和像素电极的形成结构及其形成方式，与现有技术相同。
实施例二：
请参阅图2，在本实施例提供的异形薄膜晶体管中，薄膜晶体管3为顶栅结构的BCE型薄膜晶体管。该薄膜晶体管3包括由下往上依次层叠形成在晶体管形成面21的遮光层37、绝缘层32、有源层33、源漏极、钝化层36以及栅极31等；其中，源漏极包括分别与有源层33连接的漏极34和源极35，且遮光层37在衬底基板1的正投影能够覆盖有源层33在衬底基板1的正投影。
本实施例提供的异形薄膜晶体管的制作方法如图5所示。请参阅图5，其制作方法包括：
S10’，提供一衬底基板，在衬底基板上形成凸块，使得凸块具有晶体管形成面，晶体管形成面与凸块面向衬底基板的表面之间具有夹角α，且0°＜α＜90°；
S20’，在晶体管形成面形成遮光层，在遮光层上形成绝缘层；其中，遮光层为图案化的遮光金属层，绝缘层为层间绝缘层；
S30’，在绝缘层上形成有源层，使得遮光层在衬底基板的正投影覆盖有源层在衬底基板的正投影；其中，有源层为图案化的氧化物半导体沉积膜层或非晶硅沉积膜层，且有源层的导电沟道倾斜于衬底基板设置；
S40’，在有源层上分别形成源极和漏极，在源极、有源层和漏极上覆盖形成钝化层；
S50’，在钝化层上分别形成栅极、公共电极和像素电极；其中，栅极为图案化的金属薄膜，其厚度约为200nm～500nm；公共电极和像素电极的形成结构及其形成方式，与现有技术相同。
需要补充的是，与BCE型薄膜晶体管相比，ESL型薄膜晶体管的不同之处仅在于，其有源层和源漏极之间设置刻蚀阻挡层，且其源漏极通过开设在刻蚀阻挡层中的过孔与有源层对应连接。因此，ESL型薄膜晶体管中与BCE型薄膜晶体管相同的部分可以参见实施例一和实施例二，本发明实施例对于采用ESL型薄膜晶体管形成的异形薄膜晶体管的结构和制作方法不再详述。
本发明实施例还提供了一种阵列基板，所述阵列基板包括上述实施例提供的异形薄膜晶体管。所述阵列基板中的异形薄膜晶体管与上述实施例中的异形薄膜晶体管具有的优势相同，在此不做赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种异形薄膜晶体管，包括薄膜晶体管，其特征在于，所述异形薄膜晶体管还包括形成在衬底基板的凸块，所述凸块具有晶体管形成面，所述薄膜晶体管形成在所述晶体管形成面；
所述晶体管形成面与所述凸块面向所述衬底基板的表面之间具有夹角α，且0°＜α＜90°。
2.根据权利要求1所述的异形薄膜晶体管，其特征在于，所述凸块为透光压印凸块。
3.根据权利要求1所述的异形薄膜晶体管，其特征在于，所述凸块为不对称结构的梯台，或不对称结构的棱台。
4.根据权利要求1所述的异形薄膜晶体管，其特征在于，60°≤α≤70°。
5.根据权利要求1-4任一项所述的异形薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅结构的薄膜晶体管，或底栅结构的薄膜晶体管。
6.一种阵列基板，其特征在于，包括如权利要求1-5任一项所述的异形薄膜晶体管。
7.一种异形薄膜晶体管的制作方法，其特征在于，用于制作如权利要求1-5任一项所述的异形薄膜晶体管，所述异形薄膜晶体管的制作方法包括：
提供一衬底基板，在所述衬底基板上形成凸块，使得所述凸块具有晶体管形成面，所述晶体管形成面与所述凸块面向所述衬底基板的表面之间具有夹角α，且0°＜α＜90°；
在所述晶体管形成面形成薄膜晶体管。
8.根据权利要求7所述的薄膜晶体管的制作方法，其特征在于，在所述衬底基板上形成凸块包括：
采用压印工艺或光罩工艺在所述衬底基板上形成凸块。
9.根据权利要求7所述的薄膜晶体管的制作方法，其特征在于，所述凸块采用透光材料制作形成。
10.根据权利要求7-9任一项所述的薄膜晶体管的制作方法，其特征在于，在所述晶体管形成面形成薄膜晶体管包括：
在所述晶体管形成面形成顶栅结构的薄膜晶体管；或，
在所述晶体管形成面形成底栅结构的薄膜晶体管。
CN201710592687.6A 2017-07-19 2017-07-19 一种异形薄膜晶体管及其制作方法、阵列基板 Pending CN107342328A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710592687.6A CN107342328A (zh) 2017-07-19 2017-07-19 一种异形薄膜晶体管及其制作方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710592687.6A CN107342328A (zh) 2017-07-19 2017-07-19 一种异形薄膜晶体管及其制作方法、阵列基板

Publications (1)

Publication Number Publication Date
CN107342328A true CN107342328A (zh) 2017-11-10

Family

ID=60216000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710592687.6A Pending CN107342328A (zh) 2017-07-19 2017-07-19 一种异形薄膜晶体管及其制作方法、阵列基板

Country Status (1)

Country Link
CN (1) CN107342328A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020029037A1 (zh) * 2018-08-06 2020-02-13 深圳市柔宇科技有限公司 Igzo薄膜晶体管、制备方法及显示面板
CN112397527A (zh) * 2020-11-13 2021-02-23 Tcl华星光电技术有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201314333A (zh) * 2011-09-19 2013-04-01 Chimei Innolux Corp 畫素陣列基板與其製造方法及顯示器與其製造方法
CN105425493A (zh) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN106024909A (zh) * 2016-07-27 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201314333A (zh) * 2011-09-19 2013-04-01 Chimei Innolux Corp 畫素陣列基板與其製造方法及顯示器與其製造方法
CN105425493A (zh) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN106024909A (zh) * 2016-07-27 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020029037A1 (zh) * 2018-08-06 2020-02-13 深圳市柔宇科技有限公司 Igzo薄膜晶体管、制备方法及显示面板
CN112703608A (zh) * 2018-08-06 2021-04-23 深圳市柔宇科技股份有限公司 Igzo薄膜晶体管、制备方法及显示面板
CN112397527A (zh) * 2020-11-13 2021-02-23 Tcl华星光电技术有限公司 阵列基板及其制作方法

Similar Documents

Publication Publication Date Title
US11342532B2 (en) Display panel, display device, and manufacturing methods thereof
CN103489922B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104600081A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN108695394A (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
CN105932030B (zh) 一种阵列基板及其制作方法、显示装置
CN108695370A (zh) Oled基板及制作方法、显示装置
US8748320B2 (en) Connection to first metal layer in thin film transistor process
CN104022156A (zh) 薄膜晶体管、阵列基板及相应的制作方法、显示装置
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
US20170263645A1 (en) Substrate, manufacturing method thereof, and display device
CN102655155A (zh) 阵列基板及其制造方法和显示装置
CN109326614A (zh) 显示基板及其制造方法、显示装置
JP2001228485A (ja) 液晶表示パネル及びその製造方法
CN107093611A (zh) 一种阵列基板及其制作方法、显示装置
CN106783896A (zh) 一种阵列基板、显示面板和显示装置
CN103500730A (zh) 一种阵列基板及其制作方法、显示装置
CN106298811B (zh) 阵列基板及其制备方法、显示装置
CN104183648A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106972034B (zh) 一种薄膜晶体管及其制作方法、阵列基板
CN105702683A (zh) 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN107342328A (zh) 一种异形薄膜晶体管及其制作方法、阵列基板
CN104882450B (zh) 一种阵列基板及其制作方法、显示装置
CN104407463A (zh) 像素结构的制造方法及液晶显示面板的制造方法
CN105552025A (zh) 液晶显示面板、tft基板及其制造方法
CN102790056B (zh) 阵列基板及其制作方法、goa单元制作方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171110