CN107317579A - 一种芯片的功能切换控制电路及芯片 - Google Patents

一种芯片的功能切换控制电路及芯片 Download PDF

Info

Publication number
CN107317579A
CN107317579A CN201710557236.9A CN201710557236A CN107317579A CN 107317579 A CN107317579 A CN 107317579A CN 201710557236 A CN201710557236 A CN 201710557236A CN 107317579 A CN107317579 A CN 107317579A
Authority
CN
China
Prior art keywords
output end
input
signal
pulse
function control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710557236.9A
Other languages
English (en)
Other versions
CN107317579B (zh
Inventor
蔡荣怀
曹进伟
陈志群
乔世成
陈孟邦
黄国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zongren Technology (pingtan) Co Ltd
Original Assignee
Zongren Technology (pingtan) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zongren Technology (pingtan) Co Ltd filed Critical Zongren Technology (pingtan) Co Ltd
Priority to CN201710557236.9A priority Critical patent/CN107317579B/zh
Publication of CN107317579A publication Critical patent/CN107317579A/zh
Application granted granted Critical
Publication of CN107317579B publication Critical patent/CN107317579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002—Multistate logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

本发明适用于集成电路技术领域，提供了一种芯片的功能切换控制电路及芯片，本发明中，功能切换控制电路包括片外控制器和片内切换单元，片内切换单元包括脉冲检测模块、功能控制信号产生模块及复位模块。片外控制器根据触发信号发出相应的脉冲信号，片内切换单元根据该脉冲信号启动与该触发信号相对应的芯片内部功能，该片内切换单元根据片外控制器输出的脉冲信号启动内部功能，降低了芯片内部的复杂度和芯片成本。

Description

一种芯片的功能切换控制电路及芯片
技术领域
本发明属于集成电路技术领域，尤其涉及一种芯片的功能切换控制电路及芯片。
背景技术
对于具有多种内部功能的芯片(多种内部功能不同时执行)，当需要切换至某一内部功能时，通常按触外部控制器上的按键以使外部控制器发出编码信号，芯片接收到该编码信号后，其内部的解码电路对该编码信号进行解码，并根据解码得到的解码信号匹配到相应的内部功能，并执行该内部功能。外部控制器上具有多个按键，每个按键对应不同的编码信号，同时也对应不同的内部功能。上述根据编码信号实现内部功能切换的方式，通常外部控制器同时输出编码信号和时钟信号至芯片，以使芯片内部解码电路的时钟信号与编码信号严格匹配，从而保证芯片内部的解码电路正常工作；或者芯片内部产生时钟信号，并由内部的处理电路对该时钟信号进行增强处理以增强时钟信号与编码信号的匹配度，从而使解码电路正常工作。以上两种实现解码电路的时钟信号与编码信号匹配的方法，均使得芯片内部的电路变得复杂，成本增加。
因此，现有的芯片在根据编码信号实现内部功能切换时因需保证内部解码电路的时钟信号与编码信号相匹配，而存在内部电路复杂且成本高的问题。
发明内容
本发明的目的在于提供一种芯片的功能切换控制电路，旨在解决现有的芯片在根据编码信号实现内部功能切换时因需保证内部解码电路的时钟信号与编码信号相匹配，而存在内部电路复杂且成本高的问题。
本发明是这样实现的，一种芯片的功能切换控制电路，所述电路包括片外控制器和片内切换单元，所述片外控制器根据多个触发生成多个触发信号，所述片外控制器根据多个所述触发信号中的第N触发信号生成包含N+a个脉冲的脉冲信号，其中，N和a均为大于等于1的整数；所述片内切换单元包括：
脉冲检测模块，用于对所述脉冲信号中的脉冲进行检测，并生成复位控制信号和N个检测信号；所述脉冲检测模块检测到第a个脉冲后生成所述复位控制信号，所述脉冲检测模块检测到第b个脉冲后生成第b-a检测信号，其中，a+1≤b≤N+a，且b为整数；所述脉冲检测模块的输入端与所述片外控制器的输出端连接；
功能控制信号产生模块，用于依次根据N个所述检测信号生成N个功能控制信号，N个所述功能控制信号中的第N功能控制信号启动与所述第N触发信号相对应的芯片内部功能；所述功能控制信号产生模块的输入端与所述脉冲检测模块的第二输出端相连接，所述功能控制信号产生模块的输出端输出所述功能控制信号；
复位模块，用于根据所述复位控制信号和所述脉冲信号生成复位信号以控制所述脉冲检测模块复位；所述复位模块的第一输入端与所述脉冲检测模块的第一输出端相连接，所述复位模块的第二输入端与所述片外控制器的输出端连接，所述复位模块的输出端与所述脉冲检测模块的复位端相连接。
本发明的另一目的还在于提供一种包括上述片内切换单元的芯片。
本发明中功能切换控制电路包括片外控制器和片内切换单元，片内切换单元包括脉冲检测模块、功能控制信号产生模块及复位模块。片外控制器根据触发信号发出相应的脉冲信号，片内切换单元根据该脉冲信号启动与该触发信号相对应的芯片内部功能，该片内切换单元根据片外控制器输出的脉冲信号启动内部功能，降低了芯片内部的复杂度和芯片成本。
附图说明
图1是本发明实施例提供的功能切换控制电路的结构图；
图2是本发明实施例提供的功能切换控制电路中脉冲检测模块的示例电路图；
图3是本发明实施例提供的包含3个T触发器的脉冲检测模块的示例电路图；
图4是本发明实施例提供的功能切换控制电路中功能控制信号产生模块的示例电路图；
图5是本发明实施例提供的包含7个与非门的功能控制信号产生模块的示例电路图；
图6是本发明实施例提供的功能切换控制电路中复位模块的示例电路图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明实施例提供的功能切换控制电路的结构，为了便于说明，仅示出了与本发明相关的部分，详述如下：
作为本发明一优选实施例，芯片的功能切换控制电路包括片外控制器10和片内切换单元20，片外控制器10根据多个触发生成多个触发信号，片外控制器10根据多个触发信号中的第N触发信号生成包含N+a个脉冲的脉冲信号，其中，N和a均为大于等于1的整数。
具体的，片外控制器10位于芯片的外部，可为微控制器，片内切换单元20位于芯片的内部。
具体的，片外控制器10可根据片外控制器10上的多个按键触发生成多个触发信号，或根据单个按键多次触发生成多个触发信号，或根据片外控制器10的内部定时中断触发生成多个触发信号。优选的，片外控制器10根据片外控制器10上的多个按键触发生成多个触发信号，例如：片外控制器10具有多个按键，当片外控制器10上的第N按键被按触时，片外控制器10生成第N触发信号，并根据第N触发信号生成包含N+a个脉冲的脉冲信号，其中，N为大于等于1的整数。例如：当片外控制器10上的第1按键被按触时，片外控制器10生成第1触发信号，并根据第1触发信号生成包含1+a个脉冲的脉冲信号；当片外控制器10上的第2按键被按触时，片外控制器10生成第2触发信号，并根据第2触发信号生成包含2+a个脉冲的脉冲信号，其中，a为大于等于1的整数。
具体的，片外控制器10所生成的脉冲信号的周期小于预设值，脉冲信号的周期不大于1毫秒，优选的，脉冲信号的周期大于等于200微秒小于等于1毫秒。
片内切换单元20包括脉冲检测模块100、功能控制信号产生模块200及复位模块300。
脉冲检测模块100对脉冲信号中的脉冲进行检测，并生成复位控制信号和N个检测信号；脉冲检测模块100检测到第a个脉冲后生成复位控制信号，脉冲检测模块100检测到第b个脉冲后生成第b-a检测信号，其中，a+1≤b≤N+a，且b为整数；脉冲检测模块100的输入端与片外控制器10的输出端连接。
具体的，脉冲检测模块100检测到第a个脉冲后生成复位控制信号，检测到第a+1个脉冲后生成第一检测信号，检测到第a+2个脉冲后生成第二检测信号，以此类推，检测到第N+a个脉冲后生成第N检测信号。
功能控制信号产生模块200依次根据N个检测信号生成N个功能控制信号，N个功能控制信号中的第N功能控制信号启动与第N触发信号相对应的芯片内部功能；功能控制信号产生模块200的输入端与脉冲检测模块100的第二输出端相连接，功能控制信号产生模块200的输出端输出功能控制信号。
具体的，当片外控制器10生成第N触发信号，并根据第N触发信号生成包含N+a个脉冲的脉冲信号时，功能控制信号产生模块200依次根据第一检测信号输出第一功能控制信号，根据第二检测信号输出第二功能控制信号，直至根据第N检测信号输出第N功能控制信号，第N功能控制信号启动与第N触发信号相对应的芯片内部功能。其中，每一功能控制信号对应一触发信号，每一触发信号对应一芯片内部功能。如：第一功能控制信号与第1触发信号相对应，并启动与第1触发信号相对应的芯片内部功能；第二功能控制信号与第2触发信号相对应，并启动与第2触发信号相对应的芯片内部功能，其他功能控制信号与触发信号、芯片内部功能的对应关系以此类推。
具体的，第一功能控制信号、第二功能控制信号至第N-1功能控制信号中，每个功能控制信号的持续时长为固定时长，该固定时长为上述脉冲信号的一个周期。第一功能控制信号产生并持续固定时长后，第一功能控制信号消失，第二功能控制信号产生并持续固定时长后，第二功能控制信号消失，如此切换，直至第N功能控制信号产生，第N功能控制信号产生后持续存在，直至脉冲检测模块100复位时消失。每个功能控制信号启动与对应触发信号相对应的芯片内部功能，因此，与第1触发信号相对应的芯片内部功能开启固定时长后切换至与第2触发信号相对应的芯片内部功能，与第2触发信号相对应的芯片内部功能开启固定时长后切换至与第3触发信号相对应的芯片内部功能，如此切换，直至切换至与第N触发信号相对应的芯片内部功能，与第N触发信号相对应的芯片内部功能持续开启。由于每个芯片内部功能开启的时间较短，即从与第1触发信号相对应的芯片内部功能切换至与第N触发信号相对应的芯片内部功能的时间较短，可认为是片外控制器10生成第N触发信号，功能切换控制电路使芯片直接切换至与第N触发信号相对应的芯片内部功能。
复位模块300用于根据复位控制信号和脉冲信号生成复位信号，控制脉冲检测模块100复位；复位模块300的第一输入端与脉冲检测模块100的第一输出端相连接，复位模块300的第二输入端与片外控制器20的输出端连接，复位模块300的输出端与脉冲检测模块100的复位端和功能控制信号产生模块200的复位端相连接。
具体的，在脉冲检测模块100检测到脉冲信号中的第a个脉冲之后、第a+1个脉冲之前，复位模块300根据脉冲信号和复位控制信号生成并输出复位信号，以使脉冲检测模块100复位，其中，a是大于等于1的整数。优选的，在脉冲检测模块100检测到脉冲信号中的第一个脉冲之后、第二个脉冲之前，复位模块300根据脉冲信号和复位控制信号生成并输出复位信号，以使脉冲检测模块100复位。
本实施例中，片外控制器10根据第N触发信号生成相应的脉冲信号，片内切换单元20根据该脉冲信号开启与第N触发信号相对应的芯片内部功能，即片外控制器10生成第N触发信号来控制启动与第N触发信号相对应的芯片内部功能，片外控制器10通过生成不同的触发信号来切换启动不同的芯片内部功能。
本实施例中，片外控制器10输出脉冲信号至片内切换单元20，而非输出编码信号，因此，片内切换单元20中无需设置解码模块及增强时钟配置模块，片内切换单元20的结构简单，成本低，因此，也降低了芯片内部的复杂度和芯片成本。
图2示出了本发明实施例提供的片内切换单元20中脉冲检测模块100的示例电路，为了便于说明，仅示出了与本发明相关的部分，详述如下：
作为本发明一实施例，脉冲检测模块100包括：
第一反相器G1、第二反相器G2、第三反相器G3、第一或非门F1、第一D触发器U1及X个T触发器；
第一反相器G1的输入端与第一或非门F1的第一输入端共接形成脉冲检测模块100的输入端，第一反相器G1的输出端与第二反相器G2的输入端共接于第一D触发器U1的反相时钟端CKL1，第一D触发器U1的时钟端CK1与第二反相器G2的输出端相连接，第一D触发器U1的反相输出端QB1和第一或非门F1的第二输入端共接形成脉冲检测模块100的第一输出端，第一或非门F1的输出端与第三反相器G3的输入端共接于X个T触发器中的第一T触发器V1的时钟端ck1，第三反相器G3的输出端与第一T触发器V1的反相时钟端ckb1相连接，X个T触发器中的第m T触发器的时钟端和反相时钟端分别与第m-1T触发器的反相输出端和输出端相连接，第一D触发器U1的清零端R1与X个T触发器的X个清零端(r1、r2…rX)共接形成脉冲检测模块100的复位端，X个T触发器中每个T触发器的输出端和反相输出端为脉冲检测模块100的第二输出端；其中，2X-1≥N，2≤m≤X，且m为整数。
具体的，从信号输入方向至信号输出方向，依次排列的为第一T触发器、第二T触发器、第三T触发器……第X T触发器。当脉冲检测模块100检测到脉冲信号中的第一个脉冲时，第一D触发器U1的反相输出端QB1由高电平变为低电平，该低电平输入至复位模块300中第三D触发器U3的清零端R3。
本实施例中，如图3所示，以X＝3为例，即以脉冲检测模块100中包含3个T触发器的情形为例，对脉冲检测模块100中3个T触发器的连接关系进行详细说明：
第一或非门F1的输出端与第三反相器G3的输入端共接于第一T触发器V1的时钟端ck1，第三反相器G3的输出端与第一T触发器V1的反相时钟端ckb1相连接，第二T触发器V2的时钟端ck2和反相时钟端ckb2分别与第一T触发器V1的反相输出端qb1和输出端q1相连接，第三T触发器V3的时钟端ck3和反相时钟端ckb3分别与第二T触发器V2的反相输出端qb2和输出端q2相连接，第一D触发器U1的清零端R1、第一T触发器V1的清零端r1、第二T触发器V2的清零端r2及第三T触发器V3的清零端r3共接形成脉冲检测模块100的复位端，第一T触发器V1的输出端q1和反相输出端qb1、第二T触发器V2的输出端q2和反相输出端qb2及第三T触发器的输出端q3和反相输出端qb3均为脉冲检测模块100的输出端。
当脉冲检测模块100检测到脉冲信号中的第w个脉冲时，数值w与各个T触发器中输出高电平的引脚满足以下关系：设A＝0表示第一T触发器V1的反相输出端qb1输出高电平，A＝1表示第一T触发器V1的输出端q1输出高电平；B＝0表示第二T触发器V2的反相输出端qb2输出高电平，B＝1表示第二T触发器V2的输出端q2输出高电平；C＝0表示第三T触发器V3的反相输出端qb3输出高电平，C＝1表示第三T触发器V3的输出端q3输出高电平；则数值w与A、B、C之间的关系满足：w-1＝A·20+B·21+C·22。例如：当脉冲检测模块100检测到脉冲信号中的第二个脉冲时，w＝2，A＝1，B＝C＝0，则第一T触发器V1的输出端q1、第二T触发器V2的反相输出端qb2及第三T触发器V3的反相输出端qb3均输出高电平，其他输出引脚均输出低电平；当脉冲检测模块100检测到脉冲信号中的第三个脉冲时，w＝3，A＝C＝0，B＝1，则第一T触发器V1的反相输出端qb1、第二T触发器V2的输出端q2及第三T触发器V3的反相输出端qb3均输出高电平，其他输出引脚均输出低电平；当脉冲检测模块100检测到脉冲信号中的第四个脉冲时，w＝4，A＝B＝1，C＝0，则第一T触发器V1的输出端q1、第二T触发器V2的输出端q2及第三T触发器的反相输出端qb3均输出高电平，其他输出引脚均输出低电平。
图4示出了本发明实施例提供的片内切换单元20中功能控制信号产生模块200的示例电路，为了便于说明，仅示出了与本发明相关的部分，详述如下：
作为本发明一实施例，功能控制信号产生模块200包括：
M个与非门，每个与非门具有X个输入端；其中，M＝2X-1；
每个与非门的X个输入端分别与X个T触发器的输出端或反相输出端依次连接；
与非门的排列序号为A0·20+A1·21+……+AX-2·2X-2+AX-1·2X-1；
其中，与非门的第s输入端与T触发器的输出端相连接时，As-1＝1；
与非门的第s输入端与T触发器的反相输出端相连接时，As-1＝0；1≤s≤X，且s为整数；
每个与非门的输出端输出与该与非门的排列序号相对应的功能控制信号。
具体的，M个与非门的排列序号依次为1、2、3……M，每个与非门的排列序号与一触发信号的序号相同，每个与非门的输出端输出与具有相同序号的触发信号相对应的功能控制信号。例如：第一与非门输出与第1触发信号相对应的功能控制信号，第二与非门输出与第2触发信号相对应的功能控制信号，以此类推，第N与非门输出与第N触发信号相对应的功能控制信号。
具体的，M个与非门中的第一与非门GF1的第i输入端与X个T触发器中的第i T触发器的反相输出端相连接，第一与非门GF1的第一输入端与第一T触发器V1的输出端q1相连接；其中，2≤i≤X，且i为整数；
M个与非门中的第二与非门GF2的第g输入端与X个T触发器中的第g T触发器的反相输出端相连接，第二与非门GF2的第二输入端与第二T触发器V2的输出端q2相连接；其中，1≤g≤X，且g为不等于2的整数；
M个与非门中的第三与非门GF3的第k输入端与X个T触发器中的第k T触发器的反相输出端相连接，第三与非门GF3的第一输入端和第二输入端分别与第一T触发器V1的输出端q1和第二T触发器V2的输出端q2相连接；其中，3≤k≤X，且k为整数；
以此类推，M个与非门中的第M与非门GFM的第p输入端与X个T触发器的第p T触发器的输出端相连接；其中，1≤p≤X；
进一步具体的，若与非门的排列序号为Y，则第Y(1≤Y≤M)与非门的第一输入端、第二输入端、第三输入端至第X输入端分别与第一T触发器V1、第二T触发器V2、第三T触发器至第X T触发器VX的连接满足如下关系：设A0＝1表示第Y与非门的第一输入端与第一T触发器V1的输出端q1相连接，A0＝0表示第Y与非门的第一输入端与第一T触发器V1的反相输出端qb1相连接；A1＝1表示第Y与非门的第二输入端与第二T触发器V2的输出端q2相连接，A1＝0表示第Y与非门的第二输入端与第二T触发器V2的反相输出端qb2相连接；以此类推，AX-2＝1表示第Y与非门的第X-1输入端与第X-1 T触发器的输出端相连接，AX-2＝0表示第Y与非门的第X-1输入端与第X-1 T触发器的反相输出端相连接；AX-1＝1表示第Y与非门的第X输入端与第X T触发器VX的输出端qX相连接，AX-1＝0表示第Y与非门的第X输入端与第X T触发器VX的反相输出qbX端相连接；则Y与A0、A1……AX-2、AX-1之间的关系为：Y＝A0·20+A1·21+……+AX-2·2X-2+AX-1·2X-1。
进一步的，如图5所示，以X＝3为例，对每个与非门的X个输入端分别与X个T触发器之间的连接关系进行说明：Y＝1时，A0＝1，A1＝A2＝0，即第一与非门GF1的第一输入端与第一T触发器V1的输出端q1相连接，第一与非门GF1的第二输入端和第三输入端分别与第二T触发器V2的反相输出端qb2和第三T触发器的反相输出端qb3相连接；Y＝2时，A0＝A2＝0，A1＝1，即第二与非门GF2的第一输入端和第三输入端分别与第一T触发器V1的反相输出端qb1和第三T触发器的反相输出端qb3相连接，第二与非门GF2的第二输入端与第二T触发器V2的输出端q2相连接；Y＝3时，A0＝A1＝1，A2＝0，即第三与非门GF3的第一输入端和第二输入端分别与第一T触发器V1的输出端q1和第二T触发器V2的输出端q2相连接，第三与非门GF3第三输入端与第三T触发器V3的反相输出端qb3相连接；以此类推，Y＝7时，A0＝A1＝A2＝1，即第七与非门GF7的第一输入端、第二输入端及第三输入端分别与第一T触发器V1的输出端q1、第二T触发器V2的输出端q2及第三T触发器V3的输出端q3相连接。
图6示出了本发明实施例提供的片内切换单元20中复位模块300的示例电路，为了便于说明，仅示出了与本发明相关的部分，详述如下：
作为本发明一实施例，复位模块300包括：
第四反相器G4、第五反相器G5、第六反相器G6、第七反相器G7、第八反相器G8、第二D触发器U2、第三D触发器U3、第四D触发器U4及第二或非门F2；
第四反相器G4的输入端、第二D触发器U2的反相时钟端CKL2、第三D触发器U3的反相时钟端CKL3及第七反相器G7的输入端共接并接收芯片内部的振荡器所产生的时钟信号，第四反相器G4的输出端与第二D触发器U2的时钟端CK2相连接，第五反相器G5的输入端为所述复位模块300的第二输入端，第五反相器G5的输出端与第二D触发器U2的清零端R2相连接，第二D触发器U2的反相输出端QB2与第六反相器G6的输入端相连接，第六反相器G6的输出端与第三D触发器U3的输入端D1共接于第二或非门F2的第一输入端，第七反相器G7的输出端与第三D触发器U3的时钟端CK3相连接，第三D触发器U3的清零端R3为复位模块300的第一输入端，第三D触发器U3的反相输出端QB3与第四D触发器U4的输入端D2相连接，第八反相器G8的输入端与第四D触发器U4的时钟端CK4共接并接收振荡器所产生的脉冲复位信号，第八反相器G8的输出端与第四D触发器U4的反相时钟端CKL4相连接，第四D触发器U4的输出端Q1与第二或非门F2的第二输入端相连接，第二或非门F2的输出端为复位模块300的输出端。
具体的，芯片内部的振荡器所产生的时钟信号的周期Ts1与片外控制器10发出的脉冲信号的周期Ts2的关系为：0.5≤Ts1/Ts2≤4。芯片内部的振荡器所产生的脉冲复位信号的周期在4us～10us之间。
本实施例中，脉冲信号中的第一个脉冲使第二D触发器U2清零，第二D触发器U2的反相输出端QB2输出高电平，第六反相器G6将第二D触发器U2输出的高电平转换为低电平，脉冲检测模块100所输出的复位控制信号使第三D触发器U3不进行清零，第三D触发器U3对第六反相器G6所输出的低电平信号进行滤波，以滤除该低电平信号中的干扰信号，并输出滤波后的低电平信号至第四D触发器U4，第四D触发器U4对滤波后的低电平信号进行延时输出，延时时间为振荡器所输出的脉冲复位信号的半个周期，经第四D触发器U4延时后的低电平信号与第六反相器G6所输出的低电平信号进行或非逻辑运算后生成复位信号，复位信号由第二或非门F2输出端输出。
基于上述功能切换控制电路中的片内切换单元20在芯片中的应用优势，本发明还提供了一种包括上述片内切换单元20的芯片。
具体的，该片内切换单元20为上述实施例中所描述的片内切换单元20，该片内切换单元20与片外控制器10相连接。
本发明实施例中，功能切换控制电路包括片外控制器和片内切换单元，片内切换单元包括脉冲检测模块、功能控制信号产生模块及复位模块。片外控制器根据触发信号发出相应的脉冲信号，片内切换单元根据该脉冲信号启动与该触发信号相对应的芯片内部功能，该片内切换单元根据片外控制器输出的脉冲信号启动内部功能，降低了芯片内部的复杂度和芯片成本。该片内切换单元根据片外控制器输出的脉冲信号启动内部功能，无需根据编码信号启动芯片内部功能，降低了芯片内部的复杂度和芯片成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种芯片的功能切换控制电路，其特征在于，所述电路包括片外控制器和片内切换单元，所述片外控制器根据多个触发生成多个触发信号，所述片外控制器根据多个所述触发信号中的第N触发信号生成包含N+a个脉冲的脉冲信号，其中，N和a均为大于等于1的整数；所述片内切换单元包括：
脉冲检测模块，用于对所述脉冲信号中的脉冲进行检测，并生成复位控制信号和N个检测信号；所述脉冲检测模块检测到第a个脉冲后生成所述复位控制信号，所述脉冲检测模块检测到第b个脉冲后生成第b-a检测信号，其中，a+1≤b≤N+a，且b为整数；所述脉冲检测模块的输入端与所述片外控制器的输出端连接；
功能控制信号产生模块，用于依次根据N个所述检测信号生成N个功能控制信号，N个所述功能控制信号中的第N功能控制信号启动与所述第N触发信号相对应的芯片内部功能；所述功能控制信号产生模块的输入端与所述脉冲检测模块的第二输出端相连接，所述功能控制信号产生模块的输出端输出所述功能控制信号；
复位模块，用于根据所述复位控制信号和所述脉冲信号生成复位信号以控制所述脉冲检测模块复位；所述复位模块的第一输入端与所述脉冲检测模块的第一输出端相连接，所述复位模块的第二输入端与所述片外控制器的输出端连接，所述复位模块的输出端与所述脉冲检测模块的复位端相连接。
2.如权利要求1所述的功能切换控制电路，其特征在于，所述脉冲信号的周期小于预设值。
3.如权利要求1所述的功能切换控制电路，其特征在于，所述脉冲检测模块包括第一反相器、第二反相器、第三反相器、第一或非门、第一D触发器及X个T触发器；
所述第一反相器的输入端与所述第一或非门的第一输入端共接形成所述脉冲检测模块的输入端，所述第一反相器的输出端与所述第二反相器的输入端共接于所述第一D触发器的反相时钟端，所述第一D触发器的时钟端与所述第二反相器的输出端相连接，所述第一D触发器的反相输出端和所述第一或非门的第二输入端共接形成所述脉冲检测模块的第一输出端，所述第一或非门的输出端与所述第三反相器的输入端共接于X个所述T触发器中的第一T触发器的时钟端，所述第三反相器的输出端与所述第一T触发器的反相时钟端相连接，X个所述T触发器中的第m T触发器的时钟端和反相时钟端分别与第m-1T触发器的反相输出端和输出端相连接，所述第一D触发器的清零端与X个所述T触发器的X个清零端共接形成所述脉冲检测模块的复位端，X个所述T触发器中每个T触发器的输出端和反相输出端为所述脉冲检测模块的第二输出端；其中，2X-1≥N，2≤m≤X，且m为整数。
4.如权利要求1所述的功能切换控制电路，其特征在于，所述功能控制信号产生模块包括M个与非门，每个所述与非门具有X个输入端；其中，M＝2X-1；
每个所述与非门的X个输入端分别与X个所述T触发器的输出端或反相输出端依次连接；
所述与非门的排列序号为A0·20+A1·21+……+AX-2·2X-2+AX-1·2X-1；
其中，所述与非门的第s输入端与所述T触发器的输出端相连接时，As-1＝1；
所述与非门的第s输入端与所述T触发器的反相输出端相连接时，As-1＝0；1≤s≤X，且s为整数；
每个所述与非门的输出端输出与所述与非门的排列序号相对应的功能控制信号。
5.如权利要求1所述的功能切换控制电路，其特征在于，所述复位电路包括第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第二D触发器、第三D触发器、第四D触发器及第二或非门；
所述第四反相器的输入端、所述第二D触发器的反相时钟端、所述第三D触发器的反相时钟端及所述第七反相器的输入端共接并接收所述芯片内部的振荡器所产生的时钟信号，所述第四反相器的输出端与所述第二D触发器的时钟端相连接，所述第五反相器的输入端为所述复位模块的第二输入端，所述第五反相器的输出端与所述第二D触发器的清零端相连接，所述第二D触发器的反相输出端与所述第六反相器的输入端相连接，所述第六反相器的输出端与所述第三D触发器的输入端共接于所述第二或非门的第一输入端，所述第七反相器的输出端与所述第三D触发器的时钟端相连接，所述第三D触发器的清零端为所述复位模块的第一输入端，所述第三D触发器的反相输出端与所述第四D触发器的输入端相连接，所述第八反相器的输入端与所述第四D触发器的时钟端共接并接收所述振荡器所产生的脉冲复位信号，所述第八反相器的输出端与所述第四D触发器的反相时钟端相连接，所述第四D触发器的输出端与所述第二或非门的第二输入端相连接，所述第二或非门的输出端为所述复位模块的输出端。
6.一种芯片，其特征在于，所述芯片包括权利要求1至5中任一项所述的片内切换单元。
CN201710557236.9A 2017-07-10 2017-07-10 一种芯片的功能切换控制电路及芯片 Active CN107317579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710557236.9A CN107317579B (zh) 2017-07-10 2017-07-10 一种芯片的功能切换控制电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710557236.9A CN107317579B (zh) 2017-07-10 2017-07-10 一种芯片的功能切换控制电路及芯片

Publications (2)

Publication Number Publication Date
CN107317579A true CN107317579A (zh) 2017-11-03
CN107317579B CN107317579B (zh) 2024-02-23

Family

ID=60179215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710557236.9A Active CN107317579B (zh) 2017-07-10 2017-07-10 一种芯片的功能切换控制电路及芯片

Country Status (1)

Country Link
CN (1) CN107317579B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212951A (zh) * 2018-06-08 2019-01-15 宗仁科技(平潭)有限公司 一种电子表及其驱动芯片
CN110729991A (zh) * 2019-11-13 2020-01-24 珠海格力电器股份有限公司 延时电路与伺服驱动器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072869A (en) * 1976-12-10 1978-02-07 Ncr Corporation Hazard-free clocked master/slave flip-flop
CN1377137A (zh) * 2001-03-26 2002-10-30 三星电子株式会社 含有功率控制逻辑电路的集成电路器件及其操作方法
CN105897190A (zh) * 2016-04-25 2016-08-24 深圳市纳芯威科技有限公司 一种d类音频功率放大器、芯片及其失真检测电路
CN207801903U (zh) * 2017-07-10 2018-08-31 宗仁科技(平潭)有限公司 一种芯片的功能切换控制电路及芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072869A (en) * 1976-12-10 1978-02-07 Ncr Corporation Hazard-free clocked master/slave flip-flop
CN1377137A (zh) * 2001-03-26 2002-10-30 三星电子株式会社 含有功率控制逻辑电路的集成电路器件及其操作方法
CN105897190A (zh) * 2016-04-25 2016-08-24 深圳市纳芯威科技有限公司 一种d类音频功率放大器、芯片及其失真检测电路
CN207801903U (zh) * 2017-07-10 2018-08-31 宗仁科技(平潭)有限公司 一种芯片的功能切换控制电路及芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212951A (zh) * 2018-06-08 2019-01-15 宗仁科技(平潭)有限公司 一种电子表及其驱动芯片
CN109212951B (zh) * 2018-06-08 2023-10-27 宗仁科技(平潭)股份有限公司 一种电子表及其驱动芯片
CN110729991A (zh) * 2019-11-13 2020-01-24 珠海格力电器股份有限公司 延时电路与伺服驱动器

Also Published As

Publication number Publication date
CN107317579B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
EP2856689B1 (en) A multiformat digital audio interface
TWI517591B (zh) 正負取樣保持電路
CN107665033B (zh) 一种具有复位去毛刺功能的数字逻辑电路模块
CN107317579A (zh) 一种芯片的功能切换控制电路及芯片
CN105229964A (zh) 信号处理装置
CN207801903U (zh) 一种芯片的功能切换控制电路及芯片
WO2004012156A3 (en) Latching electronic circuit for random number generation
CN105988074A (zh) 一次性可编程微控制器芯片的测试电路及测试方法
EP3410603A1 (en) System and method for an oversampled data converter
CN106374898B (zh) 多通道输出选通开关时序产生结构
CN205912037U (zh) 亚稳态消除电路及其设备
CN105191134B (zh) 警报输出电路
CN115766029A (zh) 一种基于忆阻器的多功能puf电路及其使用方法
CN101755304A (zh) 用于执行突发写操作的同步存储器装置和控制方法
JP3672874B2 (ja) データ処理装置
US5944835A (en) Method and programmable device for generating variable width pulses
CN206922734U (zh) 一种24进制减法计数电路及芯片
CN107294523A (zh) 一种24进制减法计数电路及芯片
CN203632631U (zh) 非交叠时钟产生电路
CN207475516U (zh) 一种用于脉冲码型发生器的延迟电路
CN106297897B (zh) 存储单元及其测试方法
CN107835013A (zh) 一种用于脉冲码型发生器的定时电路
CN107294524A (zh) 一种10n进制减法计数电路及芯片
SU540413A1 (ru) Устройство временной коммутации асинхронных импульсных сигналов
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 350400 2nd floor, building 9, Taiwan Pioneer Park, jinjingwan 2nd Road, beicuo Town, Pingtan County, Fuzhou City, Fujian Province

Applicant after: Zongren Technology (Pingtan) Co.,Ltd.

Address before: 350400 area B, 6th floor, building 17, Taiwan Pioneer Park, beicuo Town, Pingtan County, Fuzhou City, Fujian Province

Applicant before: ZONGREN TECHNOLOGY (PINGTAN) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant