CN107231162A - 接收器遗失信号的去噪声装置与方法 - Google Patents

接收器遗失信号的去噪声装置与方法 Download PDF

Info

Publication number
CN107231162A
CN107231162A CN201610339627.9A CN201610339627A CN107231162A CN 107231162 A CN107231162 A CN 107231162A CN 201610339627 A CN201610339627 A CN 201610339627A CN 107231162 A CN107231162 A CN 107231162A
Authority
CN
China
Prior art keywords
receiver
signal
miss signals
signal edge
logic level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610339627.9A
Other languages
English (en)
Other versions
CN107231162B (zh
Inventor
胡元民
侯震宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN107231162A publication Critical patent/CN107231162A/zh
Application granted granted Critical
Publication of CN107231162B publication Critical patent/CN107231162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种接收器遗失信号的去噪声装置与方法，该去噪声装置包括：一取样器、一信号缘检测器以及一有限状态机。该取样器接收一还原时脉，并据以取样一接收器遗失信号，产生一取样的接收器遗失信号。该信号缘检测器，接收该接收器遗失信号，且于该接收器遗失信号发生逻辑电平变化时，该信号缘检测器产生一信号缘检测信号。有限状态机接收该信号缘检测信号与该取样的接收器遗失信号，产生一过滤的接收器遗失信号。本发明可接收前端电路输出的接收器遗失信号Rx_los，并去除接收器遗失信号rx_los上的多个噪声(glitch)，并输出过滤的接收器遗失信号Rx_los_f至后端处理器。

Description

接收器遗失信号的去噪声装置与方法
技术领域
本发明是有关于一种信号的处理装置与方法，且特别是有关于一种接收器遗失信号(receiver loss of signal，简称RXLOS信号)的去噪声装置与方法。
背景技术
在序列器/解序列器(Serializer/Deserializer，简称SerDes)的应用(SerDesapplication)中，发射器(Tx)将平行数据转换为串列数据(convert parallel data toserial data)后，利用差动信号(differential signal)D+、D-来传递串列数据至接收器(Rx)。
在接收器(Rx)的前端电路(front end circuit)中包括一数据时脉回复电路(Data Clock Recovery circuit)，其可根据发设端(Tx)的差动信号D+、D-来产生还原数据(recovered data)与还原时脉(recovered clock)。而后端处理器(rear endcontroller)即可根据还原时脉来取样(sample)还原数据。
另外，在接收器(Rx)的前端电路中更包括一模拟检测电路(analogdetection circuit)，其可根据差动信号D+、D-来产生接收器遗失信号(receiverloss of signal)，并传送至后端处理器。
基本上，接收器(Rx)内，前端电路所输出的接收器遗失信号为一数字信号，用以指示现在为有数据状态或是无数据状态，使得后端处理器根据接收器遗失信号来处理还原数据。举例来说，当模拟检测电路根据差动信号D+、D-上的变化而判断为无数据状态时，模拟检测电路产生的接收器遗失信号为第一逻辑电平(例如高电平)。反之，当模拟检测电路根据差动信号D+、D-上的变化而判断出有数据状态时，接收器遗失信号为第二逻辑电平(例如低电平)。
基本上，在高速序列器/解序列器(SerDes)的设计中，接收器(Rx)内模拟检测电路无法产生稳定的接收器遗失信号，使得接收器遗失信号中出现许多噪声(glitch)。当后端处理器接收到内含噪声(glitch)的接收器遗失信号时，会造成后端处理器的误动作，造成整个序列器/解序列器(SerDes)不稳定的现象。
发明内容
本发明有关于一种接收器遗失信号的去噪声装置，运用于一接收器，包括：一取样器，接收一还原时脉，并据以取样一接收器遗失信号，产生一取样的接收器遗失信号；一信号缘检测器，接收该接收器遗失信号，其中，于该接收器遗失信号发生逻辑电平变化时，该信号缘检测器动作一信号缘检测信号；以及一有限状态机，接收该信号缘检测信号与该取样的接收器遗失信号，产生一信号缘重置信号以控制该信号缘检测器，并产生一过滤的接收器遗失信号。
本发明有关于一种接收器遗失信号的去噪声方法，包括下列步骤：(a)设定该取样的接收器遗失信号为一第一逻辑电平，且该信号缘检测信号未动作；(b)判断该取样的接收器遗失信号为一第二逻辑电平或者该信号缘检测信号动作，其中当步骤(b)判断不成立时，进入步骤(a)；当步骤(b)判断成立时，将该信号缘检测信号设定为未动作后进入步骤(c)；(c)于一第一时间内，判断该取样的该接收器遗失信号为第二逻辑电平或者该信号缘检测信号动作，其中当步骤(c)判断不成立时，进入步骤(a)；当步骤(c)判断成立时，进入步骤(d)；(d)设定一过滤的接收器遗失信号为该第二逻辑电平，并将该信号缘检测信号设定为未动作后进入步骤(e)；(e)判断该取样的接收器遗失信号为该第一逻辑电平，其中当步骤(e)判断不成立时，进入步骤(d)；当步骤(e)判断成立时，进入步骤(f)；以及(f)于第二时间内，判断该取样的接收器遗失信号为第二逻辑电平或者该信号缘检测信号动作，其中于步骤(f)判断成立时，进入步骤(d)；当步骤(f)判断不成立时，设定该过滤的接收器遗失信号为该第一逻辑电平，并将该信号缘检测信号设定为未动作后进入步骤(a)。
本发明提出一种接收器遗失信号的去噪声装置，运用于序列器/解序列器(SerDes)。此去噪声装置设计于接收器(Rx)的前端电路与后端处理器之间，其可接收前端电路输出的接收器遗失信号Rx_los，并去除接收器遗失信号rx_los上的多个噪声(glitch)，并输出过滤的接收器遗失信号Rx_los_f至后端处理器。
为了对本发明之上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1所绘示为本发明接收器遗失信号的去噪声装置的实施例。
图2所绘示为有限状态机的状态图。
图3所绘示为本发明去噪声装置的相关信号示意图。
图4所绘示为本发明接收器遗失信号的去噪声方法流程图。
图5A与图5B所绘示为去噪声装置中信号缘检测器的其他实施例。
其中，附图标记说明如下：
100：去噪声装置
110：取样器
112、126、128、424、434：D型正反器
120、420、430：信号缘检测器
121、438：非门
122：上缘检测器
123：或门
124：下缘检测器
125、426、436：与门
130：有限状态机
具体实施方式
基本上，接收器(Rx)内，前端电路中的数据时脉回复电路可产生还原时脉rx_clk，而前端电路中的模拟检测电路可产生接收器遗失信号rx_los。
再者，本发明之接收器遗失信号的去噪声装置设计于接收器(Rx)的前端电路与后端处理器之间，其可接收还原时脉rx_clk与接收器遗失信号rx_los。接收器遗失信号的去噪声装置过滤(filter)接收器遗失信号rx_los中的噪声(glitch)，并输出过滤的(filtered)接收器遗失信号rx_los_f至后端处理器，使得后端处理器能够正确地运作。
请参照图1，其所绘示为本发明接收器遗失信号的去噪声装置的实施例。去噪声装置100包括一取样器(sampler)110、一信号缘检测器(edgedetector)120与一有限状态机(finite state machine，简称FSM)130。
取样器110根据还原时脉rx_clk来取样接收器遗失信号rx_los，并输出取样的(sampled)接收器遗失信号rx_los_s。举例来说，取样器110可用一D型正反器(D flip-flop)112来实现。于正常运作时，D型正反器112的信号输入端D1输入接收器遗失信号rx_los，时脉输入端接收还原时脉rx_clk，输出端Q1产生取样的接收器遗失信号rx_los_s。另外，D型正反器112的重置端RST接收一系统重置信号rst_n，当系统重置信号rst_n动作时，D型正反器112被重置(reset)；当系统重置信号rst_n未动作时，D型正反器112正常运作。
信号缘检测器120接收该接收器遗失信号rx_los，且当该接收器遗失信号发生逻辑电平变化时，该信号缘检测器动作一信号缘检测信号(edgedetection signal)edge。根据本发明的实施例，信号缘检测器120包括一上缘检测器(rising edge detector)122与一下缘检测器(falling edge detector)124。当该接收器遗失信号rx_los由第二逻辑电平转换至第一逻辑电平时(例如低电平转换至高电平)，上缘检测器122会动作上缘检测信号(rising edge detectionsignal)ed_r；当该接收器遗失信号rx_los由第一逻辑电平转换至第二逻辑电平时(例如高电平转换至低电平)，下缘检测器124会动作下缘检测信号(fallingedge detection signal)ed_f。再者，上缘检测信号ed_r与下缘检测信号ed_f其中之一动作时，即可视为信号缘检测信号edge动作。
另外，上缘检测器122与下缘检测器124根据一系统重置信号rst_n与信号缘重置信号rst_ed来运作。当系统重置信号rst_n与信号缘重置信号rst_ed其中之一动作时，上缘检测器122与下缘检测器124被重置(reset)；当系统重置信号rst_n与信号缘重置信号rst_ed皆未动作时，上缘检测器122与下缘检测器124正常运作。
再者，信号缘检测器120中，上缘检测器122与下缘检测器124是以D型正反器126、128来实现。于正常运作时，D型正反器126的信号输入端D2接收一第一逻辑电平(Vcc)，时脉输入端接收该接收器遗失信号rx_los，输出端Q2产生上缘检测信号ed_r；D型正反器128的信号输入端D3接收一第一逻辑电平(Vcc)，时脉输入端接收反相的(inverted)接收器遗失信号rx_los，输出端Q3产生下缘检测信号ed_f。其中，接收器遗失信号rx_los经由一反相器(inverter)121产生反相的接收器遗失信号。
由于上缘检测信号ed_r与下缘检测信号ed_f动作时为高电平，因此利用一或门(OR gate)123的二输入端接收上缘检测信号ed_r与下缘检测信号ed_f，并于输出端产生信号缘检测信号edge。换言之，上缘检测信号ed_r与下缘检测信号ed_f其中之一动作时，信号缘检测信号edge动作。
另外，由于系统重置信号rst_n与信号缘重置信号rst_ed动作时为低电平，因此利用一与门(AND gate)125的二输入端接收系统重置信号rst_n与信号缘重置信号rst_ed，与门(AND gate)125输出端连接至二D型正反器126、128的重置端RST。换言之，当系统重置信号rst_n与信号缘重置信号rst_ed其中之一动作时，上缘检测器122与下缘检测器124被重置(reset)；当系统重置信号rst_n与信号缘重置信号rst_ed皆未动作时，上缘检测器122与下缘检测器124正常运作。
有限状态机130依据还原时脉rx_clk来运作。再者，有限状态机130接收取样的接收器遗失信号rx_los_s、信号缘检测信号edge与一去噪声临限值deglitch_th，并产生过滤的接收器遗失信号rx_los_f。
请参照图2，其所绘示为有限状态机的状态图(state diagram)。有限状态机130有六个状态，闲置状态(IDLE)、第一清除状态(EDGE_CLR_0)、第一确认状态(LOS_S_L_CHK)、设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)、第二确认状态(LOS_S_H_CHK)、第二清除状态(EDGE_CLR_1)。基本上，去噪声临限值deglitch_th可提供一第一数值m1与第二数值m2至限状态机130，其中，该第一数值m1与该第二数值m2的值可相同或相异。以下以第一数值m1与第二数值m2都为3来说明有限状态机130的运作：
首先，当系统重置信号rst_n动作后，取样器110与信号缘检测器120皆被重置。此时，有限状态机130处于闲置状态(IDLE)，有限状态机130产生的过滤的接收器遗失信号rx_los_f为高电平(代表无数据状态)。
于重置状态(IDLE)且条件(a)成立时，有限状态机130进入第一清除状态(EDGE_CLR_0)。基本上，当信号缘检测信号edge动作(例如高电平)或者取样的接收器遗失信号rx_los_s为第二逻辑电平(例如低电平)时，代表接收器遗失信号rx_los产生高低电平的变化。此时，有限状态机130进入第一清除状态(EDGE_CLR_0)。
于第一清除状态(EDGE_CLR_0)时，有限状态机130动作信号缘重置信号rst_ed，并在条件(b)成立时进入第一确认状态(LOS_S_L_CHK)。基本上，当有限状态机130于第一清除状态(EDGE_CLR_0)时，会动作信号缘重置信号rst_ed，使得信号缘检测信号edge未动作(例如低电平)，并延迟一个还原时脉rx_clk的一个周期时间(1T)后进入第一确认状态(LOS_S_L_CHK)。
于第一确认状态(LOS_S_L_CHK)时，在条件(c)成立时进入设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)，或者在条件(d)成立时进入闲置状态(IDLE)。
基本上，当有限状态机130于第一确认状态(LOS_S_L_CHK)时，当确认信号缘检测信号edge再次动作(例如高电平)或者取样的接收器遗失信号rx_los_s维持在第二逻辑电平(例如低电平，代表有数据状态)。亦即，于条件(c)成立时，进入设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)。再者，于信号缘检测信号edge未动作(例如低电平)维持m1T(例如3T)时间之后，进入闲置状态(IDLE)。
于设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)时，在条件(e)成立时进入第二确认状态(LOS_S_H_CHK)。基本上，当有限状态机130于设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)时，有限状态机130将过滤的接收器遗失信号rx_los_f改变为低电平(代表有数据状态)。再者，于设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)时，有限状态机130会动作信号缘重置信号rst_ed直到离开设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)为止。另外，当取样的接收器遗失信号rx_los_s改变为第一逻辑电平(高电平)时，有限状态机130进入第二确认状态(LOS_S_H_CHK)。
于第二确认状态(LOS_S_H_CHK)时，在条件(f)成立时再次进入设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)，或者在条件(g)成立时进入第二清除状态(EDGE_CLR_1)。
基本上，当有限状态机130于第二确认状态(LOS_S_H_CHK)时，会进一步确认信号缘检测信号edge是否再次动作(例如，高电平)或者取样的接收器遗失信号rx_los_s再次改变回第二逻辑电平(例如低电平，代表有数据状态)。亦即，于条件(f)成立时，进入设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)。反之，于信号缘检测信号edge维持在未动作的第二电平(例如低电平)m2T(例如3T)时间之后，进入第二清除状态(EDGE_CLR_1)。
于第二清除状态(EDGE_CLR_1)时，有限状态机130动作信号缘重置信号rst_ed，并在条件(h)成立时进入闲置状态(IDLE)。基本上，当有限状态机130于第二清除状态(EDGE_CLR_1)时，会动作信号缘重置信号rst_ed，使得信号缘检测信号edge未动作(例如低电平)，并延迟一个还原时脉rx_clk的一个周期时间(1T)后进入闲置状态(IDLE)。
请参照图3，其所绘示为本发明去噪声装置的相关信号示意图。于时间点t0之前，系统重置信号rst_n动作(低电平)，取样器110与信号缘检测器120皆被重置。于时间点t0之后，有限状态机130处于闲置状态(IDLE)。
于时间点t1，接收器遗失信号rx_los开始变化，信号缘检测信号edge动作(低电平变化至高电平)。
于时间点t2，有限状态机130确认信号缘检测信号edge动作(高电平)，因此进入第一清除状态(EDGE_CLR_0)。于进入第一清除状态(EDGE_CLR_0)后，有限状态机130于时间点t3动作信号缘重置信号rst_ed(低电平)，并延迟一个还原时脉rx_clk的一个周期时间(1T)。
之后，于时间点t4时，有限状态机130进入第一确认状态(LOS_S_L_CHK)。
于时间点t5时，信号缘检测信号edge再次动作(高电平)。因此，于时间点t6有限状态机130确认信号缘检测信号edge再次动作(高电平)，并进入设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)。
于进入设定过滤的接收器遗失信号rx_los_f为“0”的状态(LOS_F_Low)后，有限状态机130于时间点t7将输出的过滤的接收器遗失信号rx_los_f由高电平变化为低电平。同时，于时间点t7，动作信号缘重置信号rst_ed(低电平)。
于时间点t8时，取样的接收器遗失信号rx_los_s改变为第一逻辑电平(高电平)。因此，有限状态机130于时间点t9确认取样的接收器遗失信号rx_los_s改变为高电平，使得有限状态机130进入第二确认状态(LOS_S_H_CHK)，并且使得信号缘重置信号rst_ed不动作(高电平)。
于时间点t9至时间点t10时，有限状态机130确认信号缘检测信号edge维持在低电平m2T(例如3T)时间。因此，于时间点t10，有限状态机130进入第二清除状态(EDGE_CLR_1)。
于进入第二清除状态(EDGE_CLR_1)之后，有限状态机130于时间点t11将过滤的接收器遗失信号rx_los_f由低电平变化为高电平，并且动作信号缘重置信号rst_ed(低电平)，并延迟一个还原时脉rx_clk的一个周期时间(1T)。。
之后，于时间点t12，有限状态机130进入闲置状态(IDLE)。
明显地，由图3可知，相较于接收器遗失信号rx_los上的许多噪声(glitch)，过滤的接收器遗失信号rx_los_f已经没有噪声了。
请参照图4，其所绘示为本发明接收器遗失信号的去噪声方法流程图。基本上，取样器利用还原时脉rx_clk来取样接收器遗失信号rx_los，并产生取样的接收器遗失信号rx_los_s。再者，信号缘检测器会于接收器遗失信号rx_los的信号缘变化时，动作信号缘检测信号edge；并且，信号缘检测器被重置时，信号缘检测信号edge不动作。
首先，设定取样的接收器遗失信号rx_los_s为第一逻辑电平，且信号缘检测信号edge未动作(步骤S402)。
接着，判断取样的接收器遗失信号rx_los_s为第二逻辑电平或者信号缘检测信号edge动作(步骤S404)。于步骤S404判断不成立时，回到步骤S402；当步骤S404判断成立时，将信号缘检测信号edge设定为未动作(步骤S406)。
接着，于第一时间内(m1T)，判断取样的接收器遗失信号rx_los_s为第二逻辑电平或者信号缘检测信号edge动作(步骤S408)。于步骤S408判断不成立时，回到步骤S402；当步骤S408判断成立时，设定过滤的接收器遗失信号rx_los_f为第二逻辑电平，并将信号缘检测信号edge设定为未动作(步骤S410)。
接着，判断取样的接收器遗失信号rx_los_s为第一逻辑电平(步骤S412)。于步骤S412判断不成立时，回到步骤S410；当步骤S412判断成立时，再于第二时间内(m2T)，判断取样的接收器遗失信号rx_los_s为第二逻辑电平或者信号缘检测信号edge动作(步骤S416)。
于步骤S416判断成立时，回到步骤S410；当步骤S416判断不成立时，设定过滤的接收器遗失信号rx_los_f为第一逻辑电平，并将信号缘检测信号edge设定为未动作(步骤S418)。之后，回到步骤S402。
再者，本发明请参照图5A与图5B，其所绘示为去噪声装置中信号缘检测器的其他实施例。基本上，信号缘检测器可以仅有上缘检测器或者下缘检测器。
如图5A所示，信号缘检测器420包括一D型正反器424与一与门426。D型正反器424的信号输入端D接收第一逻辑电平(Vcc)，时脉输入端接收该接收器遗失信号rx_los，输出端Q产生信号缘检测信号edge。再者，与门426的二输入端接收系统重置信号rst_n与信号缘重置信号rst_ed，输出端连接至D型正反器424的重置端RST。因此，当接收器遗失信号rx_los在高低电平之间变化时，信号缘检测器420可根据接收器遗失信号rx_los的上升缘来产生信号缘检测信号edge。
如图5B所示，信号缘检测器430包括一D型正反器434、一非门438与一与门436。非门输入端接收该接收器遗失信号rx_los，输出端产生反相的接收器遗失信号，并传递至D型正反器434的时脉输入端。D型正反器434的信号输入端D接收第一逻辑电平(Vcc)，输出端Q产生信号缘检测信号edge。再者，与门436的二输入端接收系统重置信号rst_n与信号缘重置信号rst_ed，输出端连接至D型正反器434的重置端RST。因此，当接收器遗失信号rx_los在高低电平之间变化时，信号缘检测器430可根据接收器遗失信号rx_los的下降缘来产生信号缘检测信号edge。
由以上的说明可知，本发明提出一种接收器遗失信号的去噪声装置，运用于序列器/解序列器(SerDes)。此去噪声装置设计于接收器(Rx)的前端电路与后端处理器之间，其可接收前端电路输出的接收器遗失信号Rx_los，并去除接收器遗失信号rx_los上的多个噪声(glitch)，并输出过滤的接收器遗失信号Rx_los_f至后端处理器。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作各种之更动与润饰。因此，本发明之保护范围当视后附之申请专利范围所界定者为准。

Claims (15)

1.一种接收器遗失信号的去噪声装置，运用于一接收器，包括：
一取样器，接收一还原时脉，并据以取样一接收器遗失信号，产生一取样的接收器遗失信号；
一信号缘检测器，接收该接收器遗失信号，其中，于该接收器遗失信号发生逻辑电平变化时，该信号缘检测器动作一信号缘检测信号；以及
一有限状态机，接收该信号缘检测信号与该取样的接收器遗失信号，产生一信号缘重置信号以控制该信号缘检测器，并产生一过滤的接收器遗失信号。
2.如权利要求1所述的去噪声装置，其中该接收器包括：一前端电路，产生该接收器遗失信号与该还原时脉；以及一后端处理器，接收该过滤的接收器遗失信号。
3.如权利要求1所述的去噪声装置，其中该取样器包括：一第一D型正反器，具有一信号输入端接收该接收器遗失信号，一时脉输入端接收该还原时脉，以及一输出端产生该取样的接收器遗失信号。
4.如权利要求1所述的去噪声装置，其中该信号缘检测器包括：
一第二D型正反器，具有一信号输入端接收一第一逻辑电平，一时脉输入端接收该接收器遗失信号，以及一输出端产生一上缘检测信号；
一第三D型正反器，具有一信号输入端接收该第一逻辑电平，一时脉输入端接收一反相的接收器遗失信号，以及一输出端产生一下缘检测信号；
其中，当该信号缘重置信号动作时，该第二D型正反器与该第三D型正反器被重置；以及当该上缘检测信号与该下缘检测信号其中之一动作时，该信号缘检测信号动作。
5.如权利要求1所述的去噪声装置，其中该信号缘检测器包括：
一第四D型正反器，具有一信号输入端接收该第一逻辑电平，一时脉输入端接收该接收器遗失信号，以及一输出端产生该信号缘检测信号；
其中，当该信号缘重置信号动作时，该第四D型正反器被重置。
6.如权利要求1所述的去噪声装置，其中该信号缘检测器包括：
一第五D型正反器，具有一信号输入端接收该第一逻辑电平，一时脉输入端接收一反相的接收器遗失信号，以及一输出端产生该信号缘检测信号；
其中，当该信号缘重置信号动作时，该第五D型正反器被重置。
7.如权利要求1所述的去噪声装置，其中该有限状态机于一第一状态时，当该取样的接收器遗失信号由该第一逻辑电平变化至一第二逻辑电平或者该信号缘检测动作时，进入一第二状态。
8.如权利要求7所述的去噪声装置，其中该有限状态机于该第二状态时，动作该信号缘重置信号后进入一第三状态。
9.如权利要求8所述的去噪声装置，其中该有限状态机于该第三状态时，当该取样的接收器遗失信号为第二逻辑电平或者该信号缘检测动作时，进入一第四状态；或者于一第一时间内，该信号缘检测未动作时，进入该第一状态。
10.如权利要求9所述的去噪声装置，其中该有限状态机于该第四状态时，产生该第二逻辑电平的该过滤的接收器遗失信号，并且动作该信号缘重置信号；以及当该取样的接收器遗失信号为第一逻辑电平时，进入一第五状态。
11.如权利要求10所述的去噪声装置，其中该有限状态机于该第五状态时，当该取样的接收器遗失信号为第二逻辑电平或者该信号缘检测动作时，进入该第四状态；或者于一第二时间内，该信号缘检测未动作时，进入一第六状态。
12.如权利要求11所述的去噪声装置，其中该有限状态机于该第六状态时，产生该第一逻辑电平的该过滤的接收器遗失信号，且动作该信号缘重置信号后进入该第一状态。
13.一种接收器遗失信号的去噪声方法，接收一取样的接收器遗失信号以及一信号缘检测信号，该方法包括下列步骤：
(a)设定该取样的接收器遗失信号为一第一逻辑电平，且该信号缘检测信号未动作；
(b)判断该取样的接收器遗失信号为一第二逻辑电平或者该信号缘检测信号动作，其中当步骤(b)判断不成立时，进入步骤(a)；当步骤(b)判断成立时，将该信号缘检测信号设定为未动作后进入步骤(c)；
(c)于一第一时间内，判断该取样的该接收器遗失信号为第二逻辑电平或者该信号缘检测信号动作，其中当步骤(c)判断不成立时，进入步骤(a)；当步骤(c)判断成立时，进入步骤(d)；
(d)设定一过滤的接收器遗失信号为该第二逻辑电平，并将该信号缘检测信号设定为未动作后进入步骤(e)；
(e)判断该取样的接收器遗失信号为该第一逻辑电平，其中当步骤(e)判断不成立时，进入步骤(d)；当步骤(e)判断成立时，进入步骤(f)；以及
(f)于第二时间内，判断该取样的接收器遗失信号为第二逻辑电平或者该信号缘检测信号动作，其中于步骤(f)判断成立时，进入步骤(d)；当步骤(f)判断不成立时，设定该过滤的接收器遗失信号为该第一逻辑电平，并将该信号缘检测信号设定为未动作后进入步骤(a)。
14.如权利要求13所述的去噪声方法，其中一取样器利用一还原时脉来取样一接收器遗失信号，并产生该取样的接收器遗失信号。
15.如权利要求13所述的去噪声方法，其中一信号缘检测器于一接收器遗失信号的信号缘变化时，动作该信号缘检测信号；并且，该信号缘检测器被重置时，该信号缘检测信号不动作。
CN201610339627.9A 2016-03-25 2016-05-20 接收器遗失信号的去噪声装置与方法 Active CN107231162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105109488 2016-03-25
TW105109488A TWI605694B (zh) 2016-03-25 2016-03-25 接收器損失信號的去雜訊裝置與方法

Publications (2)

Publication Number Publication Date
CN107231162A true CN107231162A (zh) 2017-10-03
CN107231162B CN107231162B (zh) 2020-06-05

Family

ID=59898242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610339627.9A Active CN107231162B (zh) 2016-03-25 2016-05-20 接收器遗失信号的去噪声装置与方法

Country Status (3)

Country Link
US (1) US9806923B2 (zh)
CN (1) CN107231162B (zh)
TW (1) TWI605694B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889402A (zh) * 2007-12-06 2010-11-17 拉姆伯斯公司 基于沿的信号损失检测
US20130113534A1 (en) * 2011-11-09 2013-05-09 Renesas Electronics Corporation Clock data recovery circuit and transceiver semiconductor integrated circuit containing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067612A1 (en) * 2000-03-07 2001-09-13 Koninklijke Philips Electronics N.V. Data clocked recovery circuit
US7007254B1 (en) * 2003-01-17 2006-02-28 Synplicity, Inc. Method and apparatus for the design and analysis of digital circuits with time division multiplexing
US7298807B2 (en) * 2003-02-11 2007-11-20 Rambus Inc. Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data
US7397876B2 (en) * 2004-08-11 2008-07-08 International Business Machines Corporation Methods and arrangements for link power reduction
US20060062341A1 (en) * 2004-09-20 2006-03-23 Edmondson John H Fast-lock clock-data recovery system
US8085880B2 (en) * 2004-12-23 2011-12-27 Rambus Inc. Amplitude monitor for high-speed signals
US7664215B2 (en) * 2005-12-21 2010-02-16 Intel Corporation Signal alignment based on data signal
US8331512B2 (en) * 2006-04-04 2012-12-11 Rambus Inc. Phase control block for managing multiple clock domains in systems with frequency offsets
US8249447B2 (en) 2008-04-29 2012-08-21 Menara Networks, Inc. Systems and methods for optical receiver decision threshold optimization
JP2012515376A (ja) * 2009-01-12 2012-07-05 ラムバス・インコーポレーテッド クロック転送低電力シグナリングシステム
US8334712B2 (en) * 2010-03-04 2012-12-18 Microsemi Corp.—Analog Mixed Signal Group Ltd. High speed latch circuit with metastability trap and filter
US20120154059A1 (en) * 2010-12-17 2012-06-21 Nxp B.V. Multi phase clock and data recovery system
KR101750414B1 (ko) * 2011-01-13 2017-06-23 삼성전자주식회사 디지털 위상 주파수 검출기, 이를 포함하는 디지털 위상 고정 루프 및 디지털 위상 주파수 검출 방법
KR101502759B1 (ko) * 2012-03-30 2015-03-24 한국전자통신연구원 데이터 송신 장치, 데이터 수신 장치 및 데이터 전송 방법
CN102843025B (zh) 2012-08-06 2015-01-07 台达电子工业股份有限公司 用于pfc电路的控制电路、控制方法及电源系统
KR101985977B1 (ko) * 2012-11-16 2019-06-04 에스케이하이닉스 주식회사 등화장치 및 그 동작 방법
US9490968B2 (en) * 2014-02-27 2016-11-08 Cavium, Inc. CDR voter with improved frequency offset tolerance
TW201541872A (zh) * 2014-04-24 2015-11-01 Jmicron Technology Corp 等化器控制方法以及等化器控制裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889402A (zh) * 2007-12-06 2010-11-17 拉姆伯斯公司 基于沿的信号损失检测
US20130113534A1 (en) * 2011-11-09 2013-05-09 Renesas Electronics Corporation Clock data recovery circuit and transceiver semiconductor integrated circuit containing the same

Also Published As

Publication number Publication date
TW201735568A (zh) 2017-10-01
US9806923B2 (en) 2017-10-31
CN107231162B (zh) 2020-06-05
US20170279644A1 (en) 2017-09-28
TWI605694B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
CN103544129B (zh) Spi接口以及经由spi接口的串行通信方法
US7427931B1 (en) Method and apparatus for detecting presence of vehicle using a magnetic sensor employing a magneto-resistive effect
TW200507396A (en) Error detection and recovery within processing stages of an integrated circuit
CN108965082A (zh) 低功率数据总线接收器
CN104901657A (zh) 一种全数字去抖动电路及方法
CN108139998A (zh) 耐电快速瞬变输入/输出（i/o）通信系统
JP4476183B2 (ja) Ｏｏｂ信号検出回路
US10725585B2 (en) Method for determining touch position and touch control chip
CN107231162A (zh) 接收器遗失信号的去噪声装置与方法
JP2004056803A (ja) 非同期データ通信インターフェイス用プログラム可能グリッチフィルタ
EP0577301A1 (en) Digital receive line filter circuit with data operated squelch
JP2006325127A (ja) Ｆｓｋ復調器
CN103716020B (zh) 用于检测脉冲信号的截止频率的方法和装置
JP7007809B2 (ja) デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路
JP3894787B2 (ja) 受信回路
JPH06326566A (ja) デジタル信号の受信装置
CN109143310A (zh) 定时电路、读出电路、闪烁探测器及定时方法
JP2008236178A (ja) シリアルデータ受信回路
JP2003078397A (ja) ディジタル論理入力信号のノイズをフィルタリングするための方法及び装置
TW201603495A (zh) 不歸零資料鎖定偵測系統及方法
JPH0563524A (ja) 信号入力回路
CN105103063A (zh) 噪声判定装置
JP2003329712A (ja) 信号処理装置、および信号処理方法
CN109857687A (zh) 量测系统及数据传输接口
CN111884664A (zh) 信号毛刺消除电路和信号检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant