TW201541872A - 等化器控制方法以及等化器控制裝置 - Google Patents
等化器控制方法以及等化器控制裝置 Download PDFInfo
- Publication number
- TW201541872A TW201541872A TW103114877A TW103114877A TW201541872A TW 201541872 A TW201541872 A TW 201541872A TW 103114877 A TW103114877 A TW 103114877A TW 103114877 A TW103114877 A TW 103114877A TW 201541872 A TW201541872 A TW 201541872A
- Authority
- TW
- Taiwan
- Prior art keywords
- filter
- receiver
- equalizer
- string pattern
- edge
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
Abstract
一種等化器控制方法,包含有:將複數個參數寫入至一接收器中之一可程式化濾波器字串型樣暫存器檔案,來設定該可程式化濾波器字串型樣暫存器檔案,其中該接收器具有複數個等化器設定以供選擇;以及依據該可程式化濾波器字串型樣暫存器檔案中之該些參數以及該接收器所接收之一接收訊號序列來在該接收器中之該些等化器設定之間進行選擇。本發明亦同時提供一相關等化器控制裝置,該等化器控制裝置係位於一接收器中,其中該接收器具有複數個等化器設定,且該等化器控制裝置係應用該等化器控制方法來在該接收器中之該些等化器設定之間進行選擇。
Description
本發明所揭露之實施例係有關於一等化器控制方法,尤指一種利用一可程式化濾波器字串型樣(programmable filter pattern)暫存器檔案(register file)來控制一高速串行鏈路(high speed serial link,HSSL)等化器的等化器控制方法與相關裝置。
在高速串行鏈路(high speed serial link,HSSL)的領域中,主要的技術核心係在於將纜線上的高頻串行資料訊號正確地取樣下來,典型的規範包含通用串列匯流排(Universal Serial Bus,USB)3.0、第三代序列先進技術附件(Serial Advanced Technology Attachment,SATA)、高速周邊元件互連(Peripheral Component Interconnect express,PCIe)3.0等,其內部都需要利用等化器來將受到交互符元干擾(inter symbol interference,ISI)的串行資料訊號還原回來,以利後續的取樣。
由於不同規範的架構大同小異,因此實務上便發展出利用一個串化器/解串化器(SerDes,Serializer/Deserializer)來儘量滿足不同的規範。然而,不同的規範之間實際上依然有著一定的差異,如頻寬、纜線材質、編碼方式以及傳送功率等等因素,會使得等化器的判斷基準彼此不同。換句話說,由於很難在事後變動現有的硬體設計,為了能夠擴展串化器/解串化器在商業上的應用,設計者必須要在設計之初就預先將所希望涵蓋的規範都納入等化器的設計參數之中,對於設計者來說實為不便。
因此,本發明的目的之一在於提供一種利用一可程式化濾波器字串型樣(programmable filter pattern)暫存器檔案(register file)來控制一高速串行鏈路(high speed serial link,HSSL)等化器的等化器控制方法與相關裝置,以克服先前技術所面臨的問題。
依據本發明一實施例,提出一種等化器控制方法。該方法包含有:將複數個參數寫入至一接收器中之一可程式化濾波器字串型樣暫存器檔案,來設定該可程式化濾波器字串型樣暫存器檔案,其中該接收器具有複數個等化器設定以供選擇;以及依據該可程式化濾波器字串型樣暫存器檔案中之該些參數以及該接收器所接收之一接收訊號序列來在該接收器中之該些等化器設定之間進行選擇。
依據本發明另一實施例,提出一種等化器控制裝置,其中該等化器控制裝置係位於一接收器中,且該接收器具有複數個等化器設定以供選擇。該等化器控制裝置包含有一可程式化濾波器字串型樣(programmable filter pattern)暫存器檔案(register file)以及控制單元。其中該可程式化濾波器字串型樣暫存器檔案係用來儲存所寫入的複數個參數,以及該控制單元係依據該可程式化濾波器字串型樣暫存器檔案中之該些參數以及該接收器所接收之一接收訊號序列來在該接收器中之該些等化器設定之間進行選擇。
本發明提供的方法與裝置可以使得串化器/解串化器(SerDes,Serializer/Deserializer)具有可程式化的彈性,因此可根據所欲應用的規範來事後設定等化器的參數,進而增加了串化器/解串化器的實用性。
100‧‧‧接收器
102‧‧‧接收端
104‧‧‧等化器
106‧‧‧多工器
108‧‧‧取樣器
1082‧‧‧中間取樣器
1084‧‧‧邊緣取樣器
110‧‧‧等化器控制裝置
1102‧‧‧中間比對單元
1104‧‧‧邊緣比對單元
1106‧‧‧選擇單元
112‧‧‧可程式化濾波器字串型樣暫存器檔案
202~210‧‧‧步驟
第1圖為本發明等化器控制裝置的示範性實施例的示意圖。
第2圖為本發明等化器控制方法的示範性實施例的的流程圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。另外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接於一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖為本發明等化器控制裝置的示範性實施例的示意圖。第1圖中的一串化器/解串化器(SerDes,Serializer/Deserializer)接收器100係應用於(但不限於)一高速串行鏈路(high speed serial link,HSSL),其包含有一接收端102、一等化器104、一多工器106、一取樣器108、一等化器控制裝置110以及一可程式化濾波器字串型樣(programmable filter pattern)暫存器檔案(register file)112。首先,使用者可以依據接收器100所應用的系統來手動決定等化器控制相關的複數個參數,例如若是欲應用在高速周邊元件互連(Peripheral Component Interconnect express,PCIe)3.0,則可參考高速周邊元件互連(Peripheral Component Interconnect express,PCIe)3.0的規範。視不同的規範而定,該些參數包含有至少一濾波器字串型樣(filter pattern)、該至少一濾波器字串型樣所對應的至少一濾波器邊緣字串型樣(filter edge pattern)以及該至少一濾波器邊緣字串型樣所對應的至少一濾波器調整值。該些參數
會被寫入至接收器100的可程式化濾波器字串型樣暫存器檔案112中,在本實施例中,係利用一串行訊號d_parameter來寫入該些參數,然此並非本發明的限制,使用平行訊號來寫入該些參數亦屬於本發明的權利範圍。
舉例來說,接收器100的可程式化濾波器字串型樣暫存器檔案112中之該至少一濾波器字串型樣、該至少一濾波器邊緣字串型樣以及該至少一濾波器調整值的內容可以如表1的方式定義:
簡單地說,當發現接收到的訊號中具有符合判斷型樣0~3中的任一字串型樣時,或是換句話說,當接收到的訊號中符合型樣5’b1_0000、5’b0_1000、5’b1_01111、5’b0_1111的5個位元被比對出來時,便會檢查該5個位元相對應的邊緣值,例如該5個位元的前半個時脈週期或是後半個時脈週期所取樣到的值為5’b0_XXXX或是5’b1_XXXX,而再進一步依據所得到的邊緣字串型樣決定要如何調整等化器(例如往上或是往下切換等化器104中的不同設定)。然此並非本發明的限制,任何其他類似的表現或是定義方式,亦屬於本發明的權利範圍。
具體來說,接收器100在實際操作的時候,接收端102會針對從纜線上所接收的高頻串行資料訊號Ds_in進行初步的處理,並輸出為訊號
Ds_rx,一般來說,接收端102可能包含有對高頻串行資料訊號Ds_in進行增益的調整、高頻雜訊的大略抑制及/或時脈回復(timing recovery)的功能。接下來,訊號Ds_rx會輸入至等化器104,並經由其中的複數個濾波器分別進行不同的頻率響應的處理,具體來說,針對一特定頻率範圍,該些濾波器係分別具有不同的增益以形成不同的等化器設定,且該些濾波器可以依增益大小來排列以方便操控。等化器控制裝置110會控制多工器106以選擇出其中之一來輸出為訊號Ds_eq,關於等化器控制裝置110控制多工器106的過程將於後詳述。訊號Ds_eq會分別經由取樣器108中的一中間取樣器1082以及一邊緣取樣器1084來取樣,舉例來說,中間取樣器1082的取樣時脈和邊緣取樣器1084的取樣時脈可能互為反相時脈,也就是對工作週期為50%的一時脈來說,若是該時脈係經由時脈回復所得到的時脈,且其正緣係對齊訊號Ds_eq的中心,則可以直接使用該時脈來取樣訊號Ds_eq來當作中間取樣器1082的輸出(訊號D_center),以及使用該時脈的反相時脈來取樣訊號Ds_eq來當作邊緣取樣器1084的輸出(訊號D_edge)。應注意的是,第1圖中所繪示之接收器100中的元件僅為跟本發明有關的主要元件,且僅供說明用途,並非用以限制本發明,且訊號D_center以及訊號D_edge可以係平行資料。
等化器控制裝置110中的一中間比對單元1102會即時地檢查訊號D_center來找出符合可程式化濾波器字串型樣暫存器檔案112中之該些濾波器字串型樣的部分訊號,之後再將該部分訊號對應至訊號D_edge以得到相對應的邊緣部分訊號。舉例來說,該些濾波器字串型樣的其中之一為4’b0100,則當訊號D_center出現4’b0100的訊號型樣時,中心比對單元1102會通知等化器控制裝置110中的一邊緣比對單元1104來紀錄訊號D_edge中對應訊號D_center的4’b0100訊號型樣的訊號(也就是訊號Ds_eq中訊號4’b0100的左邊邊緣或是右邊邊緣的取樣值,然本發明對此並無特別的限定)。最後,等化器控制裝置110中的一選擇單元1106便可依據邊緣比對單元1104所提供的
相對應邊緣部分訊號,以及該部分訊號所對應之該濾波器調整值(如前所述,該濾波器調整值亦記錄於可程式化濾波器字串型樣暫存器檔案112中)來在等化器104中的複數個等化器設定之間進行選擇,例如當第1圖中之該些濾波器係依增益大小來由上至下依序排列時,可以控制多工器106將當前的濾波器改為其上方或是下方的濾波器來輸出訊號Ds_eq。在一設計變化中,選擇單元1106可以先累計一特定數目的選擇結果,之後再決定接下來對等化器104的調整方向,此亦隸屬於本發明的權利範圍。
第2圖為本發明等化器控制方法的示範性實施例的流程圖。倘若大體上可達到相同的結果,並不一定需要按照第2圖所示之流程中的步驟順序來進行,且第2圖所示之步驟不一定要連續進行,亦即其他步驟亦可插入其中。此外,第2圖中的某些步驟可根據不同實施例或設計需求省略之。第2圖的校正方法可應用於第1圖所示之接收器100。詳細步驟如下:步驟202:依據該接收器所應用的系統來決定複數個參數;步驟204:將該些參數寫入至一接收器中之一可程式化濾波器字串型樣暫存器檔案來設定該可程式化濾波器字串型樣暫存器檔案,其中該接收器具有複數個等化器設定以供選擇;步驟206:找出該接收中間訊號序列中符合該可程式化濾波器字串型樣暫存器檔案中之該濾波器字串型樣的一接收中間濾波器字串型樣;步驟208:在該接收邊緣訊號序列中得到該接收濾波器字串型樣所對應的一接收邊緣濾波器字串型樣;以及步驟210:依據該接收邊緣濾波器字串型樣所對應之該濾波器調整值來在該接收器中之該些等化器設定之間進行選擇。
熟習此領域者在閱讀過本文中稍早對於第1圖所示之接收器100
的詳細說明之後,應能清楚地明瞭第2圖的等化器控制方法的步驟202~步驟210的操作細節,因此為簡潔起見,在此便不針對其中的細節作更進一步的說明。
總結來說,本發明提供的方法與裝置可以使得串化器/解串化器具有可程式化的彈性,因此可根據所欲應用的規範來事後設定等化器的參數,進而增加了串化器/解串化器的實用性。
100‧‧‧接收器
102‧‧‧接收端
104‧‧‧等化器
106‧‧‧多工器
108‧‧‧取樣器
1082‧‧‧中間取樣器
1084‧‧‧邊緣取樣器
110‧‧‧等化器控制裝置
1102‧‧‧中間比對單元
1104‧‧‧邊緣比對單元
1106‧‧‧選擇單元
112‧‧‧可程式化濾波器字串型樣暫存器檔案
Claims (14)
- 一種等化器控制方法,包含有:將複數個參數寫入至一接收器中之一可程式化濾波器字串型樣(programmable filter pattern)暫存器檔案(register file),來設定該可程式化濾波器字串型樣暫存器檔案,其中該接收器具有複數個等化器設定以供選擇;以及依據該可程式化濾波器字串型樣暫存器檔案中之該些參數以及該接收器所接收之一接收訊號序列來在該接收器中之該些等化器設定之間進行選擇。
- 如申請專利範圍第1項所述的等化器控制方法,其中該接收器係應用於一高速串行鏈路(high speed serial link,HSSL)。
- 如申請專利範圍第1項所述的等化器控制方法,其中該複數個參數包含有至少一濾波器字串型樣、該至少一濾波器字串型樣所對應的至少一濾波器邊緣字串型樣(filter edge pattern)以及該至少一濾波器邊緣字串型樣所對應的至少一濾波器調整值。
- 如申請專利範圍第3項所述的等化器控制方法,其中該接收訊號序列包含有一接收中間訊號序列以及一接收邊緣訊號序列,以及依據該可程式化濾波器字串型樣暫存器檔案中之該些參數以及該接收器所接收之該接收訊號序列來在該接收器中之該些等化器設定之間進行選擇的步驟包含有:找出該接收中間訊號序列中符合該可程式化濾波器字串型樣暫存器檔案中之該濾波器字串型樣的一接收中間濾波器字串型樣;在該接收邊緣訊號序列中得到該接收中間濾波器字串型樣所對應的一 接收邊緣濾波器字串型樣;以及依據該接收邊緣濾波器字串型樣所對應之該濾波器調整值來在該接收器中之該些等化器設定之間進行選擇。
- 如申請專利範圍第1項所述的等化器控制方法,另包含有:依據該接收器所應用的系統來決定該些參數。
- 如申請專利範圍第1項所述的等化器控制方法,其中該些參數係以串行的方式寫入至該接收器之該可程式化濾波器字串型樣暫存器檔案。
- 如申請專利範圍第1項所述的等化器控制方法,其中針對一特定頻率範圍,該些等化器設定分別具有不同的增益。
- 一種等化器控制裝置,其中該等化器控制裝置係位於一接收器中,且該接收器具有複數個等化器設定以供選擇,該等化器控制裝置包含有:一可程式化濾波器字串型樣(programmable filter pattern)暫存器檔案(register file),用來儲存所寫入的複數個參數;以及一控制單元,依據該可程式化濾波器字串型樣暫存器檔案中之該些參數以及該接收器所接收之一接收訊號序列來在該接收器中之該些等化器設定之間進行選擇。
- 如申請專利範圍第8項所述的等化器控制裝置,其中該接收器係應用於一高速串行鏈路(high speed serial link,HSSL)。
- 如申請專利範圍第8項所述的等化器控制裝置,其中該複數個參數包含有至少一濾波器字串型樣、該至少一濾波器字串型樣所對應的至少一濾波器邊緣字串型樣(filter edge pattern)以及該至少一濾波器邊緣字串型 樣所對應的至少一濾波器調整值。
- 如申請專利範圍第10項所述的等化器控制裝置,其中該接收訊號序列包含有一接收中間訊號序列以及一接收邊緣訊號序列,以及該控制單元包含有:一中間比對單元,用來找出該接收中間訊號序列中符合該可程式化濾波器字串型樣暫存器檔案中之該濾波器字串型樣的一接收中間濾波器字串型樣;一邊緣比對單元,用來在該接收邊緣訊號序列中得到該接收中間濾波器字串型樣所對應的一接收邊緣濾波器字串型樣;以及一選擇單元,用來依據該接收邊緣濾波器字串型樣所對應之該濾波器調整值來在該接收器中之該些等化器設定之間進行選擇。
- 如申請專利範圍第8項所述的等化器控制裝置,其中係依據該接收器所應用的系統來決定該些參數。
- 如申請專利範圍第8項所述的等化器控制裝置,其中該些參數係以串行的方式寫入至該接收器之該可程式化濾波器字串型樣暫存器檔案。
- 如申請專利範圍第8項所述的等化器控制裝置,其中針對一特定頻率範圍,該些等化器設定分別具有不同的增益。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103114877A TW201541872A (zh) | 2014-04-24 | 2014-04-24 | 等化器控制方法以及等化器控制裝置 |
US14/517,930 US20150312066A1 (en) | 2014-04-24 | 2014-10-20 | Equalizer control method and associated apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103114877A TW201541872A (zh) | 2014-04-24 | 2014-04-24 | 等化器控制方法以及等化器控制裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201541872A true TW201541872A (zh) | 2015-11-01 |
Family
ID=54335801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103114877A TW201541872A (zh) | 2014-04-24 | 2014-04-24 | 等化器控制方法以及等化器控制裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150312066A1 (zh) |
TW (1) | TW201541872A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6369137B2 (ja) * | 2014-05-30 | 2018-08-08 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
TWI605694B (zh) * | 2016-03-25 | 2017-11-11 | 智原科技股份有限公司 | 接收器損失信號的去雜訊裝置與方法 |
US11533205B2 (en) * | 2020-09-21 | 2022-12-20 | Texas Instruments Incorporated | Adaptive equalizer for redriver |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639736B2 (en) * | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
US7639737B2 (en) * | 2006-04-27 | 2009-12-29 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
EP2498463A3 (en) * | 2007-01-08 | 2013-09-11 | Rambus Inc. | Adaptive continuous-time line equalizer for correcting the first post-cursor ISI |
US8437973B2 (en) * | 2007-07-25 | 2013-05-07 | John Martin Horan | Boosted cable for carrying high speed channels and methods for calibrating the same |
US8798126B2 (en) * | 2011-10-31 | 2014-08-05 | Hewlett-Packard Development Company, L.P. | Receiver calibration using offset-data error rates |
-
2014
- 2014-04-24 TW TW103114877A patent/TW201541872A/zh unknown
- 2014-10-20 US US14/517,930 patent/US20150312066A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20150312066A1 (en) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2779550B1 (en) | Digital equalizer adaptation using on-die instrument | |
US20150363350A1 (en) | Hybrid repeater for supporting backward compatibility | |
US10033555B2 (en) | Equalizer circuit optimization using coarse frequency detection | |
US20160080178A1 (en) | Phase detecting device and clock data recovery circuit embedded with decision feedback equalizer | |
US8855186B2 (en) | Methods and systems for providing optimum decision feedback equalization of high-speed serial data links | |
US10355890B2 (en) | Repeatable backchannel link adaptation for high speed serial interfaces | |
JP6697990B2 (ja) | 半導体装置 | |
TWI580230B (zh) | 眼圖量測電路及其量測方法 | |
US9444588B1 (en) | On-chip bathtub BER measurement for high-speed serdes diagnostics | |
US20110243215A1 (en) | Equalizer and signal receiver thereof | |
US9231796B2 (en) | Power aware equalization in a serial communications link | |
TW201541872A (zh) | 等化器控制方法以及等化器控制裝置 | |
KR101802791B1 (ko) | 판정 궤환 등화기 | |
CN115362657B (zh) | 用于数据采样器漂移补偿的系统和方法 | |
CN106100817B (zh) | 用于数据信号的改善的时钟恢复 | |
JP2014143683A (ja) | ナイキスト周波数における分散通信チャネルのチャネル損失を決定するためのシステム及び方法 | |
TW201404105A (zh) | 時脈資料回復電路及方法 | |
US20170214398A1 (en) | Skew Adjustment Circuit, Semiconductor Device, and Skew Calibration Method | |
US9124455B1 (en) | Link equalization mechanism | |
CN107770107A (zh) | 在dfe之后在ber测量的抖动和眼轮廓 | |
CN104579618A (zh) | 应用于互连系统的方法与相关处理模块 | |
US8638842B2 (en) | Equalization device, equalization method, and program | |
US20160149565A1 (en) | Semiconductor device and operating method thereof | |
US7656248B2 (en) | Equalizer and related signal equalizing method | |
WO2022062467A1 (zh) | 双参考电压产生器、均衡电路及存储器 |