CN107220695A - Usb装置及其制造方法 - Google Patents

Usb装置及其制造方法 Download PDF

Info

Publication number
CN107220695A
CN107220695A CN201710054744.5A CN201710054744A CN107220695A CN 107220695 A CN107220695 A CN 107220695A CN 201710054744 A CN201710054744 A CN 201710054744A CN 107220695 A CN107220695 A CN 107220695A
Authority
CN
China
Prior art keywords
housing section
jut
face
usb device
circuitry substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710054744.5A
Other languages
English (en)
Other versions
CN107220695B (zh
Inventor
佐藤宏贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107220695A publication Critical patent/CN107220695A/zh
Application granted granted Critical
Publication of CN107220695B publication Critical patent/CN107220695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07732Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

实施方式提供一种使电路衬底与壳体的位置更稳定的USB装置及其制造方法。实施方式的USB装置是通过与插座连接而能够传输数据的USB装置,具有:电路衬底,具有包含第1面与位于所述第1面的相反侧的第2面的配线衬底、及搭载在所述第1面上的半导体零件;及壳体,包含与所述第1面对向的第1壳体部、与所述第2面对向的第2壳体部、及位于所述第1壳体部与第2壳体部之间的第3壳体部,且覆盖所述电路衬底;在所述电路衬底设有在相对于所述第1面交叉的方向上贯通的孔,在所述第1壳体部设有第1突起部,在所述第2壳体部设有第2突起部,且所述第3壳体部位于所述第1突起部与所述第2突起部之间的所述孔内,并且较所述第1突起部与所述第2突起部粗。

Description

USB装置及其制造方法
相关申请
本申请享有以日本专利申请2016-57070号(申请日:2016年3月22日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种USB装置及其制造方法。
背景技术
作为连接计算机等信息设备与外围设备时的连接规格的一种,已知有USB(Universal Serial Bus,通用串行总线:USB)。利用USB的连接通过利用包含公头连接器(也称为插头)及母头连接器(也称为插座)的USB连接器连接信息设备与外围设备,不仅能够传输数据,例如还能够从信息设备获得外围设备的动作所需的电源或经由USB集线器连接多个设备。能够利用所述USB传输数据的装置一般具有电路衬底由壳体覆盖的构造。
发明内容
本实施方式提供一种使电路衬底与壳体的位置更稳定的USB装置及其制造方法。
实施方式的USB装置是通过与插座连接而能够传输数据的USB装置,具有:电路衬底,具有包含第1面与位于所述第1面的相反侧的第2面的配线衬底、及搭载在所述第1面上的半导体零件;及壳体,包含与所述第1面对向的第1壳体部、与所述第2面对向的第2壳体部、及位于所述第1壳体部与第2壳体部之间的第3壳体部,且覆盖所述电路衬底;在所述电路衬底设有在相对于所述第1面交叉的方向上贯通的孔,在所述第1壳体部设有第1突起部,在所述第2壳体部设有第2突起部,且所述第3壳体部位于所述第1突起部与所述第2突起部之间的所述孔内,并且较所述第1突起部与所述第2突起部粗。
附图说明
图1是表示本实施方式的USB装置的剖视图。
图2是表示本实施方式的USB装置的俯视图。
图3是表示本实施方式的USB装置的俯视图。
图4是表示本实施方式的USB装置的插头的立体图。
图5是表示本实施方式的USB装置的制造步骤的剖视图。
图6是表示本实施方式的USB装置的制造步骤的剖视图。
图7是表示本实施方式的USB装置的制造步骤的剖视图。
具体实施方式
以下,对用于实施发明的实施方式进行说明。
利用图1至图7对本实施方式的USB装置进行说明。图1至图7是表示通过与插座连接而能够利用USB3.0传输数据的插头组入型的USB装置的图。另外,只要为使用相同的信号的规格,则也可用作能够利用其他USB规格传输数据的USB装置。
图1是本实施方式的USB装置10的剖视示意图。图2是图1所示的去除第2壳体部12后的USB装置10的俯视示意图。图1及图2所示的USB装置10具备壳体1、电路衬底2、及插头3。另外,在图1及图2中,为方便起见,一部分构成要素未予以图示。
如图1及图2所示,壳体1以覆盖电路衬底2的方式设置。壳体1具有绝缘性,例如由聚氯乙烯等合成树脂等形成。
壳体1具备:第1壳体部11,具有插入孔11a与槽11b;第2壳体部12,以在与第1壳体部11之间具有开口部1a的方式与第1壳体部11结合;及第3壳体部13,插通在形成在电路衬底2的贯通孔13a内,且位于第1壳体部11与第2壳体部12之间。第1壳体部11与第2壳体部12既可由相同材料形成,也可不同。第3壳体部13的材质包含第1壳体部11与第2壳体部12的各自的材料的混合物,将在下文进行叙述。
插入孔11a的平面形状为矩形状,但并不限定于此,也可为圆状。插入孔11a也可为贯通孔。另外,插入孔11a也可设为与槽11b连续的一个开口部。
电路衬底2收纳在通过第1壳体部11与第2壳体部12的结合而形成的开口部1a内。图1及图2所示的电路衬底2为SiP(System In a Package,系统级封装:SiP),但并不限定于此,也包含包括表面安装有存储芯片22及控制器芯片23的印刷衬底的电路衬底等。电路衬底2也可与由第1壳体部11与第2壳体部12形成的开口部1a侧的内部相接而固定。
电路衬底2具备:配线衬底21,具有第1面21a与位于第1面21a的相反侧的第2面21b;存储芯片22,搭载在第1面21a上;控制器芯片23,搭载在第1面21a上,且经由配线衬底21与存储芯片22电连接;及密封树脂层24,将存储芯片22及控制器芯片23密封。
电路衬底2例如通过将配线衬底21上的存储芯片22及控制器芯片23利用密封树脂层24密封之后进行封装切割而形成。因此,也可为第1面21a的整体由密封树脂层24覆盖。另外,也可为配线衬底21的第1面21a的一部分未被密封树脂层24覆盖而露出。
配线衬底21具有设在第1面21a上的多个连接垫、及设在第2面21b上的包含连接垫211的多个连接垫。经由设在第1面21a上的多个连接垫将存储芯片22与控制器芯片23电连接。作为配线衬底21,例如,可使用具有具备设在表面的连接垫的配线层的玻璃环氧树脂等树脂衬底等。
存储芯片22例如具有积层有多个的半导体芯片。多个半导体芯片经由粘接层以局部重叠的方式相互粘接。多个半导体芯片是通过引线接合等将设置在各半导体芯片的电极彼此连接。另外,多个半导体芯片通过引线接合等电连接于配线衬底21。作为半导体芯片,例如可使用具有NAND(Not AND,与非)闪速存储器等存储元件的存储芯片等。此时,半导体芯片除具备存储单元以外,也可具备解码器等。
控制器芯片23控制存储在存储芯片22的数据的写入及读出动作的执行。控制器芯片23是通过使用半导体芯片利用例如引线接合等将设在半导体芯片的电极垫与设在配线衬底21的连接垫连接,而电连接于配线衬底21。
作为存储芯片22及控制器芯片23与配线衬底21的连接方法,并不限定于引线接合,也可使用倒装芯片接合或胶带自动接合等无线接合。另外,也可使用在配线衬底21的第1面21a积层存储芯片22及控制器芯片23的TSV(Through Silicon Via,硅穿孔:TSV)方式等的三维安装构造。
电路衬底2也可取代存储芯片22及控制器芯片23而具有其他半导体芯片或无源零件。另外,存储芯片22与控制器芯片23的位置也可相反。
密封树脂层24是以覆盖存储芯片22及控制器芯片23的方式,设置在配线衬底21的第1面21a上。密封树脂层24含有SiO2等无机填充材料。另外,无机填充材料除包含SiO2以外,也可包含氢氧化铝、碳酸钙、氧化铝、氮化硼、氧化钛、或钛酸钡等。无机填充材料例如为粒状,具有调整密封树脂层24的粘度或硬度等的功能。密封树脂层24中的无机填充材料的含量例如为60重量%以上且90重量%以下。作为密封树脂层24,例如可使用无机填充材料与绝缘性的有机树脂材料的混合物。作为有机树脂材料,例如可列举环氧树脂。
在本实施方式的USB装置中,如图2所示,电路衬底2具有至少2个贯通孔13a。在该贯通孔13a内具有和第1壳体部11与第2壳体部12结合的第3壳体部13。第3壳体部13由于位于贯通孔13a内且与电路衬底2相接,所以,在壳体1内部可限制X-Y方向的移动而可使电路衬底的位置更稳定地保持。另外,贯通孔13a也可如图3所示那样为缺口。但是,与缺口相比,贯通孔13a使电路衬底2与壳体1的固定更牢固。将贯通孔13a的数量设为至少2个的原因在于,在只有1个的情况下,对于图2的绕着Z轴旋转的力的保持较弱,而担心引起旋转偏移。
接下来,对插头3的构造例进行说明。
图4是表示插头3的构造例的示意图。图4所示的插头3具备包含固定用突起31a且形成中空部311的壳体31、及端子部32。作为插头3,例如可列举构成USB2.0或USB3.0的连接器的插头。作为USB规格的一种的USB3.0可保持与USB2.0的兼容性,并且可进行具有USB2.0的10倍以上的传输速度的高速传输。另外,插头3也可构成USB2.0及USB3.0以外的USB规格的连接器。
固定用突起31a分别设置在壳体31的对向的2个侧面的端部,如图1及图2所示,插入在设在第1壳体部11的插入孔11a内。由此,插头3嵌合并固定在壳体1。
端子部32例如具有聚氯乙烯等合成树脂等的绝缘部321、及设置在绝缘部321上的多个连接端子322。作为连接端子322,例如可使用铜等。另外,作为连接端子322,也可使用例如铜合金(例如铍铜、磷青铜、钴铜)或镍合金(例如铍镍)等其他金属材料。
多个连接端子322分别从插头3的前端侧沿电路衬底2侧设置。在插头3的前端侧的中空部311内,连接端子322的一端露出。多个连接端子322具有作为可与插座连接的外部连接端子的功能。
在插座3的电路衬底2侧,如图1及图2所示,连接端子322的另一端经由焊料5与连接垫211电连接。连接端子322从中空部311的内部朝插头3的外部延伸,且电连接于连接垫211。另外,连接端子322除设在中空部311的内部的外部连接端子以外,也可具有内部连接端子。在此情况下,内部连接端子也可与外部连接端子电连接且朝插头3的外部延伸,并经由焊料5电连接于连接垫211。
在使USB装置10连接于插座的情况下,在插头3的前端侧的中空部311内露出的连接端子322与插座的连接端子接触。由此,可在USB装置10与具备插座的信息设备之间利用USB进行数据传送。
作为连接端子322,设置有电源端子(VBUS)、用于作为差动信号的通常传输用的数据信号的信号端子(D+、D-)、及接地端子(GND)等在利用USB2.0或USB3.0的数据传输时使用的连接端子或用于作为差动信号的高速传输用的发送数据信号的信号端子(SSTX+、SSTX-)、用于作为差动信号的高速传输用的接收数据信号的信号端子(SSRX+、SSRX-)等在利用USB3.0的高速传输时使用的连接端子等。在图4中,作为一例,图示电源端子(VBUS)、用于通常传送用的数据信号的信号端子(D+、D-)、及接地端子(GND)这4根连接端子322。
接下来,参照图5至图7对本实施方式的USB装置10的制造方法进行说明。图5至图7是说明USB装置10的制造方法例的USB装置10的剖视图。
如图5所示,准备具有插入孔11a、槽11b、用于支撑插头3的区域11c及突起部(第1突起部)11d的第1壳体部11。第1壳体部11例如通过使树脂流入至模具并固化而成形为所需的形状。区域11c设在相较插入孔11a靠第1壳体部11的前端侧。槽11b设在相较插入孔11a靠第1壳体部11的电路衬底2侧。突起部11d形成为凸状,且与第2壳体部12对向的面形成为平坦。另外,突起部11d的数量相当于贯通孔13a的数量。
接着,在槽11b上载置电路衬底2。此时,以第1壳体部11的突起部11d收纳至预先形成在电路衬底2的贯通孔13a内的方式载置。因此,理想的是突起部11d较贯通孔13a细。
准备插头3,使壳体31的下表面与区域11c接触,并使固定用突起31a与插入孔11a嵌合而将插头3的一部分载置到第1壳体部11上。另外,将从插头3向外部突出的连接端子322的一端例如通过SMT(Surface Mount Technology:表面贴装技术)等焊接经由焊料5而连接于连接垫211。
也可通过嵌入成形将第1壳体部11与插头3固接。嵌入成形是在插入至模具内的金属零件的周围注入树脂而将金属与树脂一体化的成形方法。此时,固定用突起31a以埋入在第1壳体部11内的方式固接。
接着,如图6所示,准备具有用于支撑插头3的区域12a及突起部(第2突起部)12b的第2壳体部12。第2壳体部12例如通过使树脂流入至模具并固化而成形为所需的形状。另外,也可与第1壳体部11同样地在第2壳体部12设置槽,而一面使第1壳体部11的槽11b与第2壳体部12的槽对向一面使第1壳体部11与第2壳体部12结合。突起部12b前端尖细,例如呈三角锥状。
接着,以第1壳体部11的突起部11d与第2壳体部12的突起部12b相接的方式,将突起部12b插入至贯通孔13a内。突起部12b的前端与突起部11d的前端接触。此时,第1壳体部11与第2壳体部12虽然各自的突起部11d、12b接触,但突起部11d、12b以外的第1壳体部11与第2壳体部12不接触。
接着,如图7所示那样进行超声波熔接。对第2壳体部12一边使用金属等施加载荷一边赋予超声波。由此,第2壳体部12振动。如果第2壳体部12振动,则在突起部12b与突起部11d之间产生由振动引起的摩擦热,而突起部12b与突起部11d的各自的前端熔解。因为在赋予超声波时还施加载荷,所以,经熔解的树脂朝向贯通孔13a的内壁面扩散。经熔解的树脂最终到达至与贯通孔13a的内壁面接触为止,而贯通孔13a被来自突起部12b、11d的树脂填埋。其结果,形成第3壳体部13,该第3壳体部13位于熔接后的突起部11d与熔接后的突起部12b之间并且较熔接后的突起部11d与熔接后的突起部12b粗。因为超声波熔接在赋予超声波时还施加载荷,所以,随着树脂的熔解推进,而第1壳体部11与第2壳体部12之间的距离变近。最终,进行超声波熔接,直到区域12a及插头3、除突起部11d、12b以外的第1壳体部11及第2壳体部12相接为止。
以如上方式完成本实施方式的USB装置10。
依据本实施方式的USB装置,通过利用超声波熔接使第1壳体部与第2壳体部粘接,且利用来自第1壳体部及第2壳体部的树脂将贯通孔内填埋,可使电路衬底与壳体的位置更稳定。
在电路衬底与壳体之间的间隙较大的情况下,在壳体内电路衬底会移动。因为插头固定在壳体,所以,担心将电路衬底与插头电连接的连接端子会损坏。另外,如果电路衬底移动,则在使USB装置降落时,对降落的冲击的反弹力增加,而担心会损坏电路衬底或壳体。
此外,本实施方式的USB装置由于可使电路衬底与壳体的位置更稳定,所以无须使用例如搭扣配合等使第1壳体部与第2壳体部结合。搭扣配合是如下方法,即,在第1壳体部及第2壳体部的一个设置凸部,在另一个设置凹部,通过利用材料的弹性将凸部嵌入至凹部并卡住而使第1壳体部与第2壳体部结合。在本实施方式中,由于无须设置所述凹部及凸部,所以可缩小壳体的厚度,从而可缩小壳体的尺寸。
另外,贯通孔及突起部的数量并无限定。贯通孔及突起部的数量越多,则电路衬底与壳体的固定变得越牢固,但另一方面,因为在电路衬底上形成用于设置贯通孔的区域,所以电路衬底的面积变大。另外,第1壳体部与第2壳体部的突起部的形状并无限定。但是,通过将一个的前端设为平面,将另一个的前端设为三角锥状,突起部间的摩擦变大而可容易地熔解。另外,贯通孔也可不为圆形。
此外,只要能够使第1壳体部及第2壳体部的突起部熔解,则也可使用超声波熔接以外的方法。
本实施方式所揭示的USB装置为插头组入型,但也可应用于例如插头一体型等的其他USB装置。
以上,已对若干实施方式进行了说明,但这些实施方式是作为例子而提出,并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施,可以在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中,并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1、31 壳体
1a 开口部
2 电路衬底
3 插头
10 USB装置
11 第1壳体部
11a 插入孔
11b 槽
12 第2壳体部
11d、12b 突起部
13 第3壳体部
13a 贯通孔
21 配线衬底
21a 第1面
21b 第2面
22 存储芯片
23 控制器芯片
24 密封树脂层
31a 固定用突起
32 端子部
211 连接垫
311 中空部
321 绝缘部
322 连接端子

Claims (7)

1.一种USB装置,其特征在于通过与插座连接而能够传输数据,具有:
电路衬底,具有包含第1面与位于所述第1面的相反侧的第2面的配线衬底、及搭载在所述第1面上的半导体零件;及
壳体,包含与所述第1面对向的第1壳体部、与所述第2面对向的第2壳体部、及位于所述第1壳体部与第2壳体部之间的第3壳体部,且覆盖所述电路衬底;
在所述电路衬底设有在相对于所述第1面交叉的方向上贯通的孔,
在所述第1壳体部设有第1突起部,
在所述第2壳体部设有第2突起部,且
所述第3壳体部位于所述第1突起部与所述第2突起部之间的所述孔内,并且较所述第1突起部与所述第2突起部粗。
2.根据权利要求1所述的USB装置,其特征在于:所述第3壳体部包含所述第1壳体部及所述第2壳体部的各自的材料的混合物,且与所述孔内接触。
3.一种USB装置的制造方法,其特征在于:
在具有第1突起部的第1壳体部上载置电路衬底,
在所述电路衬底上载置具有第2突起部的第2壳体部,并且
将所述第1突起部的前端与所述第2突起部的前端熔接,
所述电路衬底具有配线衬底与半导体零件,
所述配线衬底包含第1面、及位于所述第1面的相反侧的第2面,
在所述电路衬底设有在相对于所述第1面交叉的方向上贯通的孔,
在所述第1壳体部上载置所述电路衬底之前,将所述半导体零件搭载至所述第1面上,
在载置所述电路衬底时,以所述第1突起部的所述前端进入到所述孔内的方式,使所述第1面及所述第2面的一个与所述第1壳体部对向,且
在载置所述第2壳体部时,以所述第2突起部的所述前端进入到所述孔内的方式,使所述第1面及所述第2面的另一个与所述第2壳体部对向。
4.根据权利要求3所述的USB装置的制造方法,其特征在于:所述第1突起部及所述第2突起部的熔接是利用摩擦热进行。
5.根据权利要求4所述的USB装置的制造方法,其特征在于:所述摩擦热是通过对所述第2壳体部赋予超声波而产生。
6.根据权利要求3至5中任一项所述的USB装置的制造方法,其特征在于:所述孔在所述电路衬底具有至少2个。
7.根据权利要求3至5中任一项所述的USB装置的制造方法,其特征在于:取代所述孔而设有缺口。
CN201710054744.5A 2016-03-22 2017-01-24 Usb装置及其制造方法 Active CN107220695B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016057070A JP6619269B2 (ja) 2016-03-22 2016-03-22 Usb装置及びその製造方法
JP2016-057070 2016-03-22

Publications (2)

Publication Number Publication Date
CN107220695A true CN107220695A (zh) 2017-09-29
CN107220695B CN107220695B (zh) 2020-12-08

Family

ID=59928128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710054744.5A Active CN107220695B (zh) 2016-03-22 2017-01-24 Usb装置及其制造方法

Country Status (3)

Country Link
JP (1) JP6619269B2 (zh)
CN (1) CN107220695B (zh)
TW (1) TWI651897B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7250071B2 (ja) * 2021-07-05 2023-03-31 Kyb株式会社 電子部品の製造方法及び電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138387U (zh) * 1985-02-15 1986-08-27
JP2000128130A (ja) * 1998-10-26 2000-05-09 Shikoku Kakoki Co Ltd 超音波シール容器
JP2004351839A (ja) * 2003-05-30 2004-12-16 Brother Ind Ltd 接合構造及び接合構造の製造方法
US7035110B1 (en) * 2004-10-12 2006-04-25 Super Talent Electronics, Inc. Portable computer peripheral apparatus with reinforced connecting ring
CN101604671A (zh) * 2008-06-12 2009-12-16 株式会社瑞萨科技 半导体装置及其制造方法
WO2011096159A1 (ja) * 2010-02-02 2011-08-11 パナソニック株式会社 電池収納ケース及びこれを備えた電池パック

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365287U (zh) * 1989-10-30 1991-06-25
US7394661B2 (en) * 2004-06-30 2008-07-01 Super Talent Electronics, Inc. System and method for providing a flash memory assembly
CN2877191Y (zh) * 2006-01-06 2007-03-07 黄建平 Usb连接端口的闭锁装置
JP5080833B2 (ja) * 2007-03-16 2012-11-21 株式会社バッファロー メモリ装置及びその製造方法
TWI351096B (en) * 2007-07-05 2011-10-21 Imicro Technology Ltd Molding methods to manufacture single-chip chip-on-board usb device
TWM375289U (en) * 2009-10-01 2010-03-01 Orient Semiconductor Elect Ltd Package for electronic storage device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138387U (zh) * 1985-02-15 1986-08-27
JP2000128130A (ja) * 1998-10-26 2000-05-09 Shikoku Kakoki Co Ltd 超音波シール容器
JP2004351839A (ja) * 2003-05-30 2004-12-16 Brother Ind Ltd 接合構造及び接合構造の製造方法
US7035110B1 (en) * 2004-10-12 2006-04-25 Super Talent Electronics, Inc. Portable computer peripheral apparatus with reinforced connecting ring
CN101604671A (zh) * 2008-06-12 2009-12-16 株式会社瑞萨科技 半导体装置及其制造方法
WO2011096159A1 (ja) * 2010-02-02 2011-08-11 パナソニック株式会社 電池収納ケース及びこれを備えた電池パック

Also Published As

Publication number Publication date
CN107220695B (zh) 2020-12-08
JP2017174893A (ja) 2017-09-28
TW201735464A (zh) 2017-10-01
TWI651897B (zh) 2019-02-21
JP6619269B2 (ja) 2019-12-11

Similar Documents

Publication Publication Date Title
US7732908B2 (en) Semiconductor device and semiconductor memory device
JP5164599B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
US8395268B2 (en) Semiconductor memory device
CN109524368B (zh) 半导体装置
CN102222663B (zh) 具有柔性导体的堆叠封装
CN107204293B (zh) 半导体装置的制造方法及半导体装置
KR100886712B1 (ko) 반도체 패키지 및 이의 제조 방법
CN107220695A (zh) Usb装置及其制造方法
CN105990725B (zh) 半导体装置及插头用端子零件的制造方法
CN107221817B (zh) Usb装置及其制造方法
CN106532298B (zh) 半导体装置
EP2426624A1 (en) A USB device structure
CN105280603B (zh) 电子封装组件
US9633923B2 (en) Electronic device module and manufacturing method thereof
JP6334342B2 (ja) 半導体装置
TWI569515B (zh) Method for manufacturing terminal parts for semiconductor devices and plugs
JP2022050235A (ja) Usbメモリおよびその製造方法
JPH10340969A (ja) Bga型半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220210

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.