CN107205313B - 易于测试的多层电路板 - Google Patents

Abstract

本发明提出了一种易于测试的多层电路板，包含有一第一电路板、多个导电块、一第二电路板、多个导电凹槽、一绝缘层；该第一电路板设有一第一布线层，该些导电块设置于该第一电路板并与该第一布线层电连接，该第二电路板朝向该第一电路板的表面设有一第二布线层，该些导电凹槽形成于该第二电路板的表面，且该些导电凹槽内设有一导电层，该导电层与该第二布线层电连接，该些导电块设置于该些导电凹槽内时，该第一布线层与该第二布线层经由该些导电块与该导电层电连接，而该绝缘层位于该第一布线层与该第二布线层间，避免两者短路，该第二电路板可分离于该第一电路板，以单独测试该第二布线层，用以提升良品率。

Description

易于测试的多层电路板

技术领域

本发明是一种电路板，尤其指一种各电路板之间的布线层，经由导电块及导电凹槽进行电连接的易于测试的多层电路板。

背景技术

电路板是为了减少电子元件之间的配线、降低成本所衍生的产物，然而，随着电路复杂化，使用多层电路板已成为工业电子的常态。目前多层电路板的结构，请参阅图3A及图3B所示，该多层电路板包含有一第一电路板70、一第一布线层71、一第二电路板80、一第二布线层81。该第一布线层71设置于该第一电路板70上，该第一布线层71可为该第一电路板70经由光刻工艺及电镀工艺后所形成。该第二电路板80设置于该第一布线层71，于该第二电路80板上形成一开孔82，该开孔82贯穿该第二电路板80，并且同样透过光刻工艺及电镀工艺于该第二电路板80上形成该第二布线层81，以及于该开孔82内形成一传导层83，利用该传导层83电连接该第二布线层81与该第一布线层71。可重覆该第二电路板80的工艺，持续堆叠形成第三、第四电路板(未示)，以完成该多层电路板。

目前的多层电路板由于工艺关系，必须完成该多层电路板后，才可进行测试，包含该第二电路板80与其后续堆叠的电路板，由于无法单独进行测试，因此无法确认各电路板的布线层是否有误，若其中一布线层出现缺陷只能于测试该多层电路板时才会发现。使的即便有其中一电路板上的布线层产生缺陷，但由于各电路板无法单独进行测试，无法由工艺中得知电路板发生异常，异常的电路板经与其他电路板持续堆叠后完成该多层电路板，对该多层电路板测试后才发现无法使用，导致成本上升。并且测试该多层电路板若发生问题时，由于无法单独测量，因此难以寻找发生问题的电路板，无法快速排除问题，难以提升其良品率。

发明内容

由上述可以得知，目前的多层电路板中，无法对其中任一电路板上的布线层进行测试，仅能够完成该多层电路板后，进行整体的测量，若其中一布线层发生问题时，难以马上寻找、排除问题，造成良品率难以提升。

有鉴于此，本发明提供一种易于测试的多层电路板，将各电路板之间的布线层利用第一导电块进行电连接，使的各电路板完成后，可单独进行测量，若该电路板有缺陷时，可即时处理，避免完成该多层电路板后，才发现其中一布线层有问题，导致该多层电路板为废品，无法使用，造成资源上的浪费，而且，难以寻找问题的电路板，使良品率不佳。

为了达到上述目的所采用的主要技术手段，令前述的易于测试的多层电路板，包含：

一第一电路板，其表面设有一第一布线层；

多个第一导电块，其设置于该第一电路板的该表面并电连接该第一布线层；

一第二电路板，其设置于该第一电路板的该表面，该第二电路板具有面向该第一电路板的一第一表面，于该第一表面形成有一第二布线层；

多个导电凹槽，其形成于该第一表面，该些导电凹槽与该第二布线层电连接并对应该些导电块；

一绝缘层，其设置于该第一布线层与该第二布线层之间；

其中，该些导电块分别对应设置于该些导电凹槽，以电连接该第一布线层及该第二布线层。

由以上结构可以得知，本发明的易于测试的多层电路板，各电路板之间，通过该些导电块与该些导电凹槽分别与其电路板上的布线层电连接，并将该些导电块分别设置于该导电凹槽，使各电路板之间的布线层能够经由该导电块与导电凹槽进行电连接，以完成该多层电路板的结构，其中，各电路板使用导电块与导电凹槽进行连接，使各电路板上的布线层完成后，可单独进行电路测试，确认布线层是否有问题，无需完成该多层电路板后，进行整体测试时，才发现问题，造成资源浪费、成本上升，并且难以寻找发生问题的电路板，导致良品率难以提升。此外，利用绝缘层设置于两相邻的电路板其布线层间，避免布线层之间发生短路。

附图说明

图1A是本发明的剖面示意图。

图1B是本发明的导电块的剖面示意图。

图1C是本发明的导电凹槽的剖面示意图。

图1D是本发明的剖面分解示意图。

图2A是本发明另一实施例的剖面示意图。

图2B是本发明另一实施例的剖面分解示意图。

图3A是目前多层电路板的第一电路板的剖面示意图。

图3B是目前多层电路板的剖面示意图。

附图标号：

10 第一电路板 11 第一布线层

20 第一导电块 21 基底层

22 强化层 23 抗氧化层

30 第二电路板 31 第一表面

32 第二布线层 33 第一导电凹槽

331 第一导电层 332 连接层

333 披覆层

34 第二表面 35 第三布线层

36 传导层

40 绝缘层

50 第二导电块

60 第三电路板 61 第三表面

62 第四布线层 63 第二导电凹槽

631 第二导电层

70 第一电路板 71 第一布线层

80 第二电路板 81 第二布线层

82 开孔 83 传导层

具体实施方式

请参阅图1A所示，本发明是一种易于测试的多层电路板，用以将多层电路板加以结合，易于测试的该多层电路板包含有：一第一电路板10、多个第一导电块20、一第二电路板30、一绝缘层40。

请参阅图1B所示，该第一电路板10的表面设有一第一布线层11，该些第一导电块20设置于该第一电路板10的该表面，各该第一导电块20的截面宽度为自该第一电路板10的该表面由下至上呈现渐缩，该第一导电块20的顶端面积小于底端面积，且各该第一导电块20包含有：一基底层21、一强化层22、一抗氧化层23。

该基底层21可设置于该第一电路板10的该表面，且该基底层21与该第一布线层11邻接，使该第一导电块20与该第一布线层11电连接，其中，由于铜的导电性较佳，且其成本较低，因此该基底层21的材料可为铜或其合金。

该强化层22覆盖该基底层21，其中，该强化层22的硬度高于该基底层21的硬度，用以强化该些第一导电块20的强度，避免该基底层21的材料因硬度不足而无法提供足够的支撑力，因此，于基底层21的外表面包覆硬度较高的该强化层22，该强化层22的材料可为钯、镍、钨或其合金。

该抗氧化层23用以避免该些第一导电块20氧化。由于该些第一导电块20其中一功能为导电，为了避免该些第一导电块20因为氧化导致第一导电块20的电阻增加，造成导电性降低、传递信号的品质下降，甚至是无法传送信号，因此，通过该抗氧化层23包覆该强化层22，避免该强化层22与该基底层21氧化，其中，该抗氧化层23的材料可为金或其合金。

请参阅图1C及图1D所示，该第二电路板30具有一第一表面31，该第一表面31面向该第一电路板10的该表面，该第一表面31上形成有一第二布线层32及多个第一导电凹槽33，且该些第一导电凹槽33内分别设有一第一导电层331，该第一导电层331与该第二布线层32电连接。其中，该些第一导电凹槽33的形状与该些第一导电块20匹配，使该些第一导电凹槽33分别供该些第一导电块20对应容置。当该些第一导电块20设置于该些第一导电凹槽33内时，该第二电路板30上的该第二布线层32经由该些第一导电凹槽33、第一导电块20而电连接至该第一布线层11，以传递信号。此外，该第一导电层331更包含有一连接层332与一披覆层333，该连接层332与该第二布线层32电连接，且该连接层332于本实施例中，该连接层332的材料为铜，而该披覆层333覆盖于连接层332，用以保护该连接层332，该披覆层333其材料可为金或其合金。

该绝缘层40设置于该第一电路板10与该第二电路板30之间，以隔离该第一布线层11与该第二布线层32，避免该第一布线层11与该第二布线层32在非预设的连接位置直接接触而产生短路。于本实施方式中，该绝缘层40可设置于该第一布线层11上，并覆盖该第一布线层11。另外，该绝缘层40亦可设置于该第二布线层32的表面。

本发明的另一实施例，请参考图2A、图2B所示，与前述实施例其结构大致相同，其差异点在于：该第二电路板30包含有与该第一表面31相对的一第二表面34，该第二表面34设有一第三布线层35及多个第二导电块50，该些第二导电块50与该第三布线层35电连接，该第三布线层35经由一开孔内的一传导层36与该第二布线层32电连接；此外，该第二表面34上设有一第三电路板60，该第三电路板60具有面向该第二表面34的一第三表面61，该第三表面61上形成有一第四布线层62及多个第二导电凹槽63，该些第二导电凹槽63内形成有一第二导电层631用以与该第四布线层62电连接，且该第二导电凹槽63形状与该第二导电块50匹配以供该些第二导电块50设置，使该第三布线层35与该第四布线层62可经由该些第二导电块50及该第二导电凹槽63进行电连接，最后于该第三布线层35与该第四布线层62之间设置另一绝缘层40，避免该第三布线层35与该第四布线层62之间发生短路，完成该多层电路板的结构；其中，该些第二导电块50与前述该些第一导电块20其结构与功能相同，该些第二导电凹槽63与前述该些第一导电凹槽33其结构与功能亦相同，故不加以赘述。

综上所述，本发明是一种易于测试的多层电路板，可应用于多个电路板叠设，其中，各电路板之间相邻的布线层经由导电块与导电凹槽进行电连接，使本发明各电路板上的该些布线层完成后，可单独进行测试，当电路板发生缺陷时，可以马上发现、替换，并寻找出缺陷发生原因。避免完成该多层电路板后才进行整体测试，能够有效减少报废的多层电路板数量，提升多层电路板的良品率，进而降低多层电路板的制造成本。

另外，本发明的电路板的上、下表面皆可设置布线层，可以经由贯穿电路板的穿孔内的传导层进行电连接，可减少电路板的使用量，降低成本。

最后，本发明其内部结构经由本发明内容揭示，已充分说明内部结构、动作说明及功效，实乃具备了申请专利的要件；其中，本发明所述的内容，仅作为实施例的说明，并不以此限定本发明欲保护的范围，任何局部的更改、变动的结构，仍为本发明保护的范围。

Claims (7)

1.一种易于测试的多层电路板，其特征在于，包含：

一第一电路板，其表面设有一第一布线层；

多个导电块，设置于该第一电路板的该表面并电连接该第一布线层，各该导电块的截面宽度为自该第一电路板的该表面由下至上呈现渐缩，各该导电块的顶端面积小于底端面积；

一第二电路板，设置于该第一电路板的该表面，该第二电路板具有面向该第一电路板的一第一表面，于该第一表面形成有一第二布线层；

多个导电凹槽，形成于该第一表面，该些导电凹槽与该第二布线层电连接并对应该些导电块；及

一绝缘层，其设置于该第一布线层与该第二布线层之间，该绝缘层设置于该第一布线层上并覆盖该第一布线层；

其中，该些导电块分别对应设置于该些导电凹槽，以电连接该第一布线层及该第二布线层，该些导电凹槽的形状与该些导电块匹配，使该些导电凹槽分别供该些导电块对应容置；

其中该些导电块各自包含有：

一基底层，与该第一布线层邻接，使各该导电块与该第一布线层电连接；

一强化层，其设置于该基底层并覆盖该基底层；

一抗氧化层，其设置于该强化层并覆盖该强化层；及

该强化层的硬度高于该基底层的硬度；

其中于该些导电凹槽内形成一导电层，该导电层与该第二布线层电连接；

其中，该第一电路板与该第二电路板透过该些导电块与该些导电凹槽可分离地彼此电连接。

2.如权利要求1所述的易于测试的多层电路板，其特征在于，该基底层与该第一布线层是相同材料。

3.如权利要求1所述的易于测试的多层电路板，其特征在于，该基底层的材料为铜或其合金。

4.如权利要求3所述的易于测试的多层电路板，其特征在于，该强化层的材料为钯、镍、钨或其合金。

5.如权利要求4所述的易于测试的多层电路板，其特征在于，该抗氧化层的材料为金、锡或其合金。

6.如权利要求2至5中任一项所述的易于测试的多层电路板，其特征在于，该导电层包含有一连接层及一披覆层，该连接层的材料为铜，该披覆层的材料为金或其合金。

7.一种易于测试的多层电路板，其特征在于，包含：

多个电路板，依序堆叠设置，各该电路板的第一表面与第二表面分别设有一布线层，各该电路板 的该第一表面的该布线层经由该电路板的一开孔内的一传导层与该第二表面的该布线层电连接；

多个导电块，分别形成于各该电路板的第一表面，并与该第一表面的该布线层电连接，各该导电块的截面宽度为自各该电路板的该第一表面由下至上呈现渐缩，各该导电块的顶端面积小于底端面积；

多个导电凹槽，分别形成于各该电路板的第二表面，并与该第二表面的该布线层连接；及

多个绝缘层，分别设置于两相邻的电路板之间，该些绝缘层设置于两相邻电路板的该些布线层之间；

其中，该些导电块分别对应设置于该些导电凹槽，以电连接两相邻电路板的该些布线层，该些导电凹槽的形状与该些导电块匹配，使该些导电凹槽分别供该些导电块对应容置；

其中该些导电块各自包含有：

一基底层，与各该电路板的该第一表面的各该布线层邻接，使各该导电块与各该电路板的该第一表面的各该布线层电连接；

一强化层，其设置于该基底层并覆盖该基底层；

一抗氧化层，其设置于该强化层并覆盖该强化层；及

该强化层的硬度高于该基底层的硬度；

其中于该些导电凹槽内形成一导电层，该导电层与各该电路板的该第二表面的各该布线层电连接；

其中，该些电路板透过该些导电块与该些导电凹槽可分离地彼此电连接。

Images