CN107112392A - 光电子半导体器件及其制造方法 - Google Patents

光电子半导体器件及其制造方法 Download PDF

Info

Publication number
CN107112392A
CN107112392A CN201580073667.7A CN201580073667A CN107112392A CN 107112392 A CN107112392 A CN 107112392A CN 201580073667 A CN201580073667 A CN 201580073667A CN 107112392 A CN107112392 A CN 107112392A
Authority
CN
China
Prior art keywords
layer
metal layer
subregion
metal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580073667.7A
Other languages
English (en)
Other versions
CN107112392B (zh
Inventor
卢茨·赫佩尔
诺温·文马尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107112392A publication Critical patent/CN107112392A/zh
Application granted granted Critical
Publication of CN107112392B publication Critical patent/CN107112392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

提出一种器件,所述器件具有半导体本体(2)、第一金属层(3)和第二金属层(4),其中所述第一金属层设置在所述半导体本体和所述第二金属层之间。所述半导体本体具有第一半导体层(21)、第二半导体层(22)和有源层(23)。所述器件具有穿通接触部(24),所述穿通接触部延伸穿过所述第二半导体层和所述有源层,以电接触所述第一半导体层。所述第二金属层具有第一子区域(41)和通过中间空间(40)在横向上与所述第一子区域间隔开的第二子区域(42),其中所述第一子区域与所述穿通接触部电连接并且与所述器件的第一电极性相关联。在俯视图中,所述第一金属层在横向上完全地跨越所述中间空间并且与所述器件的第二电极性相关联,所述第二电极性与所述第一电极性不同。此外,提出一种用于制造这种器件的方法。

Description

光电子半导体器件及其制造方法
技术领域
提出一种器件和一种用于制造器件的方法。
发明内容
目的在于,提出一种具有高的机械稳定性的可简化制造的器件。此外,提出一种用于制造这种器件的低成本的方法。
根据器件的至少一个实施方式,该器件具有半导体本体,所述半导体本体具有有源层。特别地,有源层是pn结区域。在此,有源层能够构成为层或者构成为多个层的层序列。在所述器件运行时,有源层例如发射电磁辐射,例如在可见、紫外或者红外光谱范围中的电磁辐射。替选地,有源层在器件运行时能够吸收电磁辐射并且将该电磁辐射转换为电信号或电能。
此外,半导体本体能够具有第一传导载流子类型的第一半导体层和第二传导载流子类型的第二半导体层,其中有源层例如设置在第一半导体层和第二半导体层之间。特别地,半导体本体仅具有半导体层。半导体本体的层能够借助于外延法逐层地施加到生长衬底上。随后能够将生长衬底从半导体本体移除或者打薄,使得器件例如不具有生长衬底。
半导体本体具有第一主面,所述第一主面优选构成为器件的辐射穿透面。辐射穿透面能够是结构化的,由此提高辐射耦合输出效率或辐射耦合输入效率。特别地,半导体本体的第一主面通过第一半导体层的表面形成。半导体本体具有背离第一主面的第二主面,所述第二主面例如通过第二半导体层的表面形成。特别地,第一主面和第二主面沿着竖直方向对半导体本体限界。
将竖直方向理解为如下方向,所述方向横向于,尤其垂直于有源层的主延伸平面取向。例如,竖直方向垂直于半导体本体的第一主面和/或第二主面。与此相反,将横向方向理解为如下方向,所述方向沿着,尤其平行于有源层的主延伸平面伸展。竖直方向和横向方向优选彼此垂直地设置。
根据器件的至少一个实施方式,半导体本体具有至少一个凹部。凹部尤其从第二主面穿过第二半导体层和有源层延伸到第一半导体层中。将凹部理解为半导体本体的开口,所述开口尤其以不贯穿半导体本体的方式构成。换言之,通过凹部构成半导体本体中的盲孔,所述盲孔沿着横向方向例如在整个环周上由半导体本体包围。半导体本体能够具有多个这种凹部。为了构成用于从第二主面的一侧电接触第一半导体层的穿通接触部,凹部能够通过能导电的材料填充。器件能够具有多个这种穿通接触部。
根据所述器件的至少一个实施方式,该器件具有第一金属层。第一金属层例如设置在半导体本体的朝向第二主面的一侧上。第一金属层能够具有一个或多个开口。特别地,穿通接触部沿着竖直方向延伸穿过第一金属层的开口。在半导体本体的俯视图中,第一金属层和一个或多个穿通接触部尤其不重叠。第一金属层例如仅局部地覆盖半导体本体或有源层。第一金属层例如是电镀沉积的金属层。
根据所述器件的至少一个实施方式,该器件具有第二金属层。第一金属层至少局部地设置在半导体本体和第二金属层之间。优选地,第二金属层具有第一子区域和与第一子区域在横向上间隔开的第二子区域。第一子区域尤其与穿通接触部电连接,以电接触第一半导体层。例如在此,第一子区域与第一金属层电绝缘。
第二金属层的第一子区域与器件的第一电极性相关联。特别地,第一金属层与器件的第二电极性相关联,所述第二电极性与第一电极性不同。在器件运行时,第一金属层和第二金属层的第一子区域由此具有不同的极性。例如,第一金属层设置用于p侧接触器件,而第二金属层的第一子区域设置用于n侧接触器件。第二金属层的第二子区域能够与第一金属层电连接,从而尤其与器件的第二电极性相关联。第二子区域例如局部地与第一金属层直接相邻。第二子区域能够经由第一金属层与第二半导体层电连接。
在半导体本体的俯视图中,第一金属层和第二子区域一起覆盖有源层的总面积的例如至少90%,优选至少95%。第一金属层和第二金属层例如一起完全地覆盖整个有源层。
根据所述器件的至少一个实施方式,该器件沿着横向方向在第二金属层的第一子区域和第二子区域之间具有中间空间。在俯视图中,中间空间由第一金属层至少部分地,优选完全地跨越。沿着横向方向,第二金属层能够伸出第一金属层。有源层或者整个半导体本体例如不具有如下部位,所述部位不由第一金属层或者第二金属层机械支撑。
在器件的至少一个实施方式中,该器件具有半导体本体、第一金属层和第二金属层,其中第一金属层设置在半导体本体和第二金属层之间。半导体本体在背离第一金属层的一侧上具有第一半导体层,在朝向第一金属层的一侧上具有第二半导体层,并且具有设置在第一半导体层和第二半导体层之间的有源层。所述器件具有穿通接触部,所述穿通接触部尤其沿着竖直方向延伸穿过第二半导体层和有源层,以对第一半导体层电接触。第二金属层具有第一子区域和与第一子区域通过中间空间横向间隔开的第二子区域,其中第一子区域与穿通接触部电连接。在俯视图中,第一金属层在横向上完全地跨越中间空间。在此,第二金属层的第一子区域与器件的第一电极性相关联,而第一金属层与器件的第二电极性相关联,所述第二电极性与第一电极性不同。
在横向上完全地跨越中间空间尤其意味着:第一子区域和第二子区域在中间空间的部位处至少沿着横向方向由第一金属层完全跨越。特别地,在俯视图中,第一金属层覆盖整个中间空间的至少60%,例如至少80%或者至少90%,例如大约95%。优选的是,整个中间空间不具有如下部位,所述部位不由第一金属层和/或第二金属层覆盖。通过第一金属层横向地完全跨越或者覆盖中间空间对器件起到机械稳定的作用,使得尤其在中间空间的部位处在很大程度上或者完全地防止可能的机械薄弱部位。在此,第一金属层能够构成为器件的进行机械稳定的层,优选构成为器件的自承式的层。换言之,第一金属层构成为独立的层,所述独立的层即使在没有其它层机械支撑的情况下相对于其自身重量也可以是机械稳定的。
在此,第一金属层能够构成为是连贯的。例如,第一金属层沿着竖直方向具有在5μm和50μm之间的厚度,其中包括边界值。优选地,第一金属层的厚度在5μm和30μm之间,其中包括边界值,例如在5μm和15μm之间,其中包括边界值。借助于第一金属层的这种设计方案,即使在中间空间的部位处也确保了器件的足够的机械稳定性。
第二金属层能够构成为器件的进行机械稳定的层。特别地,第二金属层相对于第一金属层具有更大的厚度。例如,第二金属层的厚度在10μm和200μm之间,其中包括边界值,例如在10μm和100μm之间,尤其在50μm和100μm之间,其中包括边界值。特别地,第二金属层的厚度是第一金属层的厚度的2倍,例如4倍或者10倍大。例如,第二金属层的厚度与第一金属层的厚度的比值在2和10之间,其中包括边界值,例如在5和10之间,其中包括边界值。
由于在横向上,尤其完全地覆盖有源层,器件的有源层的任何区域都由第一金属层或第二金属层机械支撑。由此,在制造器件时实现更高的产量。特别地,避免在进行分割时例如因机械负荷而在器件处引起的损坏。在其它加工过程中,例如在尤其通过蚀刻法或者激光剥离法移除生长衬底时,在焊接、结构化、运输或者安置时,所述器件也是明显更耐抗的。
根据所述器件的至少一个实施方式,第二金属层由成形体,例如由电绝缘的灌封料横向限界。第一子区域和第二子区域优选嵌入成形体中。例如,第一子区域和第二子区域分别沿着横向方向在所有侧上邻接于成形体。成形体能够一件式地,例如连贯地构成。中间空间至少部分地,尤其完全地由成形体的材料填充。第二金属层的在横向上间隔开的子区域因此能够通过成形体保持在一起从而与成形体一起形成器件的在机械上尤其稳定的载体。
根据所述器件的至少一个设计方案,第一金属层和/或第二金属层是电镀沉积的金属层。特别地,金属层具有如下金属,如镍、铜或者其它金属。作为电镀沉积的金属层,第一金属层和第二金属层能够分别具有第一金属和至少一种另外的材料。第一金属的份额尤其为第一金属层和/或第二金属层的至少90原子百分比,例如至少95或98原子百分比。例如,金属层关于其材料构成为,使得第一金属层与第二金属层相比具有更高的弹性模量,和/或第二金属层与第一金属层相比具有更高的热导率。例如,第一金属层具有镍,而第二金属层具有铜。金属层的这种设计方案在保持器件的足够的机械稳定性以及通过第二金属层的高效散热的情况下减小了器件的结构高度。
根据所述器件的至少一个实施方式,该器件具有能导电的层,所述能导电的层设置在第一金属层和第二金属层之间。特别地,能导电的层构成为镜层,并且在此能够具有金属。在此,能导电的层在俯视图中至少局部地覆盖有源层。沿着竖直方向,能导电的层在第二半导体层侧面延伸,使得所述能导电的层在横向上包围第二半导体层或有源层。在侧面或者在背侧从半导体本体射出的电磁辐射,由此能够再次朝向器件的有源层的方向或者朝向辐射穿透面的方向向回反射,由此提高器件的效率。能导电的层尤其能够构成为金属层堆,所述金属层堆具有反射辐射的镜层。
能导电的层能够具有第一子层和第二子层,所述第二子层在横向上与第一子层间隔开,其中第一子层例如与第二金属层的第一子区域电连接,而第二子层与第二金属层的第二子区域电连接。特别地,能导电的层的子层同样通过位于第二金属层的子区域之间的中间空间横向地彼此间隔开。例如,在中间空间的区域中形成能导电的层的沟槽,使得能导电的层由于沟槽被划分为两个彼此分开的子层。例如,能导电的层在电镀覆层法中用作为用于待施加的第二金属层的种子层(英语是:seed layer)。第二金属层的第一子区域能够邻接于能导电的层的第一子层,而第二子区域能够邻接于第二子层。
例如,第二金属层的第一子区域经由能导电的层的第一子层与穿通接触部电连接。第一子区域能够邻接于第一子层,其中第一子层同样能够邻接于穿通接触部。在俯视图中,穿通接触部尤其与第二金属层的第一子区域重叠。在此,穿通接触部能够沿着竖直方向从能导电的层的第一子层穿过第一金属层、第二半导体层和有源层延伸到第一半导体层中,由此在电接触第一半导体层时能够弃用在器件的半导体本体和载体之间的耗费的重新布线平面。
根据所述器件的至少一个实施方式,该器件具有绝缘层,所述绝缘层至少局部地设置在第一金属层和第二金属层之间。为了电绝缘,绝缘层例如连贯地设置在第一金属层和第二金属层的第一子区域之间。绝缘层能够具有一个第一开口或者多个第一开口,其中穿通接触部延伸穿过第一开口。沿着横向方向,穿通接触部尤其由绝缘层围绕,使得防止穿通接触部和第一金属层或第二半导体层之间的或者有源层之间的电短路。在此,绝缘层能够完全地覆盖凹部的内壁。在此,绝缘层能够局部地延伸穿过第一金属层。绝缘层和第一金属层尤其在凹部的区域中具有共同的开口,其中穿通接触部例如从能导电的层穿过共同的开口延伸至第一半导体层。
此外,绝缘层能够具有一个第二开口或多个第二开口,其中第二金属层的第二子区域能够延伸穿过第二开口,以对第一金属层电接触。在此,第二子区域能够在第二开口中邻接于第一金属层。也可行的是,能导电的层,例如反射辐射的含金属的层,在第二开口中设置在第一金属层和第二金属层的第二子区域之间。
根据所述器件的至少一个实施方式,电流分布层设置在半导体本体和第一金属层之间。电流分布层构成为是能导电的并且例如局部地邻接于第一金属层。
根据所述器件的至少一个实施方式,能导电的连接层设置在半导体本体和第一金属层之间。特别地,连接层构成为是反射辐射的。连接层尤其邻接于半导体本体,例如邻接于第二半导体层。在此,连接层能够经由第一金属层与第二金属层的第二子区域电连接。因此,第二半导体层尤其经由连接层、电流分布层、第一金属层和第二子区域是可外部电接触的。
根据所述器件的至少一个实施方式,该器件具有扩散阻挡层,所述扩散阻挡层例如设置在连接层和电流分布层之间。借助于扩散阻挡层能够防止:金属原子或金属离子从电流分布层或者金属层迁移到连接层中,迁移到半导体本体中从而迁移到有源层中并且损坏有源层。
根据所述器件的至少一个实施方式,该器件具有钝化层,所述钝化层设置在第一金属层和半导体本体之间。钝化层能够具有一个开口或者多个开口,第一金属层延伸穿过所述开口,例如延伸至电流分布层或者连接层。在俯视图中,电流分布层能够完全地覆盖钝化层的所述一个或多个开口。特别地,钝化层沿着横向方向包围连接层、扩散阻挡层和电流分布层。在此,钝化层沿着竖直方向例如从第一金属层延伸直至半导体本体并且尤其邻接于绝缘层。沿着竖直方向,第一金属层例如设置在钝化层和绝缘层之间。关于第一金属层、连接层、扩散阻挡层和电流分布层,钝化层能够局部地用作为封装层。然而,钝化层能够构成为绝缘层的一部分或者是可选的。
根据所述器件的至少一个实施方式,该器件在第二金属层的第一子区域和第二子区域上在背侧构成为是可电接触的。换言之,所述器件能够在器件的背离辐射穿透面的背侧上可与外部的电压源电接触。因此,辐射穿透面尤其不具有电接触部或者印制导线。
在用于制造一个或多个在上文中所描述的器件的方法的一个实施方式中,提供半导体本体,例如外延生长半导体本体。在半导体本体上构成第一金属层,例如借助于电镀的沉积方法构成。在此,第一金属层能够电镀沉积到能导电的种子层上,所述种子层尤其构成在钝化层的背离半导体本体的一侧上。此外,能导电的层,尤其含金属的镜层,构成在第一金属层的背离半导体本体的一侧上。绝缘层能够事先构成至少用于在能导电的层和第一金属层之间的部分的电绝缘。第二金属层例如电镀地施加到能导电的层上。
在此,能导电的层能够局部地与穿通接触部电连接。特别地,能导电的层具有第一子层和与第一子层在横向上间隔开的第二子层,其中例如第一子层与穿通接触部电连接。第二子层能够与第一金属层电连接。特别地,第二金属层的第一子区域和与第一子区域通过中间空间在横向上彼此间隔开的第二子区域电镀地施加到第一子层或第二子层上。在俯视图中,中间空间尤其由第一金属层跨越从而至少沿着横向方向完全被覆盖。特别地,在俯视图中,第一金属层能够完全地覆盖中间空间。在此,第一子区域尤其经由第一子层与穿通接触部电连接。第二子区域例如能够直接地或者经由第二子层与第一金属层电连接。
根据所述方法的至少一个实施方式,借助于电绝缘的灌封料灌封第二金属层。在此,第一子区域和第二子区域优选嵌入到灌封料中,使得所述第一子区域和第二子区域至少沿着横向方向在所有侧上由灌封料包围。位于第一子区域和第二子区域之间的中间空间至少部分地,优选完全地,由灌封料的材料填充。
所述方法尤其适合于制造之前描述的器件。结合所述器件描述的特征因此也能够用于所述方法并且反之亦然。
附图说明
下面结合图1至3所阐述的实施例中得出所述器件的其它优点和优选的实施方式。附图示出:
图1示出器件的一个实施例的示意图,
图2示出器件的所述实施例的横向剖面的示意图,以及
图3示出器件的另一实施例的示意图。
相同的、类似的或者起相同作用的元件在附图中设有相同的附图标记。附图分别是示意图从而不一定是按比例的。更确切地说,为了进行说明能够夸张大地示出相对小的元件和尤其层厚度。
具体实施方式
在图1中示意性地示出器件的第一实施例。器件100具有载体1和设置在载体上的半导体2。半导体2具有第一半导体层21、第二半导体层22和设置在第一半导体层和第二半导体层之间的有源层23。第一半导体层21、第二半导体层22和有源层23能够分别具有一个或多个掺杂层或者未掺杂的层。有源层23尤其是半导体本体的pn结区域。特别地,半导体本体具有III-V族半导体材料或者II-VI族半导体材料或者由所述半导体材料构成。例如,第一半导体层和/或第二半导体层具有GaN层、GaP层或者GaAs层。这些层能够附加地具有铝和/或铟,并且例如构成为AlGaN层、InAlGaN层或者InAlGaP层。第一半导体层21和第二半导体层22例如能够构成为是n型或者p型的或者相反。例如,第二半导体层22构成为是p型的。器件100尤其不具有生长衬底。
所述器件具有辐射穿透面101和背离辐射穿透面的背侧102。辐射穿透面101结构化地构成。特别地,辐射穿透面101通过半导体本体2的第一主面201,例如通过第一半导体层21的主面构成。也可行的是,辐射穿透面101通过设置在第一半导体层21上的可透射辐射的层的表面构成。特别地,器件100可经由背侧102从外部电接触。因此,器件100能够构成为可表面安装的器件。
在图1中,连接层8、扩散阻挡层7、电流分布层5、钝化层90、第一金属层3、绝缘层9和能导电的层6至少部分地以给定的顺序设置在半导体本体2和载体1之间。原则上可行的是,弃用电流分布层5。
载体1具有第二金属层4。第二金属层包含第一子区域41和与第一子区域41横向地在空间上间隔开的第二子区域42。中间空间40构成在第一子区域41和第二子区域42之间,使得第一子区域41和第二子区域42电绝缘。
载体1还具有成形体10。成形体10尤其电绝缘地构成。成形体10例如构成为灌封料。具有第一子区域41和第二子区域42的第二金属层4由成形体10尤其横向地在整个环周上包围。在此,第一子区域41和第二子区域42尤其沿着横向方向邻接于成形体10。中间空间40例如借助成形体的电绝缘材料完全填充。第二金属层4的子区域41和42尤其通过成形体10机械稳定地彼此保持在一起。沿着横向方向,第二金属层4例如不延伸至器件100的边缘并且在横向方向上尤其完全地嵌入成形体10中。在横向方向上,成形体10例如在半导体本体2的第一半导体层21处终止。成形体10的这种设计方案提高了第二金属层4的机械固紧从而提高了器件100的稳定性。
第一金属层3设置在半导体本体2和第二金属层4之间。在俯视图中,第一金属层3至少沿着横向方向完全地跨越中间空间40。特别地,第一金属层3覆盖整个中间空间40的至少60%,例如至少80%或者至少90%,例如大约95%。特别地,第一金属层3构成为器件的进行机械稳定的层。在此,第一金属层3具有至少5μm的,尤其至少10μm的竖直厚度。例如,第一金属层的厚度在5μm和50μm之间,其中包括边界值,例如在5μm和30μm之间或者在10μm和20μm之间。由于第一金属层3至少在横向上完全地覆盖中间空间40,所述器件在中间空间40的区域中不具有机械薄弱部位。第一金属层3尤其构成为是连贯的。在俯视图中,半导体本体2尤其完全地覆盖第一金属层3。沿着横向方向,第一金属层3由绝缘层9包围。
第二金属层4能够构成为器件100的进行机械稳定的层。特别地,第二金属层4,例如在与第一金属层3重叠的区域中,具有如下竖直厚度,所述竖直厚度例如至少恰好为第一金属层3的厚度,优选是第一金属层的厚度的至少2倍,例如4倍或者10倍大。优选地,在俯视图中,第一金属层3和第二金属层4一起完全覆盖有源层。尤其,借助于完全地覆盖有源层23,有源层23的任何区域都由进行机械稳定的金属层3和4机械支撑,使得器件100尤其机械稳定地构成。
第一金属层3和第二金属层4能够分别是电镀沉积的金属层。所述第一金属层和第二金属层能够具有相同的金属,例如镍或者铜。特别地,所述第一金属层和第二金属层也能够具有不同的材料。例如,第一金属层3与第二金属层4相比具有更高的弹性模量。第二金属层4与第一金属层3相比例如具有更高的热导率。例如,第一金属层3具有镍,而第二金属层4具有铜。
在第一金属层3和第二金属层4之间设置有绝缘层9。借助于所述绝缘层9,第一金属层3与第二金属层4的第一子区域41电绝缘。在此,绝缘层9构成为是连贯的。可行的是,附着层(未示出)设置在第一金属层3和绝缘层9之间。所述附着层能够借助于覆层方法,例如借助于蒸镀,施加到第一金属层3上。特别地,附着层具有钛或铬。借助于附着层,能够实现附着层和绝缘层9之间的高的机械稳定性。
绝缘层9和第一金属层3具有共同的开口91,穿通接触部24延伸穿过所述开口。此外,绝缘层9具有至少一个第二开口92,第二金属层4的第二子区域42延伸穿过第一金属层3。
特别地,第二金属层4是电镀沉积到绝缘层9上的金属层。在施加第二金属层4之前,能够将能导电的层6施加到绝缘层9上。在第二开口92的区域中,第一金属层3和能导电的层6例如直接电接触。该能导电的层6随后能够被结构化,使得中间空间40例如不具有能导电的层6。能导电的层6例如在电镀覆层法中尤其用作为用于具有子区域41和42的第二金属层的种子层(英语是:seed layer)。
能导电的层6优选构成为镜层。例如,所述镜层具有金属,例如铝、铑、钯、银或者金。在器件100运行时,能导电的层6朝向辐射透射面101反射电磁辐射。特别地,能导电的层6反射如下辐射的频谱的入射到所述能导电的层上的份额的至少60%,优选至少80%,尤其优选至少90%,所述辐射是由有源层23在器件运行时产生的辐射。在图1中,能导电的层6沿着横向方向延伸超过第二半导体层22和有源层23。沿着横向方向,所述能导电的层尤其由第二金属层4或成形体10限界并且尤其完全地在环周上被包围。由此,能导电的层6能够被保护免受环境影响,如湿气或氧。
在半导体本体2和电流分布层5之间设置有扩散阻挡层7。该层尤其防止金属原子或者金属离子从电流分布层5、能导电的层6、第一金属层3或从第二金属层4迁移到连接层8中从而迁移到有源层23中,进而防止所述有源层的可能的损坏。
连接层8设置在半导体本体2和扩散阻挡层7之间,其中连接层8是能导电的并且优选构成为是反射辐射的,例如由Ag、Al、Pd、Rh、Au、ITO、ZnO构成。在半导体本体2的俯视图中,能导电的层6和连接层8一起例如完全地覆盖有源层23。能导电的层6和连接层8的这种设计方案提高了器件100的辐射耦合输出效率。
所述器件具有钝化层90,所述钝化层沿着横向方向,尤其在整个环周上包围连接层8、扩散阻挡层7和电流分布层5。能导电的层6和绝缘层9在器件的边缘处具有梯级并且构成为,使得第二半导体层22和有源层23局部地由绝缘层9或者能导电的层6包围。因此,侧向于器件100的背侧102射出的辐射能够由能导电的层6朝向辐射穿透面101的方向向回反射。在此,绝缘层9例如构成为对于在器件100运行时产生的辐射是可透射的。
半导体本体2具有凹部25。凹部25从半导体本体2的第二主面202穿过第二半导体层22和有源层23延伸到第一半导体层21中。在凹部25中构成有穿通接触部24。在此,穿通接触部24沿着横向方向尤其在整个环周上由绝缘层9包围。穿通接触部24具有能导电的材料,例如金属。穿通接触部24经由能导电的层6与第二金属层4的第一子区域41电连接。穿通接触部24和能导电的层6能够具有相同的、能导电的材料或者不同的材料。穿通接触部24尤其与能导电的层6直接电接触。也可行的是,器件100具有多个穿通接触部24,以电接触第一半导体层21,由此实现在第一半导体层21内部的尤其均匀的电流分布。
所述器件100经由背侧102,意即,在背侧上构成为是可电接触的。因此,器件100能够经由第一子区域41和第二子区域42与外部的电压源电连接。在此,半导体本体2尤其完全地覆盖第二金属层4的第一子区域和第二子区域41和42。在图1中,器件100在背侧102上具有第一接触层410和第二接触层420,所述第一接触层与第一子区域41直接电接触,所述第二接触层与第二金属层4的第二子区域42直接电接触。在载体1的俯视图中,半导体本体2尤其完全地覆盖第一接触层和第二接触层410和420。在半导体本体2的俯视图中,接触层410和420例如完全地覆盖第一子区域41或第二子区域42,或者尤其分别伸出这些子区域41和42。第一接触层410尤其构成为n型接触层,而第二接触层420例如构成为p型接触层。
在图2中,器件100的横剖面沿着在图1中表明的线AA’示出。
器件100具有第一金属层3的和绝缘层9的共同的开口91,穿通接触部24延伸穿过所述开口,以电接触第一半导体层21。在图2中示出两个这种共同的开口。与此不同,器件100能够仅具有一个或者多于两个的这种开口91。在此,金属层3具有开口30,在所述开口中设置有绝缘层9,以用于在穿通接触部24和第一金属层3之间的电绝缘。因此,在共同的开口91中,穿通接触部24沿着横向方向在整个环周上由绝缘层9包围。
沿着竖直方向,穿通接触部24从尤其构成为镜层的能导电的层6穿过第一金属层3的开口,尤其穿过共同的开口91,延伸至第一半导体层21。能导电的层6具有第一子层61和与第一子层61在横向上间隔开的并且电绝缘的第二子层62。特别地,子层61和62通过处于中间空间40的区域中的沟槽60在空间上彼此分开。沟槽60能够由电绝缘材料,例如由成形体10的材料填充。例如,第二金属层4的第一子区域41直接经由第一子层61与穿通接触部24电连接。因此,第一子区域41、第一子层61和穿通接触部24与器件100的第一极性,例如n侧的极性相关联。
在图2中,钝化层90具有多个开口93,第一金属层3延伸穿过所述开口,以电接触第二半导体层22。第一金属层3尤其与第二金属层4的第二子区域42电连接。在此,第二子区域42在钝化层90的开口93中能够邻接于第一金属层3并且邻接于能导电的层6的第二子层62。也可行的是,第二子层62沿着竖直方向设置在第一金属层3和第二子区域42之间。因此,第二子区域42、第二子层62和第一金属层3与器件100的第二极性相关联,所述第二极性与第一极性不同,例如是p侧的极性。
在通过AA’表示的竖直高度中,第一金属层3沿着横向方向由能导电的层6以及由第二金属层4包围。成形体10沿着横向方向对器件100限界,其中第二金属层4由成形体10在横向上在整个环周上包围。
在图3中,示意性地示出器件100的另一实施例。该实施例基本上对应于在图1中示出的实施例。与此不同,整个半导体本体2连同第一半导体层21在横向方向上由绝缘层9限界。在此,整个半导体本体2由绝缘层9和/或成形体10横向包围。沿着竖直方向,绝缘层9尤其与半导体本体2齐平。第一金属层3和第二金属层4能够一起完整地覆盖整个半导体本体2。
通过在器件的背侧上使用金属层,能够机械稳定器件并且同时经由子区域进行外部电接触,所述金属层具有第一子区域和通过中间空间与第一子区域横向间隔开的第二子区域。通过构成跨越中间空间的另一金属层和设置在这些金属层之间的能导电的层,器件能够设计为不具有机械薄弱部位并且不具有设置在器件的半导体本体和载体之间的耗费的重新布线平面,所述能导电的层具有适当的造型。
要求德国专利申请10 2015 100 578.6的优先权,其公开内容就此通过参引的方式并入本文。
本发明不受到根据实施例对本发明的描述的局限。更确切地说,本发明包括每个新的特征以及特征的每个组合,这尤其包含权利要求中的特征的组合,即使该特征或者该组合本身未详尽地在权利要求或者实施例中说明时也是如此。

Claims (18)

1.一种器件(100),所述器件具有半导体本体(2)、第一金属层(3)和第二金属层(4),其中
-所述第一金属层设置在所述半导体本体和所述第二金属层之间,
-所述半导体本体在背离所述第一金属层的一侧上具有第一半导体层(21),在朝向所述第一金属层的一侧上具有第二半导体层(22),和设置在所述第一半导体层和所述第二半导体层之间的有源层(23),
-所述器件具有穿通接触部(24),所述穿通接触部延伸穿过所述第二半导体层和所述有源层,以电接触所述第一半导体层,
-所述第二金属层具有第一子区域(41)和通过中间空间(40)在横向上与所述第一子区域间隔开的第二子区域(42),其中所述第一子区域与所述穿通接触部电连接并且与所述器件的第一电极性相关联,和
-在俯视图中,所述第一金属层在横向上完全地跨越所述中间空间并且与所述器件的第二电极性相关联,所述第二电极性与所述第一电极性不同。
2.根据权利要求1所述的器件,
其中所述第二金属层(4)在横向上由电绝缘的成形体(10)限界,其中
-所述成形体(10)构成为是连贯的,
-所述第一子区域(41)和所述第二子区域(42)沿着横向方向邻接于所述成形体(10),并且
-所述中间空间(40)借助所述成形体的电绝缘材料填充。
3.根据权利要求2所述的器件
其中所述成形体(10)和具有所述第一子区域(41)和所述第二子区域(42)的所述第二金属层(4)形成所述器件的载体(1),其中在横向上间隔开的子区域(41)和(42)通过所述成形体(10)保持在一起。
4.根据上述权利要求中任一项所述的器件,
其中所述第一金属层(3)构成为所述器件的进行机械稳定的层。
5.根据上述权利要求中任一项所述的器件,其中所述第一金属层(3)构成为是连贯的并且厚度在5μm和50μm之间,其中包括边界值。
6.根据上述权利要求中任一项所述的器件,
其中所述第一金属层(3)和所述第一子区域(41)一起覆盖所述有源层(23)的总面积的至少90%。
7.根据上述权利要求中任一项所述的器件,
其中所述第一金属层(3)和/或所述第二金属层(4)具有第一金属和至少一种其它材料,其中所述第一金属的份额为所述第一金属层的或所述第二金属层的至少90原子百分比。
8.根据上述权利要求中任一项所述的器件,
其中所述第一金属层(3)与所述第二金属层(4)相比具有更高的弹性模量,和/或所述第二金属层与所述第一金属层相比具有更高的热导率。
9.根据上述权利要求中任一项所述的器件,
其中所述第一金属层(3)具有开口(30),所述穿通接触部(24)沿着竖直方向延伸穿过所述开口。
10.根据上述权利要求中任一项所述的器件,
其中能导电的层(6)设置在所述第一金属层(3)和所述第二金属层(4)之间,其中
-所述能导电的层具有第一子层(61)和与所述第一子层横向间隔开的第二子层(62),
-所述第一子层与所述第一子区域(41)电连接,并且
-所述第二子层与所述第二子区域(42)电连接。
11.根据权利要求10所述的器件,
其中所述第二金属层(4)邻接于所述能导电的层(6),并且所述第一子区域(41)经由所述第一子层(61)与所述穿通接触部(24)电连接。
12.根据权利要求10或11所述的器件,
其中所述能导电的层(6)包含金属并且构成为镜层。
13.根据上述权利要求中任一项所述的器件,
其中所述第二半导体层(22)经由所述第一金属层(3)与所述第二金属层(4)的所述第二子区域(42)电连接,并且所述第二子区域与所述器件的所述第二电极性相关联。
14.根据上述权利要求中任一项所述的器件,
其中所述器件经由所述第一子区域(41)和所述第二子区域(42)在所述第二金属层(4)的背离所述第一金属层(3)的一侧上构成为是可电接触的。
15.根据上述权利要求中任一项所述的器件,
其中所述有源层(23)在所述器件运行时发射在可见光谱范围、紫外光谱范围或者红外光谱范围中的电磁辐射。
16.根据上述权利要求中任一项所述的器件,
所述器件不具有生长衬底。
17.一种用于制造根据权利要求1所述的器件的方法,其中提供所述半导体本体(2),其中
-在第一金属层(3)的背离所述半导体本体(2)的一侧上构成能导电的层(6),使得所述能导电的层局部地与穿通接触部(24)电连接,以及
-将第二金属层(4)以电镀的方式施加到所述能导电的层(6)上。
18.根据上一项权利要求所述的方法,
其中在施加所述能导电的层(6)之前,以电镀的方式将所述第一金属层(3)施加到所述半导体本体(2)上。
CN201580073667.7A 2015-01-15 2015-12-01 光电子半导体器件及其制造方法 Active CN107112392B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015100578.6 2015-01-15
DE102015100578.6A DE102015100578A1 (de) 2015-01-15 2015-01-15 Bauelement und Verfahren zur Herstellung eines Bauelements
PCT/EP2015/078225 WO2016113032A1 (de) 2015-01-15 2015-12-01 Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN107112392A true CN107112392A (zh) 2017-08-29
CN107112392B CN107112392B (zh) 2019-08-13

Family

ID=54780282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580073667.7A Active CN107112392B (zh) 2015-01-15 2015-12-01 光电子半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US10312413B2 (zh)
JP (1) JP6732759B2 (zh)
KR (1) KR102391398B1 (zh)
CN (1) CN107112392B (zh)
DE (2) DE102015100578A1 (zh)
WO (1) WO2016113032A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384211A (zh) * 2018-12-28 2020-07-07 法国原子能源和替代能源委员会 用于混合组装的结构和包括该结构的装置的优化制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105509A1 (de) 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015117198A1 (de) 2015-10-08 2017-04-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
KR20170111974A (ko) * 2016-03-30 2017-10-12 엘지이노텍 주식회사 발광소자, 백라이트 유닛 및 조명장치
WO2018059697A1 (en) * 2016-09-29 2018-04-05 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip package and manufacturing method thereof
DE102016124380A1 (de) * 2016-12-14 2018-06-14 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017106508A1 (de) 2017-03-27 2018-09-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Herstellungsverfahren
DE102017111279A1 (de) * 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017111277A1 (de) * 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017111278A1 (de) 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US20210167252A1 (en) * 2018-07-04 2021-06-03 Lg Innotek Co., Ltd. Semiconductor device and manufacturing method therefor
DE102018122568A1 (de) 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018122492A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018124341B4 (de) * 2018-10-02 2024-05-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
DE102018128692A1 (de) * 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung
DE102019106938A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit isolierender Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102021209250A1 (de) * 2021-08-24 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Schichtenstapel für einen Halbleiterchip, Halbleiterchip und Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012833A (en) * 1973-12-28 1977-03-22 Sony Corporation Method of making display structure having light emitting diodes
JPS57193084A (en) * 1981-05-22 1982-11-27 Toshiba Corp Light emitting device
CN1734797A (zh) * 2004-08-02 2006-02-15 晶元光电股份有限公司 具有热通道黏结层的发光二极管
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
CN102959741A (zh) * 2010-06-28 2013-03-06 欧司朗光电半导体有限公司 光电子器件及其制造方法
CN103003941A (zh) * 2010-07-20 2013-03-27 欧司朗光电半导体有限公司 光电子器件
CN103119735A (zh) * 2010-09-24 2013-05-22 首尔半导体株式会社 晶片级发光二极管封装件及其制造方法
US20140001502A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device
DE102012106953A1 (de) * 2012-07-30 2014-01-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN103715345A (zh) * 2010-06-07 2014-04-09 株式会社东芝 光学半导体装置及其制造方法
WO2014128574A1 (en) * 2013-02-19 2014-08-28 Koninklijke Philips N.V. A light emitting die component formed by multilayer structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
US8558409B2 (en) * 2010-07-09 2013-10-15 Vestas Wind Systems A/S High voltage switchgear power supply arrangement for a wind turbine facility
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101293637B1 (ko) * 2011-01-14 2013-08-13 서울대학교병원 줄기세포의 부유배양용 조성물
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
JP6308025B2 (ja) * 2014-05-30 2018-04-11 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012833A (en) * 1973-12-28 1977-03-22 Sony Corporation Method of making display structure having light emitting diodes
JPS57193084A (en) * 1981-05-22 1982-11-27 Toshiba Corp Light emitting device
CN1734797A (zh) * 2004-08-02 2006-02-15 晶元光电股份有限公司 具有热通道黏结层的发光二极管
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
CN103715345A (zh) * 2010-06-07 2014-04-09 株式会社东芝 光学半导体装置及其制造方法
CN102959741A (zh) * 2010-06-28 2013-03-06 欧司朗光电半导体有限公司 光电子器件及其制造方法
US20130187192A1 (en) * 2010-06-28 2013-07-25 Osram Opto Semiconductors Gmbh Optoelectronic Component and Method for the Production Thereof
CN103003941A (zh) * 2010-07-20 2013-03-27 欧司朗光电半导体有限公司 光电子器件
CN103119735A (zh) * 2010-09-24 2013-05-22 首尔半导体株式会社 晶片级发光二极管封装件及其制造方法
JP2014011275A (ja) * 2012-06-28 2014-01-20 Toshiba Corp 半導体発光装置
US20140001502A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device
DE102012106953A1 (de) * 2012-07-30 2014-01-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2014128574A1 (en) * 2013-02-19 2014-08-28 Koninklijke Philips N.V. A light emitting die component formed by multilayer structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384211A (zh) * 2018-12-28 2020-07-07 法国原子能源和替代能源委员会 用于混合组装的结构和包括该结构的装置的优化制造方法

Also Published As

Publication number Publication date
US20180358512A1 (en) 2018-12-13
WO2016113032A1 (de) 2016-07-21
DE112015005964A5 (de) 2017-10-12
CN107112392B (zh) 2019-08-13
JP2018502461A (ja) 2018-01-25
DE102015100578A1 (de) 2016-07-21
DE112015005964B4 (de) 2024-10-17
KR20170104484A (ko) 2017-09-15
JP6732759B2 (ja) 2020-07-29
KR102391398B1 (ko) 2022-04-26
US10312413B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
CN107112392B (zh) 光电子半导体器件及其制造方法
US12107195B2 (en) Light emitting diode package and method of manufacturing the same
US7906795B2 (en) Light-emitting device
US9761774B2 (en) Light-emitting element with protective cushioning
CN107004746A (zh) 器件和用于制造器件的方法
CN104241493B (zh) 发光器件和发光器件封装
CN110379900B (zh) 发光二极管及其制造方法
US20120168805A1 (en) Light emitting device and light emitting device package
US20150021626A1 (en) Light-emitting device
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
CN105280772A (zh) 发光二极管及其制造方法
US8710486B2 (en) Optoelectronic semiconductor chip and method for manufacturing a contact structure for such a chip
US9917230B2 (en) Optoelectronic semiconductor chip
WO2012082308A1 (en) Solid state lighting devices with accessible electrodes and methods of manufacturing
US8410515B2 (en) Solid state lighting devices with point contacts and associated methods of manufacturing
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
JP5806608B2 (ja) 半導体発光装置
US9293673B2 (en) Semiconductor light-emitting device preventing metal migration
US9276138B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
CN102361054A (zh) 光电半导体装置
KR20160054330A (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant