CN111384211A - 用于混合组装的结构和包括该结构的装置的优化制造方法 - Google Patents

用于混合组装的结构和包括该结构的装置的优化制造方法 Download PDF

Info

Publication number
CN111384211A
CN111384211A CN201911377387.1A CN201911377387A CN111384211A CN 111384211 A CN111384211 A CN 111384211A CN 201911377387 A CN201911377387 A CN 201911377387A CN 111384211 A CN111384211 A CN 111384211A
Authority
CN
China
Prior art keywords
layer
active
connection
support
insert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911377387.1A
Other languages
English (en)
Inventor
J·伯纳德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN111384211A publication Critical patent/CN111384211A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种半导体结构(100)的制造方法，该半导体结构(100)旨在通过混合方式组装至第二支撑件(201)。该半导体结构(100)包括有源层(115)，该有源层包括氮化的半导体。该方法包括：形成至少一个第一插入件主体和至少一个第二插入件主体(145A、145B、146A、146B)的步骤，并且在此步骤中，形成与支撑表面(101、110、111、112、113、121、131)接触的镍层(148)；以及对有源层(111、112、113)进行局部物理化学刻蚀的步骤，该有源层(111、112、113)的包括有源区域(115)的部分受镍层(148)保护。

Description

用于混合组装的结构和包括该结构的装置的优化制造方法
技术领域
本发明涉及半导体装置的领域，并且更具体地，涉及光电装置。
本发明的目的是一种制造旨在通过混合(hybridisation)方式组装到支撑件的半导体结构的方法，以及一种制造包括结构和支撑件的装置的方法，其中该结构通过混合方式组装到该支撑件。
背景技术
一些半导体装置的制造可能需要例如通过混合方式的操作，以在半导体结构与专用支撑件之间建立连接。这对于光电装置尤其如此，对于所述光电装置而言，所述结构可以由一种或者几种称为III-V型材料的半导体材料制成，并且所述支撑件由硅制成，可能包括基于C-MOS类型技术的用于所述结构的控制电路。
尤其是通过文献WO 2006/054005和WO 2009/115686已知，可以通过提供具有插入件的结构和具有由延展性导电材料制成的突起的支撑件来进行这种连接，该连接是通过将插入件插入到由延展性导电材料制成的所述突起中来实现的。
适于这种连接的结构(换而言之，包括所述插入件)通常在几个共同的步骤中制造，通过这些步骤，可以在同一支撑件上制造多个结构，并且包括个性化步骤，特别地包括：
-局部蚀刻至少一个有源层，在该有源层中布置了每个结构的有源区域，这种蚀刻可以使各有源区域彼此绝缘，从而彼此独立地形成所述结构；以及
-将所述结构与衬底分离。
当这种结构中的至少一个有源层包括诸如氮化镓的氮化半导体材料时，至少一个有源层的局部蚀刻步骤必须利用特别磨蚀的物理化学蚀刻工艺。因此，结果是，为了确定这种蚀刻的位置，必须使用适应的掩模，诸如由二氧化硅制成的相对较厚的硬掩模或者树脂掩模，在蚀刻有源层时这种掩模本身也被蚀刻。
因此，尽管这种制造方法能够实现结构的完美个性化，但是由于必须使用相对较厚的掩模，因此其具有实施起来相对复杂的缺点。此外，利用这种制造结构的方法，结构个性化步骤与插入件的定位不相关，因此在结构的划界与插入件之间存在严重的对准问题的风险。因此，半导体结构必须尺寸过大以限制这种风险。
发明内容
本发明旨在克服这些缺点，因此本发明的目的是公开一种用于制造半导体结构的方法，该半导体结构设计成通过混合方式连接到支撑衬底，该半导体结构包括至少一个氮化半导体形式的有源层，该方法比现有技术的方法更简单，使得能够形成这种半导体结构，并且在结构的划界与插入件之间提供对准。
为实现此目的，本发明涉及一种制造半导体结构的方法，该半导体结构设计成通过混合方式与支撑衬底连接，所述制造半导体结构的方法包括以下步骤：
-提供包括衬底和至少一个有源层的第一支撑件，所述有源层包括至少一种氮化的半导体材料，所述半导体结构的至少一个有源区域以及所述有源区域的至少一个第一连接区域和至少一个第二连接区域布置在所述有源层中，所述有源区域的所述第一连接区域和所述第二连接区域与所述第一支撑件的表面齐平，
-形成分别与所述第一连接区域和所述第二连接区域电接触的至少一个第一插入件主体和至少一个第二插入件主体，所述形成步骤包括形成覆盖所述第一支撑件的一部分表面的镍层，所述镍层布置在所述有源区域处的所述支撑表面上，至少部分地覆盖所述第一连接区域和所述第二连接区域，
-对所述有源层进行局部物理化学蚀刻，通过所述镍层保护所述有源层的包括所述有源区域的部分来提供局部蚀刻，
-对所述镍层进行物理化学蚀刻，在释放所述镍层的所述第一支撑件的至少一部分表面之后停止蚀刻，所述第一支撑件的该部分表面包括所述第一支撑件的在所述第一连接区域和所述第二连接区域之外的表面，所述镍层的剩余部分以及所述第一插入件主体和所述第二插入件主体中的每一个使形成第一插入件和第二插入件成为可能，
-从所述第一衬底释放所述有源层，所述释放使得能够形成所述半导体结构。
以此方式，使结构个体化的局部蚀刻可提供与插入件对准的结构的划界。插入件中包含的镍层在该局部蚀刻期间充当掩模。
此外，由于在用于蚀刻氮化的半导体材料的物理化学蚀刻工艺中，镍具有相对较低或者几乎为零的蚀刻速率，因此该层不需要像在现有技术中用于蚀刻有源层的蚀刻掩模那样厚。由于该相同的镍层参与插入件的形成，因此通过物理化学蚀刻去除所述层的不必要部分使得能够形成第一插入件和第二插入件。因此，与现有技术不同，在有源层的局部蚀刻期间去除所使用的掩模的步骤是完全有用的，因为它参与了插入件的形成。因此，结果是，根据本发明的制造方法比现有技术中已知的方法更简单。
当在本文的以上和其余部分中使用术语“导体”和“绝缘体”时，必须理解为“电导体”和“电绝缘体”。
用于形成所述第一插入件和所述第二插入件的步骤包括以下子步骤：
-形成金属层的分别覆盖所述第一连接区域和所述第二连接区域的至少第一部分和第二部分，
-形成分别与金属层的所述第一部分和所述第二部分接触的第一插入件主体和第二插入件主体，
-沉积与所述支撑表面、金属层的所述第一部分和所述第二部分、以及所述第一插入件主体和所述第二插入件主体接触的镍层，所述镍层形成所述第一插入件主体和所述第二插入件主体的涂层。
以此方式，镍层通过参与所述插入件的形成而在插入件主体上形成涂层，并且还通过蚀刻掩模以释放用于使所述半导体结构单片化的有源层。这种单片化在根据本发明的并行结构制造的构架中是特别有利的。
用于形成所述第一插入件主体和所述第二插入件主体的步骤包括以下子步骤：
-形成金属层的分别覆盖所述第一连接区域和所述第二连接区域的至少第一部分和第二部分，
-沉积覆盖不与金属层的第一部分和第二部分接触的支撑表面、以及金属层的第一部分和第二部分的镍层，
-形成在金属层的第一部分和第二部分处分别与所述镍层接触的所述第一插入件主体和所述第二插入件主体。
以此方式，镍层参与每个插入件的基部的形成。
第一插入层和第二插入层可以包括镍。
以这种方式，并且以类似于镍层的方式，在对有源层进行局部物理化学蚀刻的步骤期间，第一插入件主体和第二插入件主体没有被蚀刻或者仅被轻微地蚀刻。
第一插入件主体和第二插入件主体可以包括选自碳化硅和碳化钨中的碳化物。
由于它们的硬度，这种材料特别好地适于通过混合方式而将半导体结构与第二支撑件连接。
有源层可以包括氮化镓。
根据本发明的方法特别适于有源层中的这种材料。
半导体结构的有源区域可以是二极管，所述第一连接区域和所述第二连接区域分别对应于所述二极管的阳极和阴极的金属触点。
所述有源层可以包括：
-具有第一类型导电性的第一有源子层，所述第二连接区域是所述第一有源子层的连接区域，
-适于发光的有源区域，所述有源区域优选包括至少一个量子阱，
-具有第二类型导电性的第二有源子层，所述第二类型导电性与所述第一类型导电性相反，所述第一连接区域是所述第二有源子层的连接区域，
本发明还涉及一种制造包括半导体结构的装置的方法，该方法包括以下步骤：
-使用根据本发明的制造方法形成半导体结构，
-提供第二支撑件，所述第二支撑件至少包括第三连接区域和第四连接区域以及由延展性导电材料制成的第一突起和第二突起，所述第三连接区域和所述第四连接区域对应于所述半导体结构的所述第一连接区域和所述第二连接区域，所述第一突起和所述第二突起分别与所述第三连接区域和所述第四连接区域电接触，
-通过将所述第一插入件和所述第二插入件分别插入由延展性导电材料制成的所述第一突起和所述第二突起中，使所述第一连接区域和所述第二连接区域分别与所述第三连接区域和所述第四连接区域连接。
这种制造方法受益于与提供符合根据本发明的制造方法的半导体结构的步骤有关的优点。
所述半导体结构是发光二极管，所述第二支撑件包括适于提供和控制所述发光二极管的控制电路。
附图说明
在参考附图阅读仅作为示例而绝非限制性给出的示例性实施例的描述之后，将更好地理解本发明，在所述附图中：
-图1是根据本发明的第一实施例的装置的截面图，该装置包括通过混合方式组装在控制支撑件上的结构，
-图2是图1的结构的制造方法中的第一步骤的截面图，
-图3是图1的结构的制造方法中的第二步骤的截面图，
-图4是图1的结构的制造方法中的第三步骤的截面图，
-图5是图1的结构的制造方法中的第四步骤的截面图，
-图6是图1的结构的制造方法中的第五步骤的截面图，
-图7是图1的结构的制造方法中的第六步骤的截面图，
-图8是图1的结构的制造方法中的第七步骤的截面图，
-图9是图1的结构的制造方法中的第八步骤的截面图，
-图10是根据本发明的第二实施例的结构的制造方法中的第一步骤的截面图，
-图11是根据本发明的第二实施例的结构的制造方法中的第二步骤的截面图，
-图12是根据本发明的第二实施例的结构的制造方法中的第三步骤的截面图。
不同附图的相同、相似或者等同部分具有相同的附图标记，以便于不同附图之间的比较。
为了使附图更容易理解，附图中所示的不同部分不一定全都按照相同比例。
必须将不同可能性(变型和实施例)理解为不相互排斥并且可以彼此组合。
具体实施方式
图1是侧视截面图，其示出了可以通过根据本发明的制造方法获得的诸如光电装置的半导体装置10，所述装置包括通过混合方式组装到支撑件200(诸如控制支撑件，称为第二支撑件200)的半导体结构100，诸如光电结构。
在本发明的常见应用中，半导体结构100是光电结构。更精确地，在下面描述的第一实施例和第二实施例的构架中，对应于本发明的示例应用，半导体结构100是发光二极管。显然，这种示例应用绝不是限制性的，本发明涵盖了所有类型的半导体结构，例如诸如适于检测电磁辐射的半导体结构之类，尤其是光电二极管。
因此，这种半导体装置包括半导体结构100和组装到所述半导体结构100的支撑件200。
如图1中所示，半导体结构包括：
-适配层110，呈现第一面和第二面，
-具有第一面和第二面的第一有源子层111，第一有源子层覆盖适配层110的第二面，其中第一有源子层111的第一面与适配层110的第二面接触，
-包括至少一个第一量子阱的有源区域112，有源区域112覆盖第一有源子层111的第二面，有源区域112的第二面与第一有源子层111的第二面接触，
-具有第一面和第二面的第二有源子层113，第二有源子层113覆盖有源区域112的第二面，第二有源子层113的第一面与有源区域112的第二面接触，
-覆盖第二有源子层113的第一部分的第一金属层121，第一金属层121具有第一面和第二面并且覆盖第二有源子层113的所述第一部分，第一金属层121与第二有源子层113的第二表面接触，
-绝缘层131、132，其覆盖第一金属层121和第二有源子层113的不与第一金属层121接触的部分，绝缘层131、132具有第一面和第二面，并且绝缘层131、132覆盖第一金属层121的第二面和第二有源子层113的不与第一金属层121接触的第二面，绝缘层131、132通过其第一面与第一金属层121的第二面和第二有源子层113的不与第一金属层121接触的第二面接触，绝缘层131、132的第二面形成半导体结构100的表面，
-第一金属通孔122A和第二金属通孔122B，从第一金属层121延伸穿过绝缘层131、132在绝缘层131、132的表面处开口，以形成第一组连接区域中的第一连接区域和第二连接区域，
-第三金属通孔123A和第四金属通孔123B，从第一有源层111延伸穿过有源区域112、第二有源层113和绝缘层132在所述绝缘层132的表面上开口，以形成所述半导体结构100的第一连接区域和第二连接区域，第三金属通孔123A和第四金属通孔123B中的每一个都具有绝缘涂层133，该绝缘涂层133被布置为使第三金属通孔123A和第四金属通孔123B与至少第二有源子层113电绝缘，
-第一组插入件中的第一插入件142A和第二插入件142B，分别与第一组连接区域中的第一连接区域122A和第二连接区域122B接触，
-第二组插入件中的第一插入件143A和第二插入件143B，分别与第二组连接区域中的第一连接区域123A和第二连接区域123B接触，
在这种结构中，第一有源子层、有源区域和第三有源子层一起形成了所述半导体结构100的有源层111、112、113，所述半导体结构100包括至少一种氮化半导体。
这种氮化半导体是包括氮作为元素的III-V型半导体。因此，这种氮化半导体可以是诸如氮化铝AlN、氮化镓GaN或氮化铟InN的二元合金，或者诸如氮化镓砷GaAsN、氮化铝镓AlGaN或氮化铟镓InGaN的三元合金，或者诸如氮化铝镓砷AlGaAsN或氮化铟镓砷InGaAsN的四元合金。在本发明的优选应用中，氮化半导体是氮化镓，第一有源子层111和第二有源子层113由这种半导体组成，然后根据选择用于半导体结构100的发射波长范围来选择有源区域113。
此外，由于根据本发明的该第一实施例的有源层111、112、113的提供方法，适配层110的成分被选择成使得能够在有源层111、112、113(换而言之，第一有源子层111)与第一衬底101(特别地在图2中示出，在其上形成适配层110)之间适配晶体网络。应当注意，根据本发明的其中第一有源子层由氮化镓GaN制成并且所述第一衬底是硅Si衬底的优选应用，适配层110可以是氮化镓GaN的缓冲层，其厚度在1nm至500nm之间，甚至在5nm至100nm之间。
为了形成发光二极管，第一有源子层111具有第一类型的导电性，并且第二有源子层113具有与第一类型的导电性相反的第二类型的导电性。因此，例如，第一有源子层111可以是N型掺杂的，然后第二有源子层是P型掺杂的。在本发明的优选应用中，即氮化镓GaN制成的第一层和第二层。例如，在这种优选应用的情况下，第一有源子层111的厚度在100nm至3μm之间，例如为700nm的量级。根据该相同示例，第二有源子层113的厚度在50nm至300nm之间，例如为100nm的量级。
有源区域112是实际上没有载流子并且包括至少一个量子阱(优选多个量子阱)的区域。有源区域可以例如由一个或者多个发射层的堆叠构成，每个发射层形成量子阱，例如基于氮化镓GaN、氮化铟InN、氮化铟镓InGaN、氮化铝镓AlGaN、氮化铝AlN、氮化铝铟镓AlInGaN、磷化镓GaP、磷化铝镓AlGaP、磷化铝铟镓AlInGaP中的至少一种，或者这些材料中的一种或者几种的组合。作为变型，有源区域可以是本征氮化镓GaN层，换而言之，不是有意掺杂的，例如残余施主浓度在1015与1018原子/cm3之间，例如1017原子/cm3的量级。这种量子阱可以例如通过氮化铟镓层InXGa1-XN/氮化镓GaN的堆叠来提供，其中X选自0至1的范围内，0和1除外，并且根据符合本领域内专家的常识所选择的波长范围进行选择。类似地，根据本领域技术人员的常识，根据所选择的波长范围使所述堆叠的层的厚度适合。
应当注意，作为示例，有源区域112的厚度可以在10nm至200nm之间，例如为100nm的量级。
应当注意，根据优选的应用，作为变型，有源区域可以包括量子盒，根据所选波长范围使该量子盒的尺寸和成分适合。
应当注意，在任何情况下，根据本发明的原理，第一有源子层111和第二有源子层113以及有源区域112中的至少一个包括至少一种氮化半导体，诸如氮化镓GaN或者氮化镓GaN、氮化铟InN、氮化铟镓InGaN、氮化铝镓AlGaN、氮化铝AlN、氮化铝铟镓AlInGaN中的一种。
第一金属层121适于形成与第二有源子层113的电阻接触。因此，根据本发明的优选应用，并且在第二子层是P型掺杂的情况下，第一金属层可以例如由包括铟In制成的第一子层和银Ag制成的第二子层的堆叠体形成，或者由包括铟锡氧化物(ITO)制成的第一子层(对应于氧化铟In2O3和氧化锡SnO2的混合物)和银Ag制成的第二子层的堆叠体形成。第一金属层的厚度可以例如在1nm至5μm之间，或者甚至在5nm至1μm之间，或者甚至在50nm至500nm之间。
第一金属层被布置成使第二子层113的表面的一部分空着，从而允许第三通孔123A和第四通孔123B通过，而没有短路的风险。
绝缘层132可以由二氧化硅SiO2或者氮化硅Si2N3制成。
适配层110、第一有源子层111、有源区域112、第二有源子层113、金属层121、绝缘层132一起形成第一支撑件101、110、111、112、113、121、131。
第三金属通孔123A和第四金属通孔123B延伸穿过有源层112、第二有源子层113和绝缘层132。第三金属通孔123A和第四金属通孔123B由适于形成与第一有源子层111的材料电阻接触的导电材料制成。因此，根据本发明的优选应用，如果第一有源子层111是N型掺杂的，则第三金属通孔123A和第四金属通孔123B可以包括与钛Ti/氮化钛TiN绝缘层接触的结合层和由铜Cu制成的芯。
第三金属通孔123A和第四金属通孔123B中的每一个都通过介于所述通孔与所述有源区域112和第二有源子层113之间的绝缘涂层133与有源区域112和有源子层113绝缘。绝缘涂层133可以是氧化铝Al2O3。
第一金属通孔122A和第二金属通孔122B延伸穿过绝缘层131、132，并与第一绝缘层121接触。根据该第一实施例，第一金属通孔122A和第二金属通孔122B由与第三金属通孔123A和第四金属通孔123B相同的金属材料制成。因此，根据本发明的优选应用，第一组通孔中的第一通孔122A和第二通孔122B可以包括与钛Ti/氮化钛TiN绝缘涂层接触的结合层和由铜Cu制成的芯。
第一金属通孔122A和第二金属通孔122B以及第三金属通孔123A和第四金属通孔123B与绝缘层的表面齐平并且因此与半导体结构100的表面齐平。因此，第一金属通孔122A和第二金属通孔122B形成第一组连接区域，并且第三金属通孔123A和第四金属通孔123B形成第二组连接区域。
第一组连接区域和第二组连接区域分别与第一组插入件中的第一插入件142A和第二插入件142B以及第二组插入件中的第一插入件143A和第二插入件143B接触。第一组插入件中的第一插入件142A和第二插入件142B以及第二组插入件中的第一插入件143A和第二插入件143B中的每个包括：
-第二金属层148的覆盖对应连接区域的一部分，
-插入件主体145A、145B、146A、146B，
-部分覆盖插入件主体145A、145B、146A、146B的镍层147。
第二金属层148中的各部分延伸超过连接区域并覆盖绝缘层131的表面的一部分，并且彼此间隔一定距离。在本发明的优选应用的构架内，第二金属层148可以是氮化钛TiN层。
第一组插入件中的第一插入件142A和第二插入件142B以及第二组插入件中的第一插入件143A和第二插入件143B中的每个的插入件主体145A、145B、146A、146B具有空心的旋转圆柱体形状，与对应的第二金属层148的那部分相对的基部缺失。
显然，插入件主体145A、145B、146A、146B的这种空心圆柱体形状仅作为示例给出，在不会脱离本发明的构架的情况下，第一组插入件中的第一插入件142A和第二插入件142B以及第二组插入件中的第一插入件143A和第二插入件143B中的每个的插入件主体145A、145B、146A、146B可以具有另一种形状，诸如杆或者壁。
根据本发明的优选应用，第一组插入件中的第一插入件142A和第二插入件142B以及第二组插入件中的第一插入件143A和第二插入件143B中的每个的插入件主体145A、145B、146A、146B可以包括堆叠层，堆叠层包括第一钛层Ti、第二氮化钛层TiN和第三碳化硅层WSi，所述层从所述圆柱体形状的外部朝向该形状的内部彼此交替。
作为变型，第一组插入件中的第一插入件142A和第二插入件142B以及第二组插入件中的第一插入件143A和第二插入件143B中的每个的插入件主体145A、145B、146A、146B可以包括单一材料，该单一材料选自包括以下各项的组：铜Cu、钛Ti、钨W、铬Cr、镍Ni、铂Pt、钯Pd及其合金，例如硅化钨WSi、氮化钨WN和氮化镍TiN。
插入件主体被这些侧壁上的镍层147覆盖，换而言之，壁近似垂直于第一绝缘层131、132的表面。
第二支撑件200包括以下部件，如图1中所示：
-第二衬底201，在第二衬底201中布置有半导体结构100的控制电路202，所述控制电路202以与半导体结构100类似的方式具有与半导体结构100的第一组连接区域中的第一连接区域122A和第二连接区域122B对应的第三组连接区域中的第一连接区域222A和第二连接区域222B，以及与半导体结构100的第二组连接区域中的第一连接区域123A和第二连接区域123B对应的第四组连接区域中的第一连接区域223A和第二连接区域223B，第三组连接区域中的第一连接区域222A和第二连接区域222B以及第四组连接区域中的第一连接区域223A和第二连接区域223B与第二支撑件200的表面齐平。
-由延展性导电材料制成的第一组突起中的第一突起和第二突起242A、242B，分别与第三组连接区域中的第一连接区域222A和第二连接区域222B接触，
-由延展性导电材料制成的第二组突起中的第一突起和第二突起243A、243B，分别与第四组连接区域中的第一连接区域223A和第二连接区域223B接触。
在本发明的常规配置中，第二支撑件201由与用于有源层111、112、113的材料不同的半导体材料制成。因此，第二支撑件201优选地适于形成控制电路并且可以因此由硅Si、锗Ge和碳化硅SiC中的半导体材料制成。在优选的应用中，第二支撑件201由硅Si制成。
控制电路202是经典的控制电路，诸如基于CMOS技术的电路。由于这种控制电路202是本领域技术人员已知的，因此在本文中将不对其进行更精确的描述。
控制电路202具有第三组连接区域中的第一连接区域222A和第二连接区域222B以及第四组连接区域中的第一连接区域223A和第二连接区域223B。
由延展性导电材料制成的第一组突起中的第一突起和第二突起242A、242B，以及由延展性导电材料制成的第二组突起中的第一突起和第二突起243A、243B可以包括铟In、锡Sn、铝Al中的一种以及诸如铅锡合金SnPb和铜银锡合金SnAgCu之类的合金或铝铜合金AlCu的合金中的一种。
如图1中所示，半导体结构100通过混合方式组装到第二支撑件200，其中第一组插入件142A、142B被嵌入到由延展性导电材料制成的对应的第一组突起242A、242B中，并且第二组插入件143A、143B被嵌入到由延展性导电材料制成的第二组突起243A、243B中。
显然，参照图1描述了该半导体结构100和该第二支撑件200，该图1表示所述半导体结构100和所述第二支撑件200的侧视截面图。尽管所有在该图中示出以及以上描述的是第一组连接区域中的第一和第二连接区域、第二组连接区域中的第一和第二连接区域、第一组插入件中的第一插入件142A和第二插入件142B、第二组插入件中的第一插入件143A和第二插入件143B，但是根据本发明的半导体结构100和第二支撑件200一般包括更多。按照第一实施例，半导体结构100在中央部分上包括具有四个连接区域的第一组连接区域和具有相同数量插入件的第一组插入件142A、142B，在外围部分上包括具有十二个连接区域的第二组连接区域和具有相同数目插入件的第二组插入件143A、143B。显然，为了使半导体结构100和第二支撑件200能够组装，第二支撑件200具有相似的构造，具有包含对应数量连接区域的第三组连接区域222A、222B和第四组连接区域223A、223B。
应当注意到，该第一实施例显然仅是本发明的一个示例实施例，并且不脱离本发明的构架的情况下，半导体结构100可以具有包含任意数量连接区域的所述第一组连接区域122A、122B和第二组连接区域123A、123B，以及包含任意数量插入件的所述第一组插入件142A、142B和第二组插入件143A、143B。
可以使用图2至图9所示的制造方法来形成根据本发明的半导体结构100，该制造方法包括以下步骤：
-提供包括衬底101和有源层111、112、113的第一支撑件101、110、111、112、113、121、131，该有源层包括氮化的半导体，半导体结构100的有源区域115和所述有源区域115中的至少一个第一连接区域和至少一个第二连接区域布置在所述有源层111、112、113中，第一连接区域和第二连接区域与第一支撑件101、110、111、112、113、121、131的表面齐平，所述提供的步骤如图2至图5中所示，
-形成分别与第一连接区域和第二连接区域电接触的第一插入件主体145A、146A和第二插入件主体145B、146B，所述形成步骤包括形成覆盖第一支撑件101、110、111、112、113、121、131的一部分表面的镍层147，所述镍层147布置在有源区域115处的支撑表面101、110、111、112、113、121、131上，至少部分覆盖连接区域，所述形成步骤在图5至图7中示出，
-对有源层111、112、113进行局部物理化学蚀刻，有源层111、112、113的包括有源区域115的部分受到镍层147的保护，如图8中所示，
-对镍层147进行物理化学蚀刻，在释放所述镍层147中的第一支撑件101、110、111、112、113、121、131的至少一部分表面之后停止蚀刻，第一支撑件101、110、111、112、113、121、131的该部分表面包括第一支撑件101、110、111、112、113、121、131的在第一连接区域和第二连接区域之外的表面，镍层147的剩余部分以及第一插入件主体145A、146A和第二插入件主体145B、146B中的每一个用于形成第一插入件142A、143A和第二插入件142B、143B，如图9中所示。
-从第一衬底101释放有源层111、112、113，所述释放形成半导体结构100，符合图1中所示的半导体结构100。
因此，在对有源层111、112、113进行局部蚀刻以使半导体结构100单片化(singularisation)的步骤期间，将参与形成插入件142A、142B、143A、143B的镍层147用作蚀刻掩模。因此，用于使该结构单片化的该局部蚀刻与形成插入件142A、142B、143A、143B的元件对准，并且因此与插入件142A、142B、143A、143B本身对准。因此，有可能使半导体结构的尺寸最小化，并且在结构100与用于将其连接至第二支撑件200的其插入件142A、142B、143A、143B之间具有良好的对准。
提供第一支撑件101、110、111、112、113、121、131的第一步骤可以包括以下子步骤：
-提供第一衬底101，在优选应用的构架内，该第一衬底101可以是由硅Si制成的第一衬底101，
-沉积与第一衬底接触的适配层110，在优选应用的构架内，适配层110为氮化镓GaN层，
-沉积与适配层110接触的第一子层111，在优选应用的构架内，第一子层111是具有第一类型导电性的氮化镓GaN层，
-形成与第一子层111接触的有源区域112，在优选应用的构架内，所述有源区域112包括至少一个量子阱，
-沉积与有源区域112接触的第二有源子层113，在优选应用的构架内，第二子层113是具有第二类型导电性的氮化镓GaN层，
-沉积与第二有源子层113接触的第一金属层121，在优选应用的构架内，第一金属层121为氮化钛TiN层，
-沉积与第一金属层121接触的牺牲绝缘层131，在优选应用的构架内，第一金属层121为二氧化硅SiO2或者氮化硅Si2N3的层，
-对牺牲绝缘层131和第一金属层121进行局部蚀刻，以便于释放第二有源子层113的第二部分，如图2中所示，
-去除牺牲绝缘层131，
-沉积绝缘层132的第一部分，所述沉积之后是平坦化绝缘层132的步骤，
-形成穿过绝缘层132、第二有源子层113、有源区域112以及一部分第一有源子层111的第一开口310A和第二开口310B，所述第一开口310A和第二开口310B在第一有源层中敞开，
-沉积与第一支撑件101、110、111、112、113、121、131接触的绝缘涂层133，在优选应用的构架内，沉积特别是与第一开口310A和第二开口310B的侧壁接触的绝缘涂层133，所述绝缘涂层133由氧化铝Al2O3制成，
-对绝缘涂层133进行各向同性蚀刻，以便于释放第一支撑件101、110、111、112、113、121、131的表面以及第一开口310A和第二开口310B的底部，如图3中所示，
-穿过绝缘层132形成第三开口和第四开口，所述第三开口和第四开口310A、310B在第一金属层121中敞开，
-沉积金属材料以填充第一开口、第二开口、第三开口和第四开口310A、310B，在优选应用的构架内，在沉积之后进行平坦化步骤以释放金属材料的绝缘层132，所述金属材料是钛Ti/氮化钛TiN制成的第一结合层和铜芯Cu，如图4中所示，
-沉积与绝缘层132的第一部分接触的绝缘层132的第二部分，
-分别在第一开口、第二开口、第三开口和第四开口310A、310B的延长线上形成第五开口、第六开口、第七开口和第八开口，并且在所述开口310A、310B中敞开，这些开口的尺寸小于第一开口、第二开口、第三开口和第四开口310A、310B的尺寸，
-沉积金属材料以填充第五开口、第六开口、第七开口和第八开口310A、310B，在优选应用的构架内，在沉积之后进行平坦化步骤以释放金属材料的绝缘层132，所述金属材料是钛Ti/氮化钛TiN制成的第一结合层和铜芯Cu，第一支撑件101、110、111、112、113、121、131如图5中所示形成。
用于形成分别与第一连接区域和第二连接区域电接触的第一插入件主体145A、146A和第二插入件主体145B、146B的步骤可以包括以下子步骤：
-沉积与第一支撑件101、110、111、112、113、121、131接触的第二金属层148，在优选应用的构架内，所述第二金属层148是氮化钛TiN层，
-对第二金属层148进行局部蚀刻，以释放第一支撑件101、110、111、112、113、121、131的表面的一部分，并且因此形成金属层148的与第一组连接区域中的第一和第二连接区域以及第二组连接区域中的第一和第二连接区域中的每一个接触的部分，
-形成与第二金属层148和第一支撑件101、110、111、112、113、121、131的表面中不与金属层148接触的部分相接触的光敏树脂掩模320，在优选应用的构架内，所述树脂掩模设置有在第二金属层148的与第一组连接区域中的第一和第二连接区域接触的部分上敞开的第一组开口中的第一开口322A和第二开口322B，以及在第二金属层148的与第二组连接区域中的第一和第二连接区域接触的部分上敞开的第二组开口中的第一开口323A和第二开口323B，所述树脂掩模为诸如聚酰胺的聚合物树脂，
-沉积将形成插入件主体145A、145B、146A、146B的材料层，该材料层与树脂掩模的表面、第一组开口中的第一开口322A和第二开口322B的壁、第二组开口中的第一开口323A和第二开口323B的壁、以及第二金属层148中的不与光敏树脂掩模220接触的部分相接触，在优选应用的构架内，该沉积包括连续沉积Ti、氮化钛TiN和碳化硅WSi，在沉积之后进行平坦化步骤以释放将形成插入件主体145A、145B、146A、146B的材料层的树脂掩模的表面，第一组插入件主体中的第一插入件主体145A和第二插入件主体145B、以及第二组插入件主体中的第一插入件主体146A和第二插入件主体146B以这种方式形成，如图6中所示，
-抑制由光敏树脂制成的掩模320，
-沉积镍Ni，以便于形成与第一组插入件主体中的第一插入件主体145A和第二插入件主体145B、第二组插入件主体中的第一插入件主体146A和第二插入件主体146B、第二金属层148的不与插入件主体145A、145B、146A、146B接触的部分、以及第一支撑件101、110、111、112、113、121、131的表面的不与第二金属层148的各部分相接触的镍层147，
-对镍层147进行局部蚀刻，使得镍层147的剩余部分覆盖第一支撑件101、110、111、112、113、121、131的一部分表面，所述镍层147布置在有源区域115中的支撑表面101、110、111、112、113、121、131上，至少部分地覆盖连接区域，所述蚀刻是诸如离子蚀刻的物理化学蚀刻，通过使用在蚀刻后去除的适当掩模来提供局部化，如图7中所示。
如图8中所示，在有源层111、112、113的局部物理化学蚀刻步骤期间以及在优选应用的构架内，物理化学蚀刻可以是氯等离子体蚀刻。
在镍层147的蚀刻步骤期间以及在优选应用的构架内，物理化学蚀刻可以是离子蚀刻。
这样形成的半导体结构100适于连接到第二支撑件200，以便于形成根据本发明的半导体装置10。这种连接可以通过混合组装的方法进行，所述方法包括以下步骤：
-通过将第一插入件142A、143A和第二插入件142B、143B分别插入由延展性导电材料制成的第一突起和第二突起242A、242B、243A、243B中，将第一连接区域和第二连接区域分别与第三连接区域222A、223A和第四连接区域222B、223B连接。
图10至图12示出了根据第二实施例的制造半导体结构的方法中的步骤。根据该第二实施例的制造方法与根据第一实施例的方法的不同之处在于，沉积镍层147的步骤在形成光敏树脂掩模220之前进行。
因此，利用根据该第二实施例的制造方法，在对第二金属层148进行局部蚀刻的子步骤之后，用于形成分别与第一连接区域和第二连接区域电接触的至少第一插入件主体145A、146A和第二插入件主体145B、146B的步骤可以包括以下子步骤，以便释放第一支撑件101、110、111、112、113、121、131的部分表面：
-沉积镍Ni，以形成与第二金属层148的部分、以及第一支撑件101、110、111、112、113、121、131的表面中与第二金属层148的部分不接触的部分相接触的镍层147，
-对镍层147进行局部蚀刻，使得镍层147的剩余部分覆盖第一支撑件101、110、111、112、113、121、131的一部分表面，所述镍层147布置在有源区域115中的支撑表面101、110、111、112、113、121、131上，至少部分地覆盖连接区域，所述蚀刻是诸如离子蚀刻的物理化学蚀刻，通过使用在蚀刻后去除的适当掩模来提供局部化，如图10所示，
-形成与镍层147和第一支撑件101、110、111、112、113、121、131的表面中与镍层147不接触的部分相接触的光敏树脂掩模320，在优选应用的构架内，所述树脂掩模设置有在第一组连接区域中的第一和第二连接区域处的镍层147上敞开的第一组开口中的第一开口322A和第二开口322B，以及在第二组连接区域中的第一和第二连接区域处的镍层147上敞开的第一开口323A和第二开口323B，所述树脂掩模是诸如聚酰胺的聚合物树脂，
-沉积将形成插入件主体145A、145B、146A、146B的材料层，该材料层与树脂掩模的表面、第一组开口中的第一开口322A和第二开口322B的壁、第二组开口中的第一开口323A和第二开口323B的壁、以及镍层147中的不与光敏树脂掩模220接触的部分相接触，在优选应用的构架内，该沉积包括连续沉积钛Ti、氮化钛TiN和镍，在沉积之后进行平坦化步骤以释放将形成插入件主体145A、145B、146A、146B的材料层的树脂掩模的表面，第一组插入件主体中的第一插入件主体145A和第二插入件主体145B、以及第二组插入件主体中的第一插入件主体146A和第二插入件主体146B以这种方式形成，如图11中所示，
-抑制光敏树脂掩模320，如图12中所示。
应当注意，根据以上描述的优选应用，插入件主体145A、145B、146A、146B中的每一个优选地包含镍Ni，以便于在对有源层147进行局部物理化学蚀刻步骤期间，限制插入件主体145A、145B、146A、146B中的每一个的被蚀刻的部分。
因此，在对有源层111、112、113进行局部物理化学蚀刻的步骤期间，插入件主体145A、145B、146A、146B仅被轻微蚀刻或者未被蚀刻，并且在对镍层147进行物理化学蚀刻步骤期间被各向异性蚀刻。如图12中所示，这种各向异性蚀刻导致蚀刻了插入件主体145A、145B、146A、146B在圆柱形基部和顶点处的部分，镍层147的被该基部保护的部分然后形成在所述蚀刻之后形成的插入件142A、142B、143A、143B的基部。
按照这种可能性，应当注意到，根据该第二实施例的半导体结构100与根据第一实施例的半导体结构的不同之处在于，对于第一组插入件中的第一和第二插入件142A、142B、143A、143B中的每一个：
-插入件主体145A、145B为不具有基部的中空圆柱体形式，
-镍层147形成插入件主体145A、145B、146A、146B的与第二金属层148的对应部分接触的基部，所述镍层未覆盖插入件主体145A、145B、146A、146B的侧壁。

Claims (10)

1.一种半导体结构(100)的制造方法，所述半导体结构(100)旨在通过混合方式连接至第二支撑件(200)，所述半导体结构(100)的制造方法包括以下步骤：
-提供包括衬底(101)和至少一个有源层(111、112、113)的第一支撑件(101、110、111、112、113、121、131)，所述有源层(111、112、113)包括至少一种氮化的半导体材料，所述半导体结构(100)的至少一个有源区域(115)以及所述有源区域(115)的至少一个第一连接区域和至少一个第二连接区域布置在所述有源层(111、112、113)中，所述有源区域(115)的所述第一连接区域和所述第二连接区域与所述第一支撑件(101、110、111、112、113、121、131)的表面齐平；
-形成分别与所述第一连接区域和所述第二连接区域电接触的至少一个第一插入件主体(145A、146A)和至少一个第二插入件主体(145B、146B)，所述形成步骤包括形成覆盖所述第一支撑件(101、110、111、112、113、121、131)的一部分表面的镍层(147)，所述镍层(147)布置在所述有源区域(115)处的支撑表面(101、110、111、112、113、121、131)上，至少部分地覆盖所述第一连接区域和所述第二连接区域，
-对所述有源层(111、112、113)进行局部物理化学蚀刻，通过所述镍层(147)保护所述有源层(111、112、113)的包括所述有源区域(115)的部分来提供局部蚀刻，
-对所述镍层(147)进行物理化学蚀刻，在释放所述镍层(147)中的所述第一支撑件(101、110、111、112、113、121、131)的至少一部分表面之后停止蚀刻，所述第一支撑件(101、110、111、112、113、121、131)的该部分表面包括所述第一支撑件(101、110、111、112、113、121、131)的在所述第一连接区域和所述第二连接区域之外的表面，所述镍层(147)的剩余部分以及所述第一插入件主体(145A、146A)和所述第二插入件主体(145B、146B)中的每一个用于形成第一插入件(142A、143A)和第二插入件(142B、143B)，
-从所述第一衬底(101)释放所述有源层(111、112、113)，所述释放使得能够形成所述半导体结构(100)。
2.根据权利要求1所述的制造方法，其中，用于形成所述第一插入件(142A、143A)和所述第二插入件主体(142B、143B)的步骤包括以下子步骤：
-形成金属层(148)的分别覆盖所述第一连接区域和所述第二连接区域的至少第一部分和第二部分，
-形成分别与所述金属层(148)的所述第一部分和所述第二部分接触的第一插入件主体(145A、146A)和第二插入件主体(145B、146B)，
-沉积与所述支撑表面(101、110、111、112、113、121、131)、所述金属层(148)的所述第一部分和所述第二部分、以及所述第一插入件主体(145A、146A)和所述第二插入件主体(145B、146B)接触的所述镍层(147)，所述镍层(147)形成所述第一插入件主体(145A、146A)和所述第二插入件主体(145B、146B)的涂层。
3.根据权利要求1所述的制造方法，其中，用于形成所述第一插入件主体(145A、146A)和所述第二插入件主体(145B、146B)的步骤包括以下子步骤：
-形成金属层(148)的分别覆盖所述第一连接区域和所述第二连接区域的至少第一部分和第二部分，
-沉积覆盖不与所述金属层(148)的所述第一部分和所述第二部分接触的所述支撑表面(101、110、111、112、113、121、131)、以及所述金属层(148)的所述第一部分和所述第二部分的镍层(147)，
-形成分别在所述金属层(148)的所述第一部分和所述第二部分处与所述镍层(147)接触的所述第一插入件主体(145A、146A)和所述第二插入件主体(145B、146B)。
4.根据权利要求3所述的制造方法，其中，所述第一插入件主体(145A、146A)和所述第二插入件主体(145B、146B)包括镍。
5.根据权利要求1所述的制造方法，其中，所述第一插入件主体(145A、146A)和所述第二插入件主体(145B、146B)包括选自碳化硅和碳化钨中的碳化物。
6.根据权利要求1所述的制造方法，其中，所述有源层(111、112、113)包括氮化镓。
7.根据权利要求1至6中任一项所述的制造方法，其中，所述半导体结构(100)的所述有源区域(115)是二极管，所述第一连接区域和所述第二连接区域分别对应于所述二极管的阳极和阴极的金属触点(122A、122B、123A、123B)。
8.根据权利要求7所述的半导体结构(100)的制造方法，其中，所述有源层包括：
-具有第一类型导电性的第一有源子层(111)，所述第二连接区域是所述第一有源子层(111)的连接区域，
-适于发光的有源区域(112)，所述有源区域(112)包括至少一个量子阱，
-具有第二类型导电性的第二有源子层(113)，所述第二类型导电性与所述第一类型导电性相反，所述第一连接区域是所述第二有源子层(113)的连接区域。
9.一种半导体装置(10)的制造方法，所述半导体装置(10)包括半导体结构(100)，所述方法包括以下步骤：
-使用根据权利要求1所述的制造方法形成半导体结构(100)，
-提供第二支撑件(201)，所述第二支撑件至少包括第三连接区域(222A、223A)和第四连接区域(222B、223B)、以及由延展性导电材料制成的第一突起和第二突起(242A、242B、243A、243B)，所述第三连接区域(222A、223A)和所述第四连接区域(222B、223B)对应于所述半导体结构(100)的所述第一连接区域和所述第二连接区域，所述第一突起和所述第二突起分别与所述第三连接区域(222A、223A)和所述第四连接区域(222B、223B)电接触，
-通过将所述第一插入件(142A、143A)和所述第二插入件(142B、143B)分别插入由延展性导电材料制成的所述第一突起(242A、243A)和所述第二突起(242B、243B)中，使所述第一连接区域和所述第二连接区域分别与所述第三连接区域(222A、223A)和所述第四连接区域(222B、223B)连接。
10.根据权利要求9所述的装置的制造方法，其中，所述半导体结构(100)是发光二极管，所述第二支撑件(201)包括适于提供和控制所述发光二极管的控制电路(202)。
CN201911377387.1A 2018-12-28 2019-12-27 用于混合组装的结构和包括该结构的装置的优化制造方法 Pending CN111384211A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1874362A FR3091411B1 (fr) 2018-12-28 2018-12-28 Procédés de fabrication optimisés d’une structure destinée à être assemblée par hybridation et d’un dispositif comprenant une telle structure
FR1874362 2018-12-28

Publications (1)

Publication Number Publication Date
CN111384211A true CN111384211A (zh) 2020-07-07

Family

ID=66676798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911377387.1A Pending CN111384211A (zh) 2018-12-28 2019-12-27 用于混合组装的结构和包括该结构的装置的优化制造方法

Country Status (4)

Country Link
US (1) US11289439B2 (zh)
EP (1) EP3675187B1 (zh)
CN (1) CN111384211A (zh)
FR (1) FR3091411B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091411B1 (fr) * 2018-12-28 2021-01-29 Commissariat Energie Atomique Procédés de fabrication optimisés d’une structure destinée à être assemblée par hybridation et d’un dispositif comprenant une telle structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351898A (zh) * 2005-12-27 2009-01-21 三星电子株式会社 Ⅲ族氮化物类发光装置
US20130328013A1 (en) * 2011-03-23 2013-12-12 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
CN107112392A (zh) * 2015-01-15 2017-08-29 欧司朗光电半导体有限公司 光电子半导体器件及其制造方法
WO2018033689A1 (fr) * 2016-08-18 2018-02-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de connection intercomposants à densité optimisée

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2876243B1 (fr) 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
FR2928033B1 (fr) 2008-02-22 2010-07-30 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.
FR3091411B1 (fr) * 2018-12-28 2021-01-29 Commissariat Energie Atomique Procédés de fabrication optimisés d’une structure destinée à être assemblée par hybridation et d’un dispositif comprenant une telle structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351898A (zh) * 2005-12-27 2009-01-21 三星电子株式会社 Ⅲ族氮化物类发光装置
US20130328013A1 (en) * 2011-03-23 2013-12-12 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
CN107112392A (zh) * 2015-01-15 2017-08-29 欧司朗光电半导体有限公司 光电子半导体器件及其制造方法
WO2018033689A1 (fr) * 2016-08-18 2018-02-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de connection intercomposants à densité optimisée

Also Published As

Publication number Publication date
EP3675187A1 (fr) 2020-07-01
FR3091411B1 (fr) 2021-01-29
US11289439B2 (en) 2022-03-29
US20200211989A1 (en) 2020-07-02
FR3091411A1 (fr) 2020-07-03
EP3675187B1 (fr) 2021-06-23

Similar Documents

Publication Publication Date Title
CN100424804C (zh) 用于微机电开关的贵金属接触
US7777337B2 (en) Semiconductor device having damascene interconnection structure that prevents void formation between interconnections
US7419906B2 (en) Method for manufacturing a through conductor
US20050009333A1 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses
US20050218497A1 (en) Through electrode, spacer provided with the through electrode, and method of manufacturing the same
US20110207239A1 (en) Bicompatible electrodes
US11227892B2 (en) MRAM integration with BEOL interconnect including top via
US10847475B2 (en) Advanced crack stop structure
US20070042542A1 (en) Method for fabricating an interconnect arrangement with increased capacitive coupling and associated interconnect arrangement
US10770395B2 (en) Silicon carbide and silicon nitride interconnects
US10685915B2 (en) Via contact resistance control
CN112825341A (zh) 形成多个光电器件的公共电极的方法
US8497207B2 (en) Methods of forming semiconductor devices including landing pads formed by electroless plating
CN111384211A (zh) 用于混合组装的结构和包括该结构的装置的优化制造方法
US20200035621A1 (en) Advanced crack stop structure
JP3415081B2 (ja) 半導体装置及び半導体装置の製造方法
US10903117B2 (en) Fabricating vias with lower resistance
US11239402B2 (en) Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component
JP4995968B2 (ja) 半導体素子を製作する方法
US7666776B2 (en) Methods of forming conductive structures
KR100301045B1 (ko) 반도체소자의다층배선형성방법
CN118450714A (zh) 阻变存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240405

AD01 Patent right deemed abandoned