CN107112234A - 纳米线阵列的雕刻方法及纳米线阵列 - Google Patents

纳米线阵列的雕刻方法及纳米线阵列 Download PDF

Info

Publication number
CN107112234A
CN107112234A CN201580069459.XA CN201580069459A CN107112234A CN 107112234 A CN107112234 A CN 107112234A CN 201580069459 A CN201580069459 A CN 201580069459A CN 107112234 A CN107112234 A CN 107112234A
Authority
CN
China
Prior art keywords
nano
wire
wire array
array
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580069459.XA
Other languages
English (en)
Inventor
程春
石润
刘世源
陈鹏程
欧阳文开
陈宏�
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern University of Science and Technology
Original Assignee
Southern University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern University of Science and Technology filed Critical Southern University of Science and Technology
Publication of CN107112234A publication Critical patent/CN107112234A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0361—Tips, pillars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/056—Arrays of static structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及纳米技术领域，具体公布一种纳米线阵列的雕刻方法。这种方法包括：1)制作纳米线；2)在所述纳米线表面进行多层光刻胶的涂覆处理，形成NAs@PR基质，用紫外光曝光NAs@PR基质，最后将NAs@PR基质浸没在刻蚀溶液中。通过本雕刻方法，获得质量高、形态和密度可控的纳米线阵列。

Description

纳米线阵列的雕刻方法及纳米线阵列
技术领域
本发明属于纳米技术领域，特别涉及一种纳米线阵列的雕刻方法及纳米线阵列。
背景技术
紫外半导体激光器被广泛应用在光子学、信息存储、生物学、医学治疗上。其中，氧化锌(ZnO)由于其低廉的花费、较大的带隙(3.37eV)、较大的激发态结合能(60MeV)和冷光性能成为一种重要的基础材料。它被广泛使用在许多方面，比如气敏元件、紫外滤光材料和抗菌材料。现今，许多氧化锌纳米结构(如纳米棒、纳米桥和纳米钉)已经被生产出来，并在搭建功能性纳米电子设备方面拥有很大的潜力。
合理控制纳米结构对于修饰各种纳米材料的功能性质是必须的。因此ZnO纳米线阵列构成的有序纳米结构是我们十分需要的，同时我们希望这些纳米结构在各向异性参数，周期结构和尺寸上是可控调整的，从而可以被应用于制备具有优异可靠性能的光学、热学和与电子纳米器件。
用于制备氧化锌竖直纳米线阵列图案的方法有许多种，并被分成三大类：预成像模板法、后组装法和原位生长法。然而，在纳米线阵列的二维图形化控制方面，这些现有的生长方法无法精确控制纳米线的长度，并不可避免地会造成由于侧向生长或杂质诱导生长而导致的低成像分辨率。因此，我们希望能够实现竖直氧化锌纳米线的大面积雕刻，使得该材料的优异特性与实际应用价值能够被有效利用。
发明内容
针对目前纳米阵列质量不高、形态不可控以及密度不可控等问题，本发明提供一种纳米线阵列的雕刻方法。
为了实现上述发明目的，本发明的技术方案如下：
一种纳米线阵列的雕刻方法，包括以下步骤：
1)制作纳米线；
2)在所述纳米线表面进行多层光刻胶的涂覆处理，形成NAs@PR基质，用紫外光曝光NAs@PR基质，最后将NAs@PR基质浸没在刻蚀溶液中。
本发明提供的纳米线阵列的雕刻方法，在纳米线上涂覆较厚的光刻胶层的步骤使纳米线阵列的精确切除和图形构造成为了可能，同时实现纳米线的可控化剪裁。结合激光直写刻蚀技术，将这种方法扩展到更复杂的纳米线基纳米结构的雕刻上。由于操作简单以及对金属氧化物半导体工艺良好的兼容性，此方法促进了基于纳米线或者纳米颗粒纳米结构的搭建，并使其在谐振器、纳米光子器件、传感器、超级电容器、太阳能电池、纳米发生器及三维场效应管等功能纳米器件中作为结构基元起到作用。
附图说明
图1为本发明实施例纳米线阵列的雕刻方法两个三维雕刻基本操作的流程图；
图2a为本发明实施例纳米线阵列的雕刻方法获得的氧化锌纳米线阵列经过0s、4.3s和8.6s的曝光后的SEM图像；
图2b为本发明实施例纳米线阵列的雕刻方法获得的方格网图案的氧化锌纳米线阵列的SEM图像；
图3a～3d为本发明实施例纳米线阵列的雕刻方法获得的多种图样的氧化锌纳米线阵列的SEM图像；
图4为本发明实施例纳米线阵列的雕刻方法在雕刻的纳米线阵列图样边缘处形成斜面的示意图。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供了一种纳米线阵列的雕刻方法，具体包括如下步骤：
1)制作纳米线；
2)在所述纳米线表面进行多层光刻胶的涂覆处理，形成NAs@PR基质，用紫外光曝光NAs@PR基质，最后将NAs@PR基质浸没在刻蚀溶液中。
本发明的雕刻方法能够被用于雕刻ZnO、Si、GaN纳米线阵列。
上述步骤4)中的刻蚀溶液可以是稀硝酸溶液(5％V/V)或是硝酸(质量百分比为70％)和氢氟酸(质量百分比为49％)以摩尔比1:2.5混合得到的混合液或是4.5mol/L的氢氧化钠溶液。
根据本发明的一个实施例，所合成的纳米线长度为9-12微米。
考虑到ZnO是上述领域中重要的基础材料，故本发明将采用ZnO纳米线作为待雕刻的优选实施例。
图1展示了两个三维雕刻基本操作的流程示意图：切割/削短和图形化。首先，通过旋涂将ZnO纳米线阵列完全浸没在光刻胶中以形成ZnNAs@PR基质，具体如图1a；
将获得的ZnNAs@PR基质曝光在紫外灯光下并在光刻工艺后显影(如图1b)。
根据一个优选实施例，在硅衬底上生成的ZnO纳米线能够按照如下步骤制成：装有ZnO粉末的氧化铝舟被放在管式炉的中心，涂有光刻胶的硅衬底被放置在气流下游以便于ZnO纳米线的成核和生长。管式炉被加热到1200-1400℃，并在真空条件(～10-2Torr)下维持0.5-1小时用来蒸发ZnO。而长度为9-12μm的ZnO纳米线在被置于在700～900℃温区的衬底上生长出来。
根据本发明中的一个实施例，生长在硅衬底上的ZnO纳米线阵列能够按照如下步骤雕刻：将多层光刻胶涂覆在ZnO纳米线阵列上，继而硬烘处理。使用掩模对准器将形成的ZnO NAs@PR基质置于掩模版下，然后使用400nm紫外线曝光后显影。将此基质浸没在稀释的HNO3溶液中刻蚀掉纳米线阵列中裸露的部分，然后用丙酮和去离子水冲洗获得的产物。稀HNO3溶液的浓度大概为4-6％V/V。
按照一个优选的实施例，以3500-4500rpm的速度用时25s-35s将光刻胶旋涂在ZnO纳米线阵列上，涂覆光刻胶的层数随着纳米线的长度而改变。
本发明更倾向于使用长度约为12μm的ZnO纳米线阵列，并重复三次标准旋涂过程以形成NAs@PR基质，并确保纳米线阵列完全浸入在光刻胶中。因此，被涂覆的光刻胶的总厚度达到13μm。
本发明认为光刻胶的最优总厚度范围为12-13μm。与已有的光刻工艺相比，本发明中的最终光刻胶厚度相对较大。
据报道，竖直纳米线阵列可以有效地捕获光，并且纳米线之间的间隙有助于光的透射。在传统光刻工艺中，目标衬底上光刻胶的厚度通常少于2μm，而在掩模版上的金属层(通常Cr)边缘处的光衍射是光刻分辨率降低的主要因素。为了减小这种影响，掩模版和衬底紧密附着的接触模式是最常见的光刻模式。与上述模式不同，在本申请中，光刻胶浸没在纳米线阵列中并形成达12μm的厚层。虽然所选择的光刻胶对于400nm的UV光是透明的，但是相对长的光传输路径将增强光衍射以至于雕刻的分辨率降低。
按照本发明的一个实施例，硬烘需要在110-130℃下进行保持50-70s。
对于纳米线阵列的切割，曝光时间以一定方法控制，使得只有一定厚度的光刻胶在显影后被除去，纳米线阵列的顶部继而暴露出来。图2a显示出了通过切割工艺剪短后的ZnO纳米棒的SEM图像。
从图2a可以看出，纳米线阵列的高度在曝光4.3s后从12μm降低到9.9μm(约2.1μm)。当曝光时间增加至8.6秒时，纳米线阵列的缩短量增加了两倍，约4.2μm。
纳米线阵列的缩短量随曝光时间线性增加。因此，切割工艺使得能够精确控制ZnO纳米线阵列的高度，而通过其他自组装技术在纳米线阵列上几乎不能实现。
图2b显示出了通过图案化工艺实现的具有正方形栅格构造的ZnO纳米阵列的SEM图像。我们发现常规光刻技术可以被很好地应用于纳米线阵列的二维图案化，而且所得最终产物与图案化金属-催化剂/种子诱导法生长出的产物类似。与其他组装技术相比，本发明所述的三维雕刻方法显示出显著的优点，因为通过常规光刻便可以容易地同时实现切割和图案化，以实现对纳米线阵列的雕刻。图3a～d展现了本发明设计剪裁出的几种ZnO纳米线阵列，例如线阵列(图a，网格(图3b)和磁盘阵列(图3c)。可以通过改变光刻条件(例如掩模版和曝光时间)来改变ZnO纳米线阵列的尺寸，高度和形状以及它们在一个单元中的密度。
图3d为雕刻出的圆形，六角形和三角形ZnO纳米线阵列，显示出优异的形状雕刻性能。通常，光刻的分辨率约为2μm。为了获得最小二维图形的物理尺寸，本发明采用了具有一系列圆盘图案的掩模版，其中圆盘直径为1μm至20μm。实验结果表明，圆盘直径大于5μm的ZnO纳米线阵列仍然可以保持圆形，然而，圆盘直径小于5μm的ZnO纳米线阵列则只能被制造成不规则形状(图未示出)。
根据一个有关纳米线阵列图案化的实施例，本发明使用了具有理想图案的掩模版，另外，由于光刻胶过厚(12μm)我们需要相对较长的曝光时间(30s)以达到目的。
本发明进一步发现纳米线的长径比和直径极大地影响了雕刻结果。当光进入NAs@PR基质时，在光刻胶和纳米线界面上的反射和折射导致了扩散的光剂量分布。具有大长径比的纳米线由于在旋涂光刻胶之后的毛细管效应而趋于聚集成束，并显著地阻挡光透射并增强光散射。具有大直径的纳米线是刚性的并且几乎不聚集，但是它们仍然有助于光散射。因此，雕刻的纳米线阵列的图案边缘通常可以预见具有倾斜平面，这可以由图2和图3所示的观察结果证实。
图4描述了在雕刻的纳米线阵列图样边缘处形成斜面的示意图。图案化光刻胶层的边缘处显示了倾斜平面轮廓。该结果表明在曝光过程中，NAs@PR基质中有较强的光散射存在，这是本发明所述雕刻技术的分辨率降低的主要原因。为了得到可接受的结果，我们有必要考虑所有相关因素，比如纳米线直径、长径比和光刻胶的选择。
按照优选实施例，本发明采用直径小于200nm、长径比小于20的纳米线，实验结果显示这些纳米线在进行雕刻时受光散射的影响更少。约2.5μm的分辨率接近传统的光刻工艺分辨率(2.0μm)。而纳米线的优选直径范围为50nm-200nm。
纳米线长径比的优选范围为1-20。
上述的雕刻工艺和参数同样可以被应用于Si纳米线阵列和GaN纳米线阵列。
为了更好的说明本发明的技术方案，下面通过多个实施例对本发明做进一步的解释说明。
实施例1
ZnO纳米线阵列的生长：通过气相输运工艺合成ZnO纳米线：将含有3gZnO粉末的氧化铝舟放置在管式炉的中心。
带有已设图案光刻胶的硅衬底被放置在下游用于ZnO纳米线的成核和生长。
将管式炉加热至1300℃，并在真空条件(约10-2Torr)下保持温度半小时，然后将温度降至约800℃。
在800℃下，长度约为12μm的ZnO纳米线可以生长在衬底上。
实施例2
ZnO纳米线阵列的雕刻：以4000rpm的速度旋涂30秒将三层光刻胶(AZ1518光刻胶)涂覆在ZnO纳米线阵列上，然后在120℃下硬烘60秒。
在这个例子中，ZnO纳米线阵列的长度约为12μm，并将标准旋涂步骤重复三次使纳米线阵列完全浸入光刻胶中以形成NAs@PR基质。
使用掩模对准器(ABM公司)将形成的ZnONAs@PR基质置于掩模版下，然后使用400nm紫外线曝光。
对于纳米线阵列的切割，曝光时间为4.3s，纳米线阵列的高度会被减短2.1μm。对于纳米线阵列的图形化，我们使用了一种特定图案的掩模版，而对于本发明中较厚的光刻胶(12μm)，最宜曝光时间为30s。
显影后，将基质浸入稀HNO3溶液(5％V/V)中保持5s以蚀刻掉纳米线阵列中裸露的部分(图1c)。然后通过用丙酮和去离子水洗涤样品除去光刻胶后，分别实现了纳米线阵列的切割和图形化(图1d)。
实施例3
Si纳米线阵列的雕刻：以4000rpm的速度旋涂30秒将三层光刻胶(AZ1518光刻胶)涂覆在Si纳米线阵列上，然后在120℃下硬烘60秒。
在这个例子中，Si纳米线阵列的长度约为12μm，并将标准旋涂步骤重复三次使纳米线阵列完全浸入光刻胶中以形成NAs@PR基质。使用掩模对准器(ABM公司)将形成的ZnONAs@PR基质置于掩模版下，然后使用400nm紫外线曝光。对于纳米线阵列的切割，曝光时间为4.3s，纳米线阵列的高度会被减短2.1μm。
对于纳米线阵列的图形化，使用一种特定图案的掩模版，而对于本发明中较厚的光刻胶(12μm)，最宜曝光时间为30s。显影后，将基质浸入硝酸(质量百分比70％)和氢氟酸(质量百分比49％)的混合液(摩尔比1:2.5)中保持5s以蚀刻掉纳米线阵列中裸露的部分。然后通过用丙酮和去离子水洗涤样品除去光刻胶后，分别实现了纳米线阵列的切割和图形化。
实施例4
GaN纳米线阵列的雕刻：以4000rpm的速度旋涂30秒将三层光刻胶(AZ1518光刻胶)涂覆在GaN纳米线阵列上，然后在120℃下硬烘60秒。在这个例子中，GaN纳米线阵列的长度约为12μm，并将标准旋涂步骤重复三次使纳米线阵列完全浸入光刻胶中以形成NAs@PR基质。
使用掩模对准器(ABM公司)将形成的ZnO NAs@PR基质置于掩模版下，然后使用400nm紫外线曝光。对于纳米线阵列的切割，曝光时间为4.3s，纳米线阵列的高度会被减短2.1μm。
对于纳米线阵列的图形化，使用一种特定图案的掩模版，而对于本发明中较厚的光刻胶(12μm)，最宜曝光时间为30s。
显影后，将基质浸入4.5mol/L NaOH溶液中保持5s以蚀刻掉纳米线阵列中裸露的部分。然后通过用丙酮和去离子水洗涤样品除去光刻胶后，分别实现了纳米线阵列的切割和图形化。
样品表征：所有上述例子中的检测手段都是通过飞利浦扫描电子显微镜(SEM，XL-30)和带有能量弥散X射线光谱仪(EDX)的JEOL高分辨透射电子显微镜(HRTEM，2010F)实现的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种纳米线阵列的雕刻方法，其特征在于：包括以下步骤：
1)制作纳米线；
2)在所述纳米线表面进行多层光刻胶的涂覆处理，形成NAs@PR基质，用紫外光曝光NAs@PR基质，最后将NAs@PR基质浸没在刻蚀溶液中。
2.如权利要求1所述的纳米线阵列的雕刻方法，其特征在于：所述纳米线的长度为9～12μm。
3.如权利要求1～2任一项所述的纳米线阵列的雕刻方法，其特征在于：构成所述纳米线可以由ZnO、Si、GaN中的任一种构成。
4.如权利要求3所述的纳米线阵列的雕刻方法，其特征在于：所述ZnO制成的纳米线在硅衬底表面生长。
5.如权利要求1所述的纳米线阵列的雕刻方法，其特征在于：所述光刻胶的总厚度为12～13μm。
6.如权利要求1所述的纳米线阵列的雕刻方法：其特征在于：所述NAs@PR基质在紫外光下曝光，使得部分所述光刻胶被移除。
7.如权利要求1所述的纳米线阵列的雕刻方法，其特征在于：所述紫外光曝光过程中，使用的掩膜版具有系列圆盘图案，所述圆盘图案中圆盘直径为1μm～20μm。
8.如权利要求1所述的纳米线阵列的雕刻方法，其特征在于：所述纳米线的直径为1nm～500nm。
9.如权利要求1～8任一项所述的纳米线阵列的雕刻方法获得的纳米线阵列。
CN201580069459.XA 2015-09-17 2015-09-17 纳米线阵列的雕刻方法及纳米线阵列 Pending CN107112234A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/089884 WO2017045185A1 (en) 2015-09-17 2015-09-17 A method for three dimensional sculpturing of nanowire arrays

Publications (1)

Publication Number Publication Date
CN107112234A true CN107112234A (zh) 2017-08-29

Family

ID=58288027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069459.XA Pending CN107112234A (zh) 2015-09-17 2015-09-17 纳米线阵列的雕刻方法及纳米线阵列

Country Status (2)

Country Link
CN (1) CN107112234A (zh)
WO (1) WO2017045185A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108871026A (zh) * 2018-08-30 2018-11-23 桂林电子科技大学 一种超薄热管毛细结构及其制备方法
CN109801733A (zh) * 2018-12-29 2019-05-24 深圳大学 X射线吸收光栅制作方法及其x射线吸收光栅
CN111217319A (zh) * 2019-11-20 2020-06-02 西南交通大学 一种一维ZnO纳米异质结阵列的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102556949A (zh) * 2012-01-13 2012-07-11 合肥工业大学 一种尺寸可控的硅微/纳米线阵列的制备方法
US20140030873A1 (en) * 2012-07-27 2014-01-30 National Taiwan University Of Science And Technology Method for fabricating patterned silicon nanowire array and silicon microstructure
CN103984055A (zh) * 2014-05-09 2014-08-13 京东方科技集团股份有限公司 一种偏光结构及其制作方法、显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257178A (zh) * 2013-04-25 2013-08-21 南通大学 一种一维纳米电极材料及其制备方法与应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102556949A (zh) * 2012-01-13 2012-07-11 合肥工业大学 一种尺寸可控的硅微/纳米线阵列的制备方法
US20140030873A1 (en) * 2012-07-27 2014-01-30 National Taiwan University Of Science And Technology Method for fabricating patterned silicon nanowire array and silicon microstructure
CN103984055A (zh) * 2014-05-09 2014-08-13 京东方科技集团股份有限公司 一种偏光结构及其制作方法、显示面板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GRUEV . V IKTOR.: "Fabrication of a dual-layer aluminum nanowires polarization filter array", 《OPTICS EXPRESS》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108871026A (zh) * 2018-08-30 2018-11-23 桂林电子科技大学 一种超薄热管毛细结构及其制备方法
CN108871026B (zh) * 2018-08-30 2020-05-08 桂林电子科技大学 一种超薄热管毛细结构及其制备方法
CN109801733A (zh) * 2018-12-29 2019-05-24 深圳大学 X射线吸收光栅制作方法及其x射线吸收光栅
CN109801733B (zh) * 2018-12-29 2020-10-27 深圳大学 X射线吸收光栅制作方法及其x射线吸收光栅
CN111217319A (zh) * 2019-11-20 2020-06-02 西南交通大学 一种一维ZnO纳米异质结阵列的制备方法
CN111217319B (zh) * 2019-11-20 2023-04-11 西南交通大学 一种一维ZnO纳米异质结阵列的制备方法

Also Published As

Publication number Publication date
WO2017045185A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
Zhang et al. Recent advancement on micro-/nano-spherical lens photolithography based on monolayer colloidal crystals
KR20160037948A (ko) 반도체 발광 소자 및 그 제조 방법
US8758985B2 (en) Method of fabricating nanostructure array and device including nanostructure array
CN103907056B (zh) 独立自支撑膜的制造及其在纳米颗粒图案合成中的应用
CN107112234A (zh) 纳米线阵列的雕刻方法及纳米线阵列
CN102701143A (zh) 微纳米透镜片辅助聚光光刻工艺制备有序微纳米结构
CN103226215A (zh) 具有宽度周期性渐变表面的全息光栅制备方法
CN103199004A (zh) 一种iii族氮化物纳米结构的制作方法
CN104966588A (zh) 一种制备纳米级金属网格透明导电薄膜的方法
WO2004088005A1 (ja) 高密度柱状ＺｎＯ結晶膜体とその製造方法
CN105372728A (zh) 具有拉曼增强性质的一维、二维或三维纳米间隙阵列及其制备方法
CN102466967B (zh) 一种大高宽比衍射光学元件的制作方法
CN107416765A (zh) 在平面或曲面上形成纳米凹凸结构的方法
Ahsanulhaq et al. Etch-free selective area growth of well-aligned ZnO nanorod arrays by economical polymer mask for large-area solar cell applications
US20120129283A1 (en) Light emitting device and method for enhancing light extraction thereof
CN102466980A (zh) 基于电子束光刻和x射线曝光制作多层膜闪耀光栅的方法
CN104743507B (zh) 一种在微器件表面区域性生长氧化锌纳米线阵列的方法
CN111999786A (zh) 一种用不透光膜遮盖球面中心的半球状透镜及其制备方法
CN101214989A (zh) 一种制备氧化锌纳米结构的方法
KR101282291B1 (ko) 산화아연 요철구조의 형성방법 및 이를 이용한 태양전지의 제조방법
KR101340953B1 (ko) 산화아연 나노로드 패턴의 제조방법 및 이에 의하여 제조된 산화아연 나노로드 패턴
KR101345256B1 (ko) 산화아연 나노 구조체 제조방법
JP2007178873A (ja) 光学素子
KR20100010796A (ko) 홀로그램 리소그래피를 이용한 산화아연 나노구조물의제조방법
KR20130120848A (ko) 단방향으로 수평 성장된 산화아연 나노로드 어레이 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829