CN107111082A - 多层基板 - Google Patents

Abstract

本公开内容总体涉及利用光信号经由网络传输数据的高速光纤网络。所公开的主题包括涉及头部子组件和/或光电子子组件的装置和方法。在一些方面中，所公开的设备和方法可以涉及头部子组件，该头部子组件可以包括：多层基板，其具有底层、具有顶薄膜信号线的顶层和顶层与底层之间的具有厚膜迹线的一个或更多个中间层，厚膜迹线电耦接至顶薄膜信号线；以及光电子部件，其位于多层基板之上并且与信号线电耦接。

Description

多层基板

背景技术

本公开内容涉及利用光信号经由网络传输数据的高速光纤网络。与诸如基于铜线的网络的其他类型的网络相比，光纤网络具有各种优点。许多现有的铜线网络以关于铜线技术的接近最大可能的数据传输速率和接近最大可能的距离工作。光纤网络能够比铜线网络所可能的在更远的距离以更大的速率可靠地传输数据。

所要求保护的主题不限于解决任何缺点的配置或者仅在诸如上述环境的环境中工作的配置。仅提供该背景以说明可以利用本公开内容的情况的示例。

发明内容

在一个示例中，头部(header)子组件包括：多层基板，其具有底层、具有顶薄膜信号线的顶层和顶层与底层之间的具有厚膜迹线的一个或更多个中间层，厚膜迹线电耦接至顶薄膜信号线；以及光电子部件，其位于多层基板之上并且与信号线电耦接。

在另一示例中，头部子组件包括：多层基板，其具有底层、顶层和在顶层与底层之间的一个或更多个中间层，所述顶层包括具有第一尺寸公差的顶薄膜信号线，所述一个或更多个中间层具有厚膜迹线，厚膜迹线电耦接至顶薄膜信号线，并且厚膜迹线具有大于第一尺寸公差的第二尺寸公差；以及光电子部件，其位于多层基板之上并且与信号线电耦接。

在又一示例中，一种方法包括：形成包括顶材料层、底材料层和中间材料层的材料层；通过厚膜金属化在材料层中的至少一个上形成厚膜迹线；以及通过薄膜金属化在材料层中的至少一个上形成薄膜信号线。

在另一示例中，一种方法包括：形成多层基板，包括形成底层、顶层和中间层，通过厚膜金属化在中间层中的至少一个中间层上形成厚膜迹线，以及通过薄膜金属化在顶层上形成薄膜信号线；以及将一个或更多个光电子部件耦接至所述多层基板，所述光电子部件被配置成发送或接收光学信号。

本发明内容旨在以简化的形式介绍一系列的概念，这些概念在下面的详细描述中进一步描述。本发明内容不是为了识别所公开主题的关键特征或基本特征，也不旨在用于帮助确定权利要求的范围。另外的特征和优点将在下面的描述中阐述，并且根据描述部分地将是明显的，或者可以通过实践习得。

附图说明

图1A是示例光电子子组件的透视图。

图1B是图1A的光电子子组件的侧截面图。

图2A是图1A至图1B的光电子子组件的头部子组件的顶透视图。

图2B是图1A至图1B的光电子子组件的头部子组件的底透视图。

图2C是图1A至图1B的光电子子组件的头部子组件的侧视图。

图2D是图1A至图1B的光电子子组件的头部子组件的顶视图。

图2E是图1A至图1B的光电子子组件的头部子组件的底视图。

图3是图1A至图1B的光电子子组件的头部子组件的分解透视图。

图4A是图1A至图1B的光电子子组件的光学部件的顶透视图。

图4B是图1A至图1B的光电子子组件的光学部件的底透视图。

图4C是图1A至图1B的光电子子组件的光学部件的截面透视图。

具体实施方式

将参照附图和具体语言用来描述本公开内容的各个方面。利用附图和描述的方式不应被解释为限制其范围。根据包括权利要求在内的公开内容，另外的方面可以是明显的或者可以通过实践来习得。

以下说明书和权利要求书中使用的术语和词语不限于书面含义，而仅用于使得能够清楚和一致地理解本公开内容。应该理解的是，除非上下文另有明确规定，单数形式包括复数指示物。因此，例如提及“部件表面”包括对这些表面中的一个或更多个的引用。

术语“基本上”是指所述特征、参数或值不必精确地实现，而是包括例如公差、测量误差、测量精度限制以及本领域技术人员公知的其他因素的偏差或变化可以以不排除特征旨在提供的效果的量发生。

术语“光电子子组件”可以用于指光电子组件的任何部分。然而，有时本公开内容可以使用“光电子子组件”来指代光电子组件的特定部分，如可通过上下文指示。

高速光纤网络利用光信号(也可以被称为光学信号)经由网络来传输数据。与诸如基于铜线的网络的其他类型的网络相比，光纤网络具有各种优点。许多现有的铜线网络以关于铜线技术的接近最大可能的数据传输速率和接近最大可能的距离工作。光纤网络能够比铜线网络所可能的在更远的距离以更大的速率可靠地传输数据。

虽然光纤网络利用光信号来携带数据，但许多电子设备例如计算机和其他网络设备使用电信号。因此，光电子组件可用于将电信号转换为光学信号，将光学信号转换为电信号，或将电信号转换为光学信号以及将光学信号转换为电信号。

光电子组件可以包括光电子子组件(OSA)例如接收器光电子子组件(ROSA)、发射器光电子子组件(TOSA)或者接收器光电子子组件(ROSA)和发射器光电子子组件(TOSA)两者。ROSA利用诸如光电二极管的光检测器来接收光信号，并且将光信号转换为电信号。TOSA接收电信号并且发送相应的光信号。TOSA可以包括光学发射器，例如生成通过光纤网络传输的光的激光器。光电子组件或子组件可以包括诸如光学部件和/或电子部件的各种部件。

光电子组件或子组件可以包括诸如光学部件和/或电子部件的各种部件。光学部件涉及光学信号并且可以例如发射、接收、传输、携带、聚焦和/或准直光学信号。涉及电信号的电气部件可以例如接收、传输、携带、转换、变换、调制和/或放大电子信号。光电子部件可以涉及电信号和光学信号两者，并且可以被称为换能器部件。光电子部件(例如二极管或激光器)可以将光信号改变为电信号和/或将电信号改变为光学信号。

一些光电子组件可以包括多个通道(多通道光电子组件)，其中每个通道对应于通过光纤传播的一个或更多个光学信号的集合。多通道光电子组件可以通过光纤网络支持增加的数据传输速率。例如，四通道光电子组件能够以约相当于可比较的单通道光电子组件的数据传输速率的四倍的数据传输速率发送和接收数据。

联接器(ferrule)组件可以用在光纤网络中以将光纤与光电子组件、光电子子组件、光学部件和/或电子部件物理地和/或光学地耦接。例如，联接器组件可用于将ROSA和/或TOSA耦接至作为光纤网络的一部分的光纤，从而允许ROSA接收光学信号和/或允许TOSA传输光学信号。另外地或可替选地，联接器组件可以形成被配置成在光纤网络中传输或接收电信号或光学信号的光电子组件或子组件的一部分。

一些光电子组件可以包括紧密密封的壳体以保护部件。然而，紧密密封的壳体内的空间可能受到限制，特别是在如果光电子组件符合小形状因子的行业标准的情况下。此外，增加紧密密封的壳体的尺寸可能增加制造光电子组件的成本。相反，减小紧密密封的壳体的尺寸可能降低制造光电子组件的成本。

生产一些紧密密封的结构可能会增加光电子组件的生产成本。在一些情况下，生产具有较大紧密密封的部分的紧密密封的结构可能比生产具有较小紧密密封的部分的紧密密封的结构更贵。一些紧密密封的结构可能增加光电子组件的复杂度。另外地或可替选地，一些紧密密封的结构可能增加光电子组件的尺寸。

光电子组件可能需要符合可以指定光电子组件的诸如尺寸、功率处理、部件接口、工作波长或其他规格的方面的某些标准。这样的标准的示例包括CFP、XAUI、QSFP、QSFP+、XFP、SFP和GBIC。符合这样的标准可能会限制光电子组件设计的结构、尺寸、成本、性能或其他方面。这样的标准还可能限制光电子子组件的部件的构造，例如接纳联接器组件和/或诸如壳体的紧密密封的结构的接纳器。

在一些光电子组件中，电子和/或射频信号传输线(RF线)可以耦接激光器或光电子组件的其他部件。RF线的电气性能(RF性能或RF响应)对于操作光电子组件可能是重要的。准确地控制和/或减小RF线的尺寸可能有助于具有合适和/或有利的射频性能的光电子组件。然而，光电子组件的部件的设计和定位可能阻碍RF线的长度被充分地控制和/或最小化。RF线的电气性能对于例如以1、2、4、10、30吉比特每秒(Gb/s)或更高的频率工作的相对较高频率的光电子组件可能是特别重要的。

可以大量地生产诸如光电子子组件或光电子子组件的一部分的部件，并且所生产的部件可能需要符合规定所生产的部件的各个方面(例如形状、尺寸和/或定位)的规格。所生产的部件可以包括规格的变化。因为所生产的子组件可能是适合的或者适合工作，所以可能允许一些规格的变化。规格中的一些变化可能会导致不合适的部件。公差可以指规格的允许变化量(例如尺寸或定位)。一些规格可能具有较高(较宽)或较低(较严格)的公差。例如，光电子子组件的外部尺寸可以具有较宽的公差，因为变化可能不影响所产生的光电子子组件的操作。在另一示例中，光学部件的定位可能需要较严格的公差，因为定位影响光学信号的聚焦和/或传输。在又一示例中，RF线的尺寸可能需要较严格的公差，因为尺寸可能显著影响RF性能。

选择的生产工艺可能会影响变化的普遍度和程度。在一些情况下，可以控制生产过程以增加或减少变化的范围、变化的频率或其他方面。在一些情况下，将部件生产为较严格的公差可能会增加生产成本(或者反之亦然)。例如，较严格的公差生产工艺可能比较宽的公差生产工艺更昂贵。较严格的公差可能会导致更多不合适的部件。不合适的部件可能被丢弃，而不会恢复生产成本或者修理不合适的部件而增加生产成本。可以修改生产工艺以减少或消除不适合的部件的生产，但在一些情况下，这会增加成本。

图1A至图1B示出了示例光电子子组件460。光电子子组件460可以包括光学部件400和头部子组件420。光电子子组件460可以包括：TOSA，其被配置成将电信号转换为光学信号；ROSA，其配置成将光学信号转换为电信号；或者TOSA和ROSA，其将电信号转换为光学信号以及将光学信号转换为电信号。

头部子组件420可以包括：多层基板442，其具有位于顶层440与底层448之间的中间层446；以及光电子部件428，其耦接至多层基板442或者形成在多层基板442上。光电子部件428可以被配置成向光纤网络发送光学信号和/或从光纤网络接收光学信号。另外地或可替选地，光电子部件428可以被配置成将电信号转换为光学信号和/或将光学信号转换为电信号。

光学部件400可以包括在壳体顶部416与壳体底部418之间延伸的壳体406。壳体406可以包括窗402、由壳体406限定的开口412以及被配置成传送、引导和/或聚焦光学信号的透镜404。壳体底部418可以包括被配置成与头部子组件420耦接的壳体凸缘414。在一些配置中，光学部件400可以紧密密封头部子组件420的一部分。

图2A至图2E以及图3示出了可以是光电子子组件460的一部分的头部子组件420。头部子组件420可以包括被配置成耦接至壳体凸缘414的壳体座430。光电子部件428可以包括可以用在诸如TOSA、ROSA和/或其他光电子子组件的光电子子组件中的任何合适的部件。光电子部件428可以包括驱动器、监视器光电二极管、集成电路、电感器、电容器、接收器、接收器阵列、控制电路、透镜、激光器阵列或者任何合适的光电子部件。光电子部件428可以包括诸如棱镜、透镜、反射镜、滤波器或者其他合适的部件的光学部件426。一些光电子部件428可以通过信号线438、引线接合(未示出)或者其他合适的互连而彼此电耦接。另外地或可替选地，一些光电子部件428可以彼此光学耦接。

在一种配置中，如果光电子子组件460包括TOSA，则光电子部件428可以包括激光器424或激光器阵列(例如如果光电子子组件460是多通道光电子子组件)。在另一配置中，如果光电子子组件460包括ROSA，则光电子部件428可以包括接收器或接收器阵列(例如如果光电子子组件460是多通道光电子子组件)。在又一配置中，头部子组件420可以包括TOSA和ROSA，并且光电子部件428可以包括适合于TOSA和ROSA两者的部件。

尽管如图所示，光电子部件428看起来是分立的，但是光电子部件428可以不是分立的部件。光电子部件428可以被构建在多层基板442的各层之间和/或被印刷在多层基板442的层之间。多层基板442的层可以有助于电容特性和/或用作电源和接地平面，和/或可以在其间具有电介质，从而允许作为平行板电容器工作。

在未示出的配置中，光电子子组件460可以被配置成多通道光电子组件的一部分。头部子组件420的各方面可以有助于信号线438、通孔452和/或迹线432的精确定位和/或间距，以电耦接被配置成发送和/或接收多组光学信号的多通道激光器阵列和/或多通道接收器阵列，每组光学信号对应于多通道光电子子组件的一个通道。在一些配置中，光电子子组件460可以是被配置成发送和/或接收四通道数据的四通道光电子子组件。在一些方面中，光电子子组件460可以符合QSFP标准。

光电子子组件460的方面可以有助于降低生产成本。例如，光电子子组件460的一些方面可以简化生产工艺和/或可以降低用于生产光电子子组件460的材料的成本。光电子子组件460的一些方面可以有助于具有理想的RF性能的光电子子组件460的成本有效的生产。

将在下面更详细描述的头部子组件420的方面可以允许信号线438和/或光电子部件428的精确定位和/或间距。这可以有助于制造并入头部子组件420的紧凑型光电子子组件。另外地或可替选地，信号线438的精确定位和/或间距可以允许被包括在光电子子组件460中的较大尺寸或较大量的光电子部件428，这是因为光电子部件428可以被定位成彼此较靠近。

头部子组件420的方面可以有助于保持通过信号线438传输的数据信号的完整性，这可以包括将信号阻抗保持在可接受的水平内。在一个方面中，可以通过精确地控制可以是信号线438、通孔452和/或迹线432(参见例如图3)的RF线的形状、位置和/或尺寸来管理阻抗。可以基于将在光电子子组件460中经历的电条件和RF条件来选择信号线438、通孔452和/或迹线432的形状、位置和/或尺寸。例如，可以执行信号线438、通孔452和/或迹线432的各种设计的计算机模拟，以识别生成可接受的RF性能或RF响应的那些设计。

多层基板442可以包括位于顶层440与底层448之间的中间层446。多层基板442的每个层可以是平面的并且被定位成彼此平行(尽管也可以实现其他构造)。如图所示，多层基板442可以包括总共五个层，其中三个中间层446在顶层440与底层448之间。然而，多层基板442可以包括任何合适数目的总层或中间层446。在一些配置中，底层448可以指多个底层448，并且顶层440可以指多个顶层440。在一些情况下，多层基板442可以包括总共十个以上的层。多层基板442的层(例如底层448、中间层446和/或顶层440)可以由诸如陶瓷材料的任何基板材料形成。多层基板442的至少一部分可以由陶瓷材料形成。多层基板442的至少一部分可以由硅、二氧化硅、铝氧化物、硝酸铝、氧化铝、蓝宝石、锗、砷化镓、硅和锗的合金或者磷化铟形成。

信号线438(为清楚起见，在附图中仅标注了其中的一些)可以电耦接光电子部件428中的任何一个以向光电子部件428和/或其他部件传输电力、数据信号和/或控制信号。一些信号线438可以是RF线。在一些配置中，信号线438可以耦接至顶层440或者与顶层440成一体。尽管信号线438可以由任何合适的导电材料形成，但是在一些示例中，信号线438可以由诸如银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)、钨-钼(WMo)的金属或者其他材料形成。信号线438可以通过任何合适的方法形成。在一些方面中，信号线438可以通过薄膜金属化工艺形成。在这些方面中，薄膜金属化工艺可以允许RF线被控制和/或最小化以保持RF性能。

导电材料的迹线432(为了清楚起见，在附图中仅标注了其中的一些)可以耦接至一个或更多个中间层446或者与一个或更多个中间层446成一体。尽管迹线432可以由任何合适的导电材料形成，但是迹线432可以由诸如银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)、钨-钼(WMo)的金属或者其他材料形成。迹线432可以通过任何合适的方法形成。在一些方面中，迹线432可以通过诸如厚膜金属化工艺的成本有效的工艺来形成。在一些配置中，迹线432可以是信号线438的一部分。

头部子组件420可以包括能够允许电力和/或控制信号被传输到头部子组件420和/或光电子部件428的接触焊盘444(为了清楚起见，在附图中仅标注了其中的一些)。在一些配置中，接触焊盘444可以耦接至底层448或者与底层448成一体。接触焊盘444能够接合(engage)柔性电路、印刷电路板(PCB)或者其他连接器和/或电子组件。尽管接触焊盘444可以由任何合适的导电材料形成，但是在一些示例中，接触焊盘444可以由诸如银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)、钨-钼(WMo)的金属或其他材料形成。接触焊盘444可以通过任何合适的方法形成。在一些方面中，接触焊盘444可以通过诸如厚膜金属化工艺的成本有效的工艺来形成。在一些配置中，接触焊盘444可以是信号线438的一部分。

导电材料的通孔452(为了清楚起见，在附图中仅标注了其中的一些)可以延伸穿过多层基板442的一部分。例如，一个或更多个通孔452可以延伸穿过以下中的一个或更多个：底层448、至少一个中间层446和顶层440。一些通孔452可以电耦接至迹线432、接触焊盘444、信号线438和/或光电子部件428。通孔452可以允许电力信号和/或控制信号在迹线432、接触焊盘444、信号线438和/或光电子部件428之间传播。

在一些配置中，通孔452可以与多层基板442一起形成，或者在一些或所有层彼此耦接之后耦接至多层基板442。例如，多层基板442的一个或更多个层可以包括导电材料例如迹线432，当层彼此耦接时，迹线432形成通孔452。在另一示例中，可以穿过多层基板442的一个或更多个层形成开口，并且导电材料可以定位在开口中以形成通孔452。可以穿过多层基板442的一个或更多个层来钻孔或冲孔出开口。然后，可以在开口内沉积或金属化导电材料以形成通孔452。尽管通孔452可以由任何合适的导电材料形成，但是在一些示例中，通孔452可由诸如铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)、钨-钼(WMo)的金属或者其他材料形成。在一些配置中，通孔452可以是信号线438的一部分。

参照图1A至图1B、图2A至图2E以及图3，将更详细地描述形成多层基板442的方面。所描述的工艺的方面可以应用于与附图所示的结构相似或本质上不同的其他结构。形成多层基板442可以包括形成陶瓷材料的材料层。材料层可以通过任何合适的工艺或工艺的组合形成。一些或全部材料层可以由硅、二氧化硅、铝氧化物、硝酸铝、氧化铝、蓝宝石、锗、砷化镓、硅和锗的合金或者磷化铟形成。

每个材料层可以是平面的并且对应于多层基板442的层。具体地，顶材料层可以对应于顶层440，底材料层可以对应于底层448和/或中间材料层可以对应于中间层446。在一些情况下，顶材料层和/或底材料层可以通过与中间材料层的工艺不同的工艺形成。

如将在下面进一步详细描述的，每个材料层最终可以被切或切割成或者被分割成单独的单元。在一些情况下，在分离材料层之前对材料层执行某些处理步骤(如下所述)可以有助于成本有效的和/或有效的生产多层基板442，这是因为可以由材料层形成多个多层基板。在材料层而不是多层基板442的层上执行某些处理步骤可以简化生产工艺，降低材料成本和/或减少生产的时间范围。

在一些配置中，可以利用厚膜金属化在中间层446上形成迹线432，并且薄膜金属化可用于在顶层440和/或底层448上形成信号线438。以下将更详细地描述厚膜金属化和薄膜金属化。薄膜金属化可以允许信号线438和/或光电子部件428的精确定位和/或间距。薄膜金属化可以通过将信号线438的形状、位置和/或尺寸控制到严格的公差来促进阻抗管理。厚膜金属化可以有助于中间层446和/或头部子组件420的成本有效的生产。在一些方面中，厚膜处理有助于在一些层的正面和背面上具有数个导电层的多层的简单且灵活的制造。薄膜和厚膜金属化的组合可以有助于具有期望的RF性能的光电子子组件460的成本有效的生产。薄膜金属化和厚膜金属化的组合可以允许更多或更大的光电子部件428被包括在光电子子组件460上。

形成多层基板442可以包括通过厚膜金属化(进行厚膜金属化)形成导电迹线或半导电迹线。厚膜金属化可以在中间层446上形成导电迹线或半导电迹线例如迹线432。在一些情况下，厚膜金属化可以形成接触焊盘444。在一些配置中，厚膜金属化可以在顶层440和底层448上形成导电迹线或半导电迹线。在其他配置中，厚膜金属化可以不用于在顶层440和底层448上形成导电迹线或半导电迹线。经受厚膜金属化的层可以被称为厚膜层。导电迹线或半导电迹线可以形成在厚膜层的顶面或底面上。可以将厚膜金属化的任何步骤(下面描述)应用于厚膜层的顶面、厚膜层的底面或者厚膜层的顶面和厚膜层的底面。

厚膜金属化可以包括在诸如一个或更多个中间材料层或者一个或更多个中间层446的厚膜层上沉积金属化。金属化组合物可以通过任何合适的工艺沉积，例如印刷或涂覆。合适的印刷工艺的示例可以包括丝网印刷、旋转印刷、压印和/或喷墨印刷。金属化组合物可以包括导电或半导电材料例如金属、陶瓷粉末和/或有机介质。在一些配置中，金属化组合物可以包括铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)、钨-钼(W-Mo)或者其他材料。

丝网印刷可以包括在厚膜层上或之上定位模板。厚膜层的被模板覆盖的部分可以被称为被覆部分，并且厚膜层的未被模板覆盖的部分可以被称为未覆盖部分。丝网印刷可以包括使填充刀(fill blade)或刮刀跨越模板和/或厚膜层移动。丝网印刷可以包括在厚膜层的未覆盖部分上沉积金属化组合物。丝网印刷可以包括在厚膜层的被覆部分之上的模板上沉积金属化组合物(并且从而不将金属化组合物沉积在厚膜层的被覆部分上)。丝网印刷金属化组合物可以包括重复关于多层金属化组合物的上述丝网印刷步骤中的任何步骤。在一些配置中，多层金属化组合物的各层可以包括不同的组合物。

厚膜金属化可以包括干燥和/或固化。干燥和/或固化可以包括允许金属化组合物在印刷之后安置一段时间。干燥和/或固化可以包括允许金属化组合物的液体组分蒸发。蒸发金属化组合物的液体组分可以将金属化组合物耦接到基板或者促进将金属化组合物耦接到基板。干燥和/或固化可以包括加热金属化组合物和/或厚膜层以促进和/或加速蒸发。干燥和/或固化可以包括加热金属化组合物和/或厚膜层以将金属化组合物耦接到基板或者促进将金属化组合物耦接到基板。干燥和/或固化可以包括将金属化组合物引导和/或暴露于某一波长的光(例如紫外光)或其他辐射(辐射是以射线或波或粒子的形式传输的能量)。干燥和/或固化将金属化组合物转化(或有助于转换)成导电或半导电迹线例如迹线432。

厚膜金属化可以包括焙烧金属化组合物和/或厚膜层。焙烧可以包括将金属化组合物和/或厚膜层暴露于升高的温度一段时间。另外地或可替选地，干燥和/或固化、焙烧可以将金属化组合物转化(或有助于转化)成导电或半导电迹线例如迹线432。焙烧可以包括金属化组合物和/或厚膜层的烧结、接合和/或退火。

升高的温度可以是任何合适的温度，并且可以取决于金属化组合物和/或厚膜层的各种性质。例如，升高的温度可以取决于金属化组合物和/或厚膜层的组成、尺寸和/或其他性质。升高的温度还可以取决于焙烧过程的各个方面例如压力、暴露时间和/或其他方面。升高的温度可以大于300℃，例如在600℃与1800℃之间的范围中。在一些配置中，升高的温度可以是约850℃，例如在650℃与1050℃之间的范围中。在这种配置中，升高的温度可以有助于形成具有期望的电特性和/或粘合强度的迹线432。

厚膜金属化可以包括去除材料，例如厚膜层的一部分、金属化组合物的一部分和/或迹线432的一部分。去除可以包括机械加工、切割、蚀刻、修整和/或其他合适的处理。修整可以包括去除迹线432的一部分以调整金属化组合物的尺寸和/或调整迹线432的电特性。例如，迹线432的一部分可以通过激光修整去除，因此迹线具有特定的电阻值、电压响应、频率响应、公差和/或其他特性。修整可以包括允许电流流过迹线432，评估来自迹线432的反馈，和/或主动去除迹线432的一部分以调节电阻、电压响应、频率响应、公差和/或其他特性。

在一些示例中，厚膜金属化可以产生具有0.13毫米(正的或负的)或更大的高度公差的迹线。在一些示例中，厚膜金属化可以产生具有约0.15毫米的宽度和/或具有0.13毫米(正的或负的)或更大的公差的迹线。在一些示例中，厚膜金属化可以产生具有在0.10毫米与0.20毫米之间、0.05毫米与0.25毫米之间、0毫米与0.3毫米之间的宽度的迹线。在一些示例中，厚膜金属化可以产生以下迹线：具有在0.15毫米的迹线之间的间距和/或具有0.13毫米(正的或负的)或更大的公差。

形成多层基板442可以包括通过薄膜金属化(进行薄膜金属化)来形成导电或半导电信号线。薄膜金属化可以在顶层440和底层448上形成导电或半导电信号线例如信号线438。尽管未示出，但是信号线438可以位于底层448上。在一些情况下，薄膜金属化可以形成接触焊盘444。在一些配置中，薄膜金属化不可以用于在中间层446上形成导电或半导电迹线。经历薄膜金属化的层可以被称为薄膜层。导电或半导电迹线可以形成在薄膜层的顶面或底面上。在一些情况下，信号线438可以位于顶层440的顶面上，以电耦接至光电子部件428。可以将薄膜金属化的任何步骤(下面描述的)应用于薄膜层的顶面、薄膜层的底面或者薄膜层的顶面和薄膜层的底面。

薄膜金属化可以包括在薄膜层上沉积导电或半导电材料的薄膜(薄膜材料)。薄膜材料可以包括铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)、钨-钼(WMo)或者其他材料。沉积可以包括用于沉积材料薄膜的任何工艺，例如镀覆、化学溶液沉积、旋涂、化学气相沉积(CVD)、旋涂、化学气相沉积、等离子体增强CVD、原子层沉积、热蒸发、溅射或其他合适的方法。

在一些情况下，通过化学气相沉积(CVD)沉积可以允许信号线438的尺寸(例如高度、堆叠高度、金属化宽度、信号线438之间的间距或其他尺寸)被精确控制在可接受的公差内。在一些情况下，通过化学气相沉积进行沉积可以允许将信号线438成本有效地产生到足够的尺寸和公差。

CVD可以包括将薄膜层暴露于前驱气体。前驱气体可以包括待沉积以在薄膜层上形成导电或半导电材料的元素。前驱气体可以是可以在薄膜层的表面上反应和/或分解以产生沉积物的挥发性前驱物。前驱气体可以被稀释在载气中。CVD可以包括加热薄膜层和/或控制薄膜层的温度。CVD可以包括在大约环境温度下将前驱气体输送到反应室中。当前驱气体经过薄膜层或者与薄膜层接触时，它们可以反应或分解，从而在薄膜层上形成固相沉积物，例如形成信号线438。薄膜金属化可以包括干燥、固化、焙烧和/或其他合适的处理步骤。

薄膜金属化可以包括去除沉积物的一部分、信号线438和/或薄膜层的一部分。去除可以包括机械加工、切割、蚀刻、修整和/或其他合适的工艺。修整可以包括去除信号线438的一部分以调整金属化组合物的尺寸和/或调整信号线438的电特性。例如，信号线438的一部分可以通过激光修整来去除，因此迹线具有特定的电阻值、电压响应、频率响应、公差和/或其他特性。修整可以包括允许电流流过信号线438，评估来自信号线438的反馈，和/或主动移除信号线438的一部分以调整电阻、电压响应、频率响应、公差和/或其他特性。在一些配置中，由薄膜金属化和/或CVD形成的信号线438可能不需要去除信号线438的任何一部分，这是因为信号线438的尺寸、电阻值、电压响应、频率响应、公差和/或其他特性可以被精确地控制。

在一些示例中，薄膜金属化可以产生具有约0.1微米的高度(或堆叠高度)和/或具有30微米(正的或负的)的公差的钛的信号线。在一些示例中，薄膜金属化可以产生具有约0.2微米的高度(或堆叠高度)和/或具有30微米(正的或负的)的公差的钯的信号线。在一些示例中，薄膜金属化可以产生高度为约3微米其中公差为1微米(正的或负的)的金的信号线。在一些示例中，薄膜金属化可以产生具有在2微米至4微米之间、1微米至5微米之间、0微米至6微米之间的高度、约3微米的高度或者其他合适高度的金的信号线。在一些示例中，薄膜金属化可以产生具有1微米(正的或负的)的高度公差的信号线。在一些示例中，薄膜金属化可以产生具有约0.03毫米的宽度和/或具有0.03毫米(正的或负的)的公差的信号线。在一些示例中，薄膜金属化可以产生具有在0.01毫米与0.05毫米之间的宽度的信号线。在一些示例中，薄膜金属化可以产生信号之间的间距为0.03毫米且公差为0.03毫米(正的或负的)的信号线。在一些示例中，薄膜金属化可以产生信号线之间的间距在0.01毫米与0.05毫米之间的信号线。

可以通过对准一个或更多个材料层然后将对准的材料层彼此耦接来形成多层基板442。对准的材料层可以通过热接合、焊接、粘合、机械紧固、任何合适工艺和/或上述的组合来耦接。在一些方面中，对准和耦接的材料层可以被分隔成形成多层基板例如多层基板442的单独的单元。例如，对准和耦接的材料层可以被切割成几个多层基板。对准和耦接的层可以通过机械切割、激光切割、等离子切割、机械加工或者任何其他合适的工艺来切割。

形成多层基板442可以包括划线、仿形(profiling)和/或钻孔。划线可以包括刻痕和/或机械地去除多层基板442或材料层的一部分，以削弱多层基板442或材料层以促进机械分割。划线可以包括跨越多层基板442或材料层形式发射成行的激光脉冲，激光脉冲去除对应于直线或曲线的材料，从而削弱多层基板442或材料层，因此可以将部分进行机械分离。

在各种生产阶段，光电子部件428中的至少一个可以耦接至以下至少之一：材料层、顶层440、底层448和中间层446。光电子部件428中的至少一个可以物理地、电学地或光学地耦接。另外地或可替选地，光电子部件428中的至少一个可以形成在以下至少之一上：材料层、顶层440、底层448和中间层446。例如，光电子部件428中的至少一个可以在形成信号线438之后耦接至顶材料层或者形成在顶材料层上。在另一示例中，光电子部件428中的至少一个可以在形成信号线438之后耦接至顶层440或形成在顶层440上，但是在材料层被分离之后形成多层基板的单独的单元。在又一示例中，光电子部件428中的至少一个可以耦接至底层448或底材料层或者形成在底层448或底材料层上。在一些情况下，在材料层被分离之前形成一些光电子部件428或耦接一些光电子部件428以形成多层基板的单独的单元可能更具成本有效性。

在一些配置中，可以控制薄膜金属化以产生具有比通过厚膜金属化产生的迹线432的公差更严格的公差的信号线438(或反之亦然)。例如，与迹线432的关于定位、高度、宽度、间距和/或其他尺寸的公差相比，通过薄膜金属化产生的信号线438可以包括较严格的关于定位、高度、宽度、间距和/或其他尺寸的公差。在一个示例中，薄膜金属化可以产生宽度为约0.03毫米其中公差为0.01毫米(正的或负的)的信号线438，并且厚膜金属化可以产生宽度为约0.15毫米其中公差为0.01毫米(正的或负的)的迹线432。在另一示例中，薄膜金属化可以产生信号线之间的间距为0.03毫米其中公差为0.01毫米(正的或负的)的信号线438，并且厚膜金属化可以产生迹线之间的间距为0.15毫米其中公差为0.075毫米(正的或负的)的迹线432。

因为薄膜金属化可以允许以比通过厚膜金属化产生的迹线432的公差更严格的公差产生信号线438(或反之亦然)，所以信号线438的一些或全部尺寸可以小于迹线432的一些或全部尺寸。例如，信号线438可以包括小于迹线432的宽度的宽度和/或信号线438可以包括小于迹线432的间距的间距(或反之亦然)。此外，薄膜金属化信号线的单个沉积层可以比厚膜金属化迹线的单个沉积层薄；然而，在沉积多个层之后，薄膜信号线和厚膜迹线的高度可以变化并且可以相对较厚或相对较薄。也就是说，多个沉积层可以产生较厚的信号线或较厚的迹线。

在这种配置中，信号线438的较严格的公差可以允许产生合适的信号线438以及合适的迹线432。具体地，信号线438的宽度和/或间距的较小变化可以允许产生具有较窄的宽度和/或间距的合适的信号线438，因为较严格的公差降低或消除了彼此接触的不适合的信号线的产生，因为宽度太宽或间距太窄。另外地或可替选地，迹线432的较大的宽度和/或间距可以允许产生合适的迹线432，因为迹线432的较大的宽度和/或间距可以减小或消除彼此接触的不合适的迹线的产生，因为宽度太宽或间距太窄(即使迹线432的尺寸公差可能大于信号线438的尺寸公差)。

可以使用薄膜金属化来产生具有关于定位、高度、宽度、间距和/或其他尺寸的更严格的公差的信号线438，以允许例如：较靠近地放置光电子部件428；生产诸如头部子组件420的较小的头部子组件；允许更多的光电部件428定位在头部子组件420上。厚膜金属化可以用于产生除信号线438之外的特征，例如迹线432，以便在不需要较严格的公差的情况下有助于低的生产成本。

另外地或可替选地，可以利用薄膜金属化来生产RF线，例如具有关于定位、高度、宽度、间距和/或其他尺寸的较严格的公差的信号线438，以控制RF响应。可以利用厚膜金属化来产生除了RF线之外的特征，例如迹线432，以便在不需要控制RF响应的情况下有助于低生产成本。

另外地或可替选地，头部子组件420可以包括于2014年10月28日提交的题为“SUBSTRATES INCLUDING OPTOELECTRONIC COMPONENTS”的美国临时申请第62/069,712号的任何合适方面，其通过引用整体并入本文。

参照图4A至图4C，将更详细地描述光学部件400。光学部件400可以包括在壳体顶部416与壳体底部418之间延伸的壳体406。壳体顶部416和壳体底部418通常指光学部件400的一部分，并且不限于光学部件400的端部处的或在光学部件400的端部附近的部分。壳体406可以包括窗402和由壳体406限定的开口412。开口412可以被配置成允许光信号穿过光学部件400的至少一部分传播到达窗402。窗402可以是至少部分地透光的，并且可以包括被配置成透镜404，透镜404传送、引导和/或聚焦在诸如头部子组件420、光纤和/或联接器组件的光电子部件之间传播的光学信号。例如，在一些配置中，光信号可以从光纤传播穿过光学部件400的开口412和透镜404到达头部子组件420。

光电子子组件460和/或光学部件400可以包括于2015年10月13日提交的题为“MULTI-LENS OPTICAL COMPONENTS”的美国专利申请第14/881693号和于2014年10月13日提交的题为“MULTI-LENS OPTICAL COMPONENTS”美国临时申请第62/063,225号的任何适当方面中，其全部内容通过引用并入本文。另外地或可替选地，光电子子组件660可以包括于2015年8月20日提交的题为“LENS RECEPTACLES”的美国专利申请第14/831499号和于2014年8月20日提交的题为“LENS RECEPTACLES”的美国临时申请第62/039,758号的任何合适方面中，其全部内容通过引用并入本文。

壳体406和/或窗402可以限定壳体空腔410。在一些配置中，当壳体空腔410耦接至头部子组件时，壳体空腔410可紧密密封头部子组件的一部分，并且因此可以被称为紧密密封的壳体空腔410。在未示出的配置中，壳体406可以包括可以有助于在光学部件400与窗402之间提供紧密密封的窗密封件。除了有助于提供紧密密封之外或替代有助于提供紧密密封，窗密封件可以有助于将窗402耦接至光学部件400。

壳体底部418可以被配置成与头部子组件420相接触。壳体406可以包括定位在壳体底部418上的壳体凸缘414。壳体凸缘414可被配置成耦接至头部子组件420的壳体座430。光学部件400可以通过熔接、焊接、玻璃焊接、粘合剂、紧固件、熔合或任何其他合适的技术耦接至头部子组件420。光学部件400与头部子组件420之间的耦接可以有助于紧密密封头部子组件420和/或光电子部件428的一部分。

如图所示，头部子组件420可以包括正方形或矩形配置。头部子组件420可以包括其他构造例如圆形、具有圆角或截角的正方形或者任何其他合适的构造。壳体顶部416可以被配置成与联接器组件或接纳器对接。如图所示，光学部件400可以是大致圆形或环形的，尽管在其他配置中，光学部件400可以是诸如矩形的任何合适的构造。在这样的配置中，头部子组件420、联接器组件和/或接纳器可以包括与光学部件400对接的对应配置，反之亦然。如图所示，壳体顶部416可以包括对应于联接器组件和/或接纳器的圆形构造的圆形构造。在可替选的配置中，壳体顶部416和壳体底部418可以包括矩形或其他合适的构造。

壳体406可以部分地或全部地由任何合适的材料形成，例如金属、塑料聚合物、玻璃或陶瓷。壳体406可以通过模制、机械加工、冲压、沉积、印刷或任何合适的技术形成。窗402可以部分地或全部地由透光材料形成。例如，窗402可以部分地或全部地由玻璃、塑料聚合物、硅化合物或其他合适的材料形成。窗402可以通过模制、机械加工、冲压、沉积或其他合适的工艺形成。在一些配置中，窗402可以与壳体406一体地形成。在这种配置中，窗402和壳体406可以由塑料聚合物、玻璃或其他合适的材料形成。

如图所示，透镜404可以由窗402的两侧上的透光的凸表面形成。透镜404可以被配置成在光纤、头部子组件420和/或其他部件之间聚焦和/或传播光信号。如图所示，透镜404可以包括圆形构造。在未示出的构造中，透镜404可以包括任何合适的构造，例如椭圆形、半圆形、圆顶形、球形或任何其他可行的构造。在一些配置中，透镜404可以由窗402的任一侧上的单个凸表面形成。

透镜404可以与窗402一体地形成或者在其生产期间或之后耦接至窗402。窗402和透镜404可以通过模制、机械加工、冲压、沉积或其他合适的工艺一体地形成。在一些情况下，一体地模制窗402和透镜404可有助于成本有效地生产光学部件400。

如果透镜404不与窗402一体地形成，则其可以通过模制、机械加工、冲压、沉积、任何其他合适的工艺或这些工艺的组合来单独地形成。然后，透镜404可以通过熔接、焊接、粘合剂或通过任何其他合适的耦接技术耦接至窗402。可替选地，如果透镜404不与窗402一体地形成，则可以通过沉积、印刷、机械加工或其他合适的工艺在窗402上形成透镜404。

在一些配置中，头部子组件可以包括：多层基板，其具有底层、具有顶薄膜信号线的顶层以及顶层与底层之间具有厚膜迹线的一个或更多个中间层，厚膜迹线可以电耦接至顶薄膜信号线；以及光电子部件，其可以位于多层基板之上并且与信号线电耦接。

在头部子组件的一些配置中，顶薄膜信号线可以具有第一尺寸公差，并且厚膜迹线可以具有大于第一尺寸公差的第二尺寸公差。在头部子组件的一些配置中，顶薄膜信号线的第一尺寸公差可以为约0.01毫米，并且厚膜迹线的第二尺寸公差可以为约0.15毫米。在头部子组件的一些配置中，厚膜迹线的宽度的公差可以大于顶薄膜信号线的宽度的公差。在头部子组件的一些配置中，迹线之间的间距的公差可以大于顶薄膜信号线之间的间距的公差。在头部子组件的一些配置中，厚膜迹线的定位的公差可以大于顶薄膜信号线的定位的公差。在头部子组件的一些配置中，厚膜迹线的高度的公差可以大于顶薄膜信号线的高度的公差。

在头部子组件的一些配置中，顶薄膜信号线可以具有第一尺寸，并且厚膜迹线可以具有比第一尺寸大的第二尺寸。在头部子组件的一些配置中，顶薄膜信号线可以具有小于厚膜迹线的宽度的宽度或者可以具有小于厚膜迹线的间距的间距。在头部子组件的一些配置中，顶薄膜信号线可以包括0.03毫米与0.05毫米之间的宽度，并且厚膜迹线可以包括0.10毫米与0.20毫米之间的宽度。在头部子组件的一些配置中，顶薄膜信号线可以包括0.03毫米与0.05毫米之间的间距，并且厚膜迹线可以包括0.15毫米与0.20毫米之间的间距。在头部子组件的一些配置中，顶薄膜信号线可以包括约0.03毫米的宽度，其中公差为0.01毫米。

在头部子组件的一些配置中，顶薄膜信号线或厚膜迹线可以由诸如银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)或钨钼(WMo)的金属形成。在头部子组件的一些配置中，顶薄膜信号线可以由钛(Ti)、钯(Pd)或金(Au)形成。

在头部子组件的一些配置中，顶薄膜信号线可以由高度为约0.1微米，其中公差为0.05微米的钛形成。在头部子组件的一些配置中，顶薄膜信号线可以由0.05微米与0.15微米之间的高度的钛形成。在头部子组件的一些配置中，顶薄膜信号线可以由高度为约0.2微米，其中公差为0.05微米的钯形成。在头部子组件的一些配置中，顶薄膜信号线可以由0.1微米与0.3微米之间的高度的钯形成。在头部子组件的一些配置中，顶薄膜信号线可以由高度为约3微米，其中公差为2微米的金形成。在头部子组件的一些配置中，顶薄膜信号线可以由具有在0微米与6微米之间、1微米与5微米之间、2微米与4微米之间以及约3微米的高度的金形成。在头部子组件的一些配置中，顶薄膜信号线可以包括信号线之间的0.03毫米的间距，其中公差为0.01毫米。在头部子组件的一些配置中，顶薄膜信号线可以包括0.03毫米的宽度，其中公差为0.01毫米。

在头部子组件的一些配置中，厚膜迹线可以由钨(W)、镍(Ni)或金(Au)形成。在头部子组件的一些配置中，厚膜迹线可以由钨形成，并且可以包括1微米与16微米之间、4微米与12微米之间、6微米与10微米之间、7微米与9微米之间或者约8微米的高度。在头部子组件的一些配置中，厚膜迹线可以由镍形成，并且可以包括0微米与6微米之间、0.1微米与5微米之间、1微米与3微米之间或约2微米的高度。在头部子组件的一些配置中，厚膜迹线可以包括约0.15毫米的宽度，其中公差为0.13毫米或更大。在头部子组件的一些配置中，厚膜迹线可以包括0毫米与0.15毫米之间或0.05毫米与0.2毫米之间的宽度。在头部子组件的一些配置中，厚膜迹线可以包括约0.15毫米的间距，其中公差为0.13毫米或更大。在头部子组件的一些配置中，厚膜迹线可以包括0毫米与0.3毫米之间、0.05毫米与0.25毫米之间或者0.10毫米与0.20毫米之间的迹线之间的间距。

在头部子组件的一些配置中，多层基板的至少一层可以用陶瓷材料、硅、二氧化硅、铝氧化物、硝酸铝、氧化铝、蓝宝石、锗、砷化镓、硅和锗的合金或者磷化铟形成。在头部子组件的一些配置中，光电子部件可以包括以下中的一个或更多个：至少一个接收器、至少一个发射器、多通道接收器阵列和多通道激光器阵列、驱动器、监视器光电二极管、集成电路、电感器、电容器、控制电路、透镜、棱镜、反射镜和滤波器。在头部子组件的一些配置中，底层可以包括底薄膜信号线。在头部子组件的一些配置中，顶薄膜信号线中的至少一个是RF线。在一些配置中，头部子组件可以包括延伸穿过多层基板的至少一部分的通孔。

在头部子组件的一些配置中，通孔可以由诸如银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)或钨钼(WMO)的金属形成。在头部子组件的一些配置中，通孔可以电耦接至信号线。在一些配置中，头部子组件可以包括底层上的接触焊盘，该接触焊盘电耦接至通孔。在头部子组件的一些配置中，接触焊盘可以是薄膜接触焊盘或厚膜接触焊盘。在头部子组件的一些配置中，接触焊盘可以用诸如银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)或者钨-钼(WMo)的金属形成。

在一些方面中，一种方法可以包括：形成包括顶材料层、底材料层和中间材料层的材料层；通过厚膜金属化在所述材料层的至少一个材料层上形成厚膜迹线；以及通过薄膜金属化在所述材料层的至少一个材料层上形成薄膜信号线。

在一些方面中，该方法可以包括在所述材料层的至少一个材料层上沉积金属化组合物。在该方法的一些方面中，沉积金属化组合物包括以下一种或更多种：涂覆、印刷、丝网印刷、旋转印刷、压印和喷墨印刷。

在该方法的一些方面中，沉积金属化组合物可以包括以下中的一个或更多个：在所述材料层的至少一个材料层之上定位模板；使填充刀跨越模板和所述材料层的至少一个材料层移动；在所述材料层的至少一个材料层的未覆盖部分上沉积金属化组合物；以及在所述材料层的至少一个材料层的被覆部分之上的模板上沉积金属化组合物。

在该方法的一些方面中，金属化组合物可以包括导电或半导电材料。在该方法的一些方面中，金属化组合物可以包括银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)和钨-钼(WMO)的之一或更多。

在一些方面中，该方法可以包括干燥或固化所述材料层的至少一个材料层。在一些方面中，该方法可以包括以下一种或更多种：允许金属化组合物安置一段时间；允许金属化组合物的液体组分蒸发；加热所述材料层的具有所述金属化组合物的至少一个材料层；使金属化组合物暴露于辐射；以及焙烧所述材料层的具有金属化组合物的至少一个材料层。在一些方面中，该方法可以包括以下一种或更多种：烧结、接合和退火具有金属化组合物的材料层。

在该方法的一些方面中，薄膜信号线或厚膜迹线可以包括以下的一种或更多种：银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)和钨-钼(WMo)。

在一些方面中，该方法可以包括在所述材料层的至少一个材料层上沉积薄膜材料。在该方法的一些方面中，薄膜材料可以包括以下中的一种或更多种：银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)和钨-钼(WMo)。

在该方法的一些方面中，沉积薄膜材料可以包括以下中的一种或更多种：镀覆、化学溶液沉积、旋涂、化学气相沉积(CVD)、旋涂、化学气相沉积、等离子体增强CVD、原子层沉积、热蒸发和溅射。在一些方面中，该方法可以包括使所述材料层中的至少一个暴露于前驱气体。在一些方面中，该方法可以包括使所述材料层中的至少一个加热至高于前驱气体的温度的温度。在一些方面中，该方法可以包括在前驱气体在所述材料层的至少一个材料层上形成固相沉积物之后进行干燥、固化、焙烧。

在一些方面中，该方法可以包括在顶材料层上形成薄膜信号线。在一些方面中，该方法可以包括在至少一个中间材料层上形成厚膜迹线。在一些方面中，该方法可以包括在底材料层上形成薄膜信号线。在一些方面中，该方法可以包括通过薄膜金属化或厚膜金属化在底材料层上形成接触焊盘。

在该方法的一些方面中，材料层可以通过以下中的一种或更多种形成：激光切割、机械加工、划线、机械切割、等离子体切割、金刚石切割、锯切和切割。在该方法的一些方面中，材料层中的至少一个层可以由以下中的一种或更多种形成：硅、二氧化硅、铝氧化物、硝酸铝、氧化铝、蓝宝石、锗、砷化镓、硅和锗的合金以及磷化铟。在一些方面中，该方法可以包括去除以下中的一个或更多个的一部分：材料层、厚膜迹线和薄膜信号线。

在一些方面中，该方法可以包括对准一个或更多个材料层并且将对准的材料层彼此连接。在该方法的一些方面中，材料层可以通过以下中的一个或更多个耦接：热粘合、焊接、粘合剂和机械紧固。在一些方面中，该方法可以包括将耦接的材料层分成多个多层基板。在该方法的一些方面中，可以通过以下中的一个或更多个分割耦接的材料层：机械切割、激光切割、等离子体切割、划线、成型(profiling)、钻孔和机械加工。

在一些方面中，该方法可以包括以下中的一个或更多个：将至少一个光电子部件耦接至材料层中的至少一个；以及在材料层中的至少一个上形成至少一个光电子部件。在该方法的一些方面中，至少一个光电子部件可以是以下中的一个或更多个：接收器、发射器、多通道接收器阵列和多通道激光器阵列。

在一些配置中，光电子子组件可以包括：包括上述任何合适的方面的头部子组件；包括在壳体顶部与壳体底部之间延伸的壳体的光学部件。所述光学部件可以包括以下中的一个或更多个：可以至少部分地透光的窗；由壳体限定的能够允许光信号传播过窗的孔；能够聚焦光信号的透镜；在壳体底部上的壳体凸缘；以及由壳体限定的壳体空腔；并且所述光学部件可以耦接至所述头部子组件并且至少部分地在所述空腔内紧密密封所述光电子部件中的至少一个光电子部件。

在一些配置中，头部子组件可以包括：多层基板，其具有底层、包括具有第一尺寸公差的顶薄膜信号线的顶层和顶层与底层之间的具有厚膜迹线的一个或更多个中间层，厚膜迹线可以电耦接至顶薄膜信号线，厚膜迹线可以具有大于第一尺寸公差的第二尺寸公差；以及光电子部件，其可以位于多层基板之上并且可以与信号线电耦接。在一些配置中，该头部子组件可以包括上述任何合适的方面。

在一些方面中，一种方法可以包括：通过形成底层、顶层和中间层来形成多层基板；通过厚膜金属化在所述中间层中的至少一个中间层上形成厚膜迹线；以及通过薄膜金属化在顶层上形成薄膜信号线；以及将一个或更多个光电子部件耦接至所述多层基板，所述光电子部件可以被配置成发送或接收光学信号。在一些方面中，该方法可以包括上述任何合适的方面。在不脱离本发明的精神或基本特征的情况下，本公开内容的各方面可以以其他形式实施。所描述的方面在所有方面都被认为是说明性的而不是限制性的。所要求保护的主题由所附权利要求而不是前面的描述来指示。属于权利要求的等同物的含义和范围内的所有变化将被包括在其范围内。

Claims (20)

1.一种头部子组件，包括：

多层基板，其包括：

底层；

具有顶薄膜信号线的顶层；以及

所述顶层与所述底层之间的具有厚膜迹线的一个或更多个中间层，所述厚膜迹线电耦接至所述顶薄膜信号线，以及

光电子部件，其位于所述多层基板之上并且与所述顶薄膜信号线电耦接。

2.根据权利要求1所述的头部子组件，其中，所述顶薄膜信号线具有第一尺寸公差，并且所述厚膜迹线具有大于所述第一尺寸公差的第二尺寸公差。

3.根据权利要求1所述的头部子组件，其中，所述顶薄膜信号线具有小于所述厚膜迹线的宽度的宽度，或者具有小于所述厚膜迹线的间距的间距。

4.根据权利要求2所述的头部子组件，其中，所述顶薄膜信号线由以下中的一个或更多个形成：

高度为约0.1微米的钛(Ti)，其中公差为0.05微米；

高度为约0.2微米的钯(Pd)，其中公差为0.05微米；或者

高度为约3微米的金(Au)，其中公差为2微米。

5.根据权利要求2所述的头部子组件，其中，所述顶薄膜信号线包括以下中的一个或更多个：

所述薄膜信号线之间的0.03毫米的间距，其中公差为0.01毫米；或者

0.03毫米的宽度，其中公差为0.02毫米。

6.根据权利要求2所述的头部子组件，其中，所述厚膜迹线由钨(W)、镍(Ni)或金(Au)形成，并且包括以下中的一个或更多个：

0微米与6微米之间的高度；或者

0毫米与0.3毫米之间的间距。

7.根据权利要求1所述的头部子组件，所述光电子部件包括以下中的一个或更多个：至少一个接收器、至少一个发射器、多通道接收器阵列和多通道激光器阵列、驱动器、监视器光电二极管、集成电路、电感器、电容器、控制电路、透镜、棱镜、反射镜或滤波器。

8.根据权利要求1所述的头部子组件，其中，所述顶薄膜信号线中的至少一个是RF线。

9.根据权利要求1所述的头部子组件，还包括所述底层上的接触焊盘，所述接触焊盘电耦接至穿过所述多层基板的至少一部分延伸的通孔，所述通孔电耦接至所述顶薄膜信号线。

10.一种方法，包括：

形成包括顶材料层、底材料层和中间材料层的材料层；

通过厚膜金属化在所述材料层中的至少一个上形成厚膜迹线；

通过薄膜金属化在所述材料层中的至少一个上形成薄膜信号线；以及

将一个或更多个光电子部件耦接至所述材料层，所述光电子部件与所述薄膜信号电耦接并且被配置成发送或接收光信号。

11.根据权利要求10所述的方法，还包括在所述顶材料层上沉积薄膜材料以形成所述薄膜信号线。

12.根据权利要求11所述的方法，其中，所述薄膜材料包括银(Ag)、金(Au)、镍(Ni)、钛(Ti)、钯(Pd)、钨(W)或钨-钼(WMO)中的一种或更多种。

13.根据权利要求11所述的方法，其中，沉积所述薄膜材料包括镀覆、化学溶液沉积、旋涂、化学气相沉积(CVD)、旋涂、化学气相沉积、等离子体增强CVD、原子层沉积、热蒸发或溅射中的一种或更多种。

14.根据权利要求11所述的方法，其中，沉积薄膜材料包括：

使所述材料层中的至少一个暴露于前驱气体；

将所述材料层中的至少一个加热至高于所述前驱气体的温度的温度；以及

在所述前驱气体在所述材料层中的至少一个上形成固相沉积物之后进行固化。

15.根据权利要求10所述的方法，还包括在所述中间材料层中的至少一个上形成所述厚膜迹线。

16.根据权利要求10所述的方法，还包括通过薄膜金属化或厚膜金属化在所述底材料层上形成接触焊盘。

17.根据权利要求10所述的方法，还包括在所述材料层中的至少一个上耦接或形成至少一个光电子部件，其中，所述至少一个光电子部件是接收器、发射器、多通道接收器阵列或多通道激光器阵列中的一个或更多个。

18.一种光电子子组件，包括：

包括多层基板的头部子组件，所述头部子组件包括：

底层；

具有顶薄膜信号线的顶层，所述顶薄膜信号线具有第一尺寸公差；

所述顶层与所述底层之间的具有厚膜迹线的一个或更多个中间层，所述厚膜迹线电耦接至所述顶薄膜信号线，所述厚膜迹线具有大于所述第一尺寸公差的第二尺寸公差；以及

光电子部件，其位于所述多层基板之上并且与所述顶薄膜信号线电耦接，以及

光学部件，其包括在壳体顶部与壳体底部之间延伸的壳体，所述光学部件包括：

至少部分地透光的窗；

能够聚焦光信号的透镜，所述透镜位于所述窗上；以及

由所述壳体限定的壳体空腔，

其中，所述光学部件耦接至所述头部子组件，并且紧密密封至少部分地在所述壳体空腔内的光电子部件中的至少一个光电子部件。

19.根据权利要求18所述的光电子子组件，所述光电子部件包括以下中的一个或更多个：至少一个接收器、至少一个发射器、多通道接收器阵列和多通道激光器阵列、驱动器、监视器光电二极管、集成电路、电感器、电容器、控制电路、透镜、棱镜、反射镜或滤波器。

20.根据权利要求1所述的头部子组件，其中，所述顶薄膜信号线中的至少一个是RF线。