CN107077643B - 基于mems的三维离子阱装置及其制造方法 - Google Patents

基于mems的三维离子阱装置及其制造方法 Download PDF

Info

Publication number
CN107077643B
CN107077643B CN201580058431.6A CN201580058431A CN107077643B CN 107077643 B CN107077643 B CN 107077643B CN 201580058431 A CN201580058431 A CN 201580058431A CN 107077643 B CN107077643 B CN 107077643B
Authority
CN
China
Prior art keywords
ion trap
electrodes
substrate
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580058431.6A
Other languages
English (en)
Other versions
CN107077643A (zh
Inventor
金兑炫
赵东日
李珉栽
洪锡俊
千弘珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Quantum Technologies GmbH
Original Assignee
Alpine Quantum Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Quantum Technologies GmbH filed Critical Alpine Quantum Technologies GmbH
Publication of CN107077643A publication Critical patent/CN107077643A/zh
Application granted granted Critical
Publication of CN107077643B publication Critical patent/CN107077643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/26—Mass spectrometers or separator tubes
    • H01J49/34—Dynamic spectrometers
    • H01J49/42—Stability-of-path spectrometers, e.g. monopole, quadrupole, multipole, farvitrons
    • H01J49/4205—Device types
    • H01J49/422—Two-dimensional RF ion traps
    • H01J49/4225—Multipole linear ion traps, e.g. quadrupoles, hexapoles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/40—Traps for removing or diverting unwanted particles, e.g. negative ions, fringing electrons; Arrangements for velocity or mass selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/0013—Miniaturised spectrometers, e.g. having smaller than usual scale, integrated conventional components
    • H01J49/0018—Microminiaturised spectrometers, e.g. chip-integrated devices, Micro-Electro-Mechanical Systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/26—Mass spectrometers or separator tubes
    • H01J49/34—Dynamic spectrometers
    • H01J49/42—Stability-of-path spectrometers, e.g. monopole, quadrupole, multipole, farvitrons
    • H01J49/4205—Device types
    • H01J49/424—Three-dimensional ion traps, i.e. comprising end-cap and ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/70—Photonic quantum communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在本发明的实施例中，提供一种离子阱装置及其制造方法，所述离子阱装置的基板的上侧或者下侧包括第一RF电极轨、第二RF电极轨、一个以上的第一DC电极及一个以上的第二DC电极，其特征在于，所述基板在以所述离子阱装置的宽度方向为基准而一侧和另一侧相隔一定距离而分离的空间内形成离子阱，所述第一RF电极轨和所述第二RF电极轨沿着所述离子阱装置的长度方向并行布置，所述第一RF电极轨位于所述一侧的上部，所述一个以上的第二DC电极位于所述一侧的下部，所述一个以上的第一DC电极位于所述另一侧的上部，所述第二RF电极轨位于所述另一侧的下部，具有从所述基板的一侧或者另一侧的外侧面连接至所述阱区域的激光贯穿路径。

Description

基于MEMS的三维离子阱装置及其制造方法
技术领域
本发明的实施例涉及用于贯穿离子阱结构的激光使用的基于微机电系统(MEMS)的三维离子阱装置及其制造方法。
背景技术
该部分记载的内容仅用于提供本发明实施例的背景信息，而不用于构成背景技术。
量子计算机使用不同于现有计算机的量子算法，相比于现有的运算方式，其处理速度有飞跃性增长。因量子运算技术的发达，现有的基于RSA(Rivest Shamir Adleman)的加密技术变得容易被破解，因此，用于替代现有加密方式的量子密钥分配(QKD)系统得到开发，而且已经在个别公司得到商业化而使这些系统中得到实用。
目前，量子密钥分配系统的最大局限性在于，由于一个光子通过光纤时的衰减，使通信时一次送出的距离受到限制。为了克服该缺点，需要使用量子中继器(QuantumRepeater)对信号进行放大，离子阱是制造量子中继器所必需的量子存储器的构建方法中最受关注的方式。
离子阱的最基本的形状如图1的(a)所示，是由4个电极棒e1、e2、e3和e4组成的结构，如图1的(b)所示，e1和e4接地，对e2和e3施加高电压的RF信号，生成电场时，基于电极棒e1、e2、e3和e4的四边形区域的中间点受力，将基于这种平均力生成的势(Potential)称为有质动力势(Ponderomotive Potential)。
在图1的(c)中描述的有质动力势与电极棒e1、e2、e3和e4间捕获的电荷的符号无关。所述形成的势持续地将欲远离z轴的电荷引向中心，然而对于沿着z轴要将电荷粒子捕获至哪个位置，则不是确定的。因此，为了在如图1的(a)位置处捕获带电粒子，向e1和e4施加电压使V1>V2的关系式成立而非将它们接地。
制造离子阱的方法有很多种，其中最受关注的是基于MEMS的三维离子阱。自从提出了将离子阱应用于计算机的概念以来，基于MEMS的平面型离子阱芯片如图2的(a)所示，以在硅基板上形成金属电极的方式制作，其特征是，如图2的(b)所示，在从离子阱装置高达几十至几百微米处捕获离子。与此相比，基于MEMS的三维离子阱技术通常可确保比平面阱芯片更高的位势深度(Potential Depth)，从而可延长离子的寿命。
如图3所示，基于MEMS的离子阱芯片在UHV(Uitra High Vacuum,超高真空)下利用基于高电压RF(Radio Frequency)信号和DC(Direct Current)电压形成的电场，捕获离子。此时，RF电极被施加可达几百伏特的高电压。在RF电极中施加的RF信号不是高电压时，可顺利地施加，但是在RF电极中施加的RF信号为高电压时，在RF电极和周围电极之间，发生故障(Breakdown)的可能性非常高。例如，RF电极和DC电极间发生故障时，RF电极和DC电极被破坏，从而不能使用离子阱芯片。
作为解决所述问题的方法之一，通过加宽RF电极和DC电极之间的间隔以解决潜在发生故障的问题，但却降低了离子阱芯片的性能。因此，为了延长捕获到的离子的寿命，有必要通过利用激光减少离子的动能来进行离子的冷却。
在不影响现有的基于MEMS的三维离子阱芯片的性能范围内，作为解决发生故障的问题的限定的阱芯片的设计，为了在图3的(a)所示的大小的离子阱芯片中对离子精密地且多样地进行控制，增加电极数量，或者为了实现在硅基板的两面通过镀金制作电极的方式的离子阱芯片的小型化，最小化电极间隔的情况下，在硅构成物的中央部捕获离子。
因此，如图3的(b)所示，激光可接近的范围被限制为通过注入离子的间隙的区域，离子阱装置中注入离子的间隙的大小越小发生激光散射的可能性越高，因此，缩小离子阱装置的大小受到了限制。为了解决上述问题，为了最小化发生故障的可能性，需要制作用于使激光通过的另外的路径。为此，为了贯穿离子阱装置的内部，需要形成用于将向离子阱装置一侧方向照射的激光从离子阱装置内的另一方向通过的孔，并且在形成孔时，使离子阱芯片不受损，或者需要开发可在已开有孔的状态下，制造离子阱装置的新工艺。
发明内容
技术课题
为了解决上述问题，本发明的实施例的目的在于，为了减少三维离子阱所需的激光装置的数量及防止激光散射引起的问题，通过生成贯穿离子阱机构的激光路径，在捕获离子时利用激光对离子进行冷却而防止激光的散射。
课题解决手段
为了实现所述的目的，在本发明的一实施例中，提供一种离子阱装置，其在基板的上侧或者下侧包括第一RF电极轨、第二RF电极轨、一个以上的第一DC电极及一个以上的第二DC电极，其特征在于，所述基板在以所述离子阱装置的宽度方向为基准而一侧和另一侧相隔一定距离而分离的空间内形成离子阱，所述第一RF电极轨和所述第二RF电极轨沿着所述离子阱装置的长度方向并行布置，所述第一RF电极轨位于所述一侧的上部，所述一个以上的第二DC电极位于所述一侧的下部，所述一个以上的第一DC电极位于所述另一侧的上部，所述第二RF电极轨位于所述另一侧的下部，具有从所述基板的一侧或者另一侧的外侧面连接至所述阱区域的激光贯穿路径。
为了实现所述的目的，在本发明的一实施例中，提供一种离子阱装置的制造方法，其特征在于，该方法包括以下步骤：在半导体基板上蒸镀导电膜而形成电极图案，该电极图案以预先设定的离子阱区域的位置为基准，布置第一RF电极轨、第二RF电极轨、一个以上的第一DC电极及一个以上的第二DC电极；为了在所述基板的内部形成从所述基板的外侧面连接至所述离子阱区域的激光贯穿路径，在与所述激光贯穿路径的位置对应之处的基板的上侧和下侧形成多个工程孔；在与所述离子阱区域的位置对应之处的基板上形成贯穿孔；以及沿着所述工程孔及所述贯穿孔形成所述离子阱区域和所述激光贯穿路径。
为了实现所述的目的，在本发明的一实施例中，提供一种离子阱装置的制造方法，其特征在于，该方法包括以下步骤：为了在所述基板内部形成从所述基板的外侧面连接至预先设定的离子阱区域的激光贯穿路径，在与所述激光贯穿路径的位置对应之处的基板的上侧和下侧形成多个工程孔；沿着所述工程孔形成所述离子阱区域和所述激光贯穿路径；在半导体基板上蒸镀导电膜而形成电极图案，该电极图案以所述离子阱区域的位置为基准，布置第一RF电极轨、第二RF电极轨、一个以上的第一DC电极及一个以上的第二DC电极；以及在与所述离子阱区域的位置对应之处的基板上形成贯穿孔，沿着所述贯穿孔形成所述离子阱区域。
如上所述，根据本发明的实施例中，提供一种离子阱装置，其组件开有孔，用于使激光可接近三维离子阱中除间隙(slot)之外的其他方向，从而解决了现有三维离子阱芯片设计中为减少激光散射带来的影响，导致离子阱装置的大小受到限制的问题，减少离子阱中使用的激光的散射带来的问题，具有有益的效果。
附图说明
图1是用于说明三维阱的原理的图。
图2是示出二维离子阱的一示例的图。
图3是示出三维离子阱的一示例的图。
图4是示出本发明的一实施例涉及的离子阱装置400的图。
图5是示出从图4中沿着A-A'线，在X方向上观察的形状的图。
图6是示出本发明的第一实施例涉及的离子阱的芯片制造方法的流程图。
图7是示出在执行第一绝缘层和多晶硅层形成及构图步骤S610后的离子阱芯片的截面结构的图。
图8是示出在执行第二绝缘层形成及构图步骤S620后的离子阱芯片的截面结构的图。
图9是示出在执行第二导电膜形成步骤S630后的离子阱芯片的截面结构的图。
图10是示出在执行掩模图案形成及构图步骤S640后的离子阱芯片的截面结构的图。
图11是示出在执行激光路径蚀刻孔形成及蚀刻孔侧壁保护膜形成步骤S650后的离子阱芯片的截面结构的图。
图12是示出在执行二氧化硅层构图及贯穿步骤S660后的离子阱芯片的截面结构的图。
图13是示出在执行激光贯穿路径形成步骤S670后的离子阱芯片400的截面结构的图。
图14是示出本发明的第二实施例涉及的离子阱芯片制造方法的流程图。
图15是示出在执行激光路径蚀刻孔形成及蚀刻孔侧壁保护膜形成步骤S1410后的离子阱芯片的截面结构的图。
图16是示出在执行二氧化硅层构图及贯穿步骤S1420后的离子阱芯片的截面结构的图。
图17是示出在执行激光贯穿路径形成步骤S1430后的离子阱芯片的截面结构的图。
图18是示出在执行多晶硅层形成步骤S1440后的离子阱芯片的截面结构的图。
图19是示出在执行内部电极图案形成步骤S1450后的离子阱芯片的截面结构的图。
图20是示出在执行绝缘层形成步骤S1460后的离子阱芯片的截面结构的图。
图21是示出在执行外部电极图案形成步骤S1470后的离子阱芯片400的截面结构的图。
图22是示出在执行离子阱区域贯穿步骤S1480后的离子阱芯片400的截面结构的图。
图23是示出在执行离子阱区域和激光路径连接步骤S1490后的离子阱芯片400的截面结构的图。
具体实施方式
以下参照附图对本实施例进行详细说明。
图4是示出本发明的一实施例涉及的离子阱装置400的图，图5是示出从图4中沿着A-A'线，在X方向上观察的形状的图。
如图4所示，本发明的一实施例涉及的离子阱装置400包括半导体基板410、形成在半导体基板410上的一个以上的第一DC电极420、一个以上的第二DC电极430、第一RF电极轨440、第二RF电极轨450及一个以上的侧方DC电极461、462。
半导体基板410在以离子阱装置400的宽度方向为基准而一侧411和另一侧412相隔一定距离而分离的空间内形成离子阱区域480。其中，第一RF电极轨440位于一侧411的上部，一个以上的第二DC电极430位于一侧411的下部。而且，一个以上的第一DC电极420位于另一侧412的上部，第二RF电极轨450位于另一侧412的下部。
第一RF电极轨440和第二RF电极轨450沿着离子阱装置400的长度方向并行布置。
如图4所示，当一个以上的第一DC电极420和一个以上的第二DC电极430分别为多个时，一个以上的第一DC电极420和一个以上的第二DC电极430分别沿着离子阱装置400的长度方向并行布置。
以第一RF电极轨440和第二RF电极轨450为基准，在离子阱区域480的相反一侧分别以规定间隔排列有一个以上的侧方DC电极461、462。
此外，在半导体基板410上具有从半导体基板410的一侧411的外侧面411-1照射的激光经过离子阱区域480而通过半导体基板410的另一侧412的外侧面412-1的激光贯穿路径471、472。如果激光贯穿路径471、472穿过的方向与离子阱装置400的宽度方向或者长度方向平行形成，则不易进行形成激光贯穿路径471、472的工艺，因此，激光贯穿路径471、472以离子阱装置400的宽度方向和离子阱装置400的长度方向之间的方向形成。如图4和图5所示，激光能够以与宽度方向和长度方向形成一个平面的方向照射，但是本发明不限于此。
沿着激光贯穿路径471、472的位置对应的基板的上侧或者下侧位置，形成多个工程孔490。这样的工程孔490可通过形成激光贯穿路径471、472的工艺而形成。
其中，第一DC电极420和第二DC电极430，第一RF电极轨440和第二RF电极轨450及侧方DC电极461、462分别与相应的连接垫(未图示)连接，可分别与DC电源、RF电源及GND连接，这种情况对于本领域技术人员是显而易见的，因此在图4和图5中对连接垫没有进行另外的图示且省略对其说明。
图6是示出本发明的第一实施例涉及的离子阱的芯片制造方法的流程图。
如图6所示，本发明的第一实施例涉及的离子阱芯片的制造方法，包括第一绝缘层和多晶硅层形成及构图步骤S610；第二绝缘层形成及构图步骤S620；第二导电膜形成步骤S630；电极图案和激光路径上部构图步骤S640；激光路径蚀刻孔形成及蚀刻孔侧壁保护膜形成步骤S650；二氧化硅层构图及贯穿步骤S660；以及激光贯穿路径形成步骤S670。
图7是示出在执行第一绝缘层和多晶硅层形成及构图步骤S610后的离子阱芯片的截面结构的图，图8是示出在执行第二绝缘层形成及构图步骤S620后的离子阱芯片的截面结构的图，图9是示出在执行第二导电膜形成步骤S630后的离子阱芯片的截面结构的图，图10是示出在执行电极图案和激光路径上部构图步骤S640后的离子阱芯片的截面结构的图，图11是示出在执行激光路径蚀刻孔形成及蚀刻孔侧壁保护膜形成步骤S650后的离子阱芯片的截面结构的图，图12是示出在执行二氧化硅层构图及贯穿步骤S660后的离子阱芯片的截面结构的图，图13是示出在执行激光贯穿路径形成步骤S670后的离子阱芯片400的截面结构的图。
如图7所示，在第一绝缘层和第一导电膜形成及构图步骤S610中，在硅基板410的上表面及背面上利用湿式氧化(Wet Oxidation)分别生成作为第一绝缘层710、720的二氧化硅层，使它们与硅基板410绝缘后，利用低压化学汽相淀积(LPCVD)来蒸镀要作为内部方向电极使用的多晶硅(Poly-Si)层，利用POCl3涂布，形成第一导电膜730、740。在形成第一导电膜730、740后，为了使第一DC电极420和第二DC电极430，第一RF电极440和第二RF电极450电极形成作为内部电极部分使用的部分，利用等离子干式蚀刻方法在上表面和背面上对第一导电膜730、740进行构图。
如图8所示，在第二绝缘层形成及构图步骤S620中，在上表面和背面上利用等离子化学气相蒸镀(PECVD)方法蒸镀正硅酸乙酯(TEOS)而分别形成第二绝缘层810、820，在第二绝缘层810、820中对与阱区域480和电极图案相应的部分进行构图，形成用于制造DC电极420、430及RF电极440、450的侧壁电极部分及外部电极部分的基础。
如图9所示，在第二导电膜形成步骤S630中，为了在上表面和背面上分别形成DC电极420、430及RF电极440、450的侧壁电极部分和外部电极部分，利用LPCVD蒸镀多晶硅层，利用POCl3进行涂布，在上表面和背面上分别形成第二导电膜910、920。
如图10所示，在电极图案和激光路径上部构图步骤S640中，在上表面和背面分别利用PECVD方法蒸镀TEOS，利用硬掩模并利用基于等离子的干式蚀刻方法，去除与阱区域480相应的TEOS，DC电极420、430及RF电极440、450的侧壁及外部电极部分之外的区域的TEOS，从而形成掩模图案。形成掩模图案后，按照掩模图案，以DC电极420、430及RF电极440、450的外部电极部分的形状利用等离子干式蚀刻法对第二导电膜910、920进行构图，同样利用等离子干式蚀刻法对上表面和背面的第二绝缘层810、820及第一导电膜730、740进行构图。
如图11所示，在激光路径蚀刻孔形成及蚀刻孔侧壁保护膜形成步骤S650中，利用等离子干式蚀刻法去除与阱区域480相应的区域的第一导电膜730、740，利用深反应离子刻蚀(DRIE)工艺，沿着激光路径对与激光路径对应的硅基板410的上表面和背面区域利用等离子干式蚀刻法以一定的间隔构图成具有一定深度的蚀刻孔1110(etch hole)后，为了保护蚀刻孔的侧壁，在蚀刻孔内利用湿式进行氧化形成二氧化硅层1120的工艺。
如图12所示，在二氧化硅层构图及贯穿步骤S660中，利用等离子干式蚀刻法蚀刻并去除阱区域480和蚀刻孔的侧壁之外的区域的二氧化硅层后，重新对相应区域进心DRIE工艺，上下贯穿硅基板410。
如图13所示，在激光贯穿路径形成步骤S670中，进行利用硅基板410的结晶面的特性的硅湿式蚀刻(SBM过程)，将通过构图而露出的硅基板410区域，按照构成硅基板410的硅的111界面而去除，生成到达工程孔490的内部和离子阱区域480的激光贯穿路径471、472，对激光贯穿路径471、472中到达离子阱区域480的区域进行二氧化硅湿式蚀刻工艺，从而去除该区域的二氧化硅层1120，利用TEOS湿式蚀刻工艺，去除在上表面和背面形成的蚀刻基板用掩模图案1010、1020，去除用于分离第一RF电极轨440和侧方DC电极461之间的导电膜，去除用于分离第二RF电极轨450和侧方DC电极462之间的导电膜。
图14是示出本发明的第二实施例涉及的离子阱芯片制造方法的流程图。
如图14所示，本发明法第二实施例涉及的离子阱芯片的制造方法包括激光路径蚀刻孔形成和蚀刻孔侧壁保护膜形成步骤S1410；二氧化硅层构图及贯穿步骤S1420；激光贯穿路径形成步骤S1430；多晶硅层形成步骤S1440；内部电极图案形成步骤S1450；绝缘层形成步骤S1460；外部电极图案形成步骤S1470；离子阱区域贯穿步骤S1480；以及离子阱区域和激光贯穿路径连接步骤S1490。
图15是示出在执行激光路径蚀刻孔形成及蚀刻孔侧壁保护膜形成步骤S1410后的离子阱芯片的截面结构的图，图16是示出在执行二氧化硅层构图及贯穿步骤S1420后的离子阱芯片的截面结构的图，图17是示出在执行激光贯穿路径形成步骤S1430后的离子阱芯片的截面结构的图，图18是示出在执行多晶硅层形成步骤S1440后的离子阱芯片结构的截面图，图19是图示在执行形成内部电极图案的步骤S1450后的离子阱芯片的截面结构的图，图20是示出在执行绝缘层形成步骤S1460后的离子阱芯片的截面结构的图，图21是示出外部电极图案形成步骤S1470后的离子阱芯片400的截面结构的图，图22是示出在执行离子阱区域贯穿步骤S1480后的离子阱芯片400的截面结构的图，图23是示出在执行离子阱区域和激光路径连接步骤S1490后的离子阱芯片400的截面结构的图。
如图15所示，在激光路径蚀刻孔形成及蚀刻孔侧壁保护膜形成步骤S1410中，利用PECVD方法蒸镀TEOS，在与激光路径对应的基板101的上部区域以一定间隔利用等离子干式蚀刻方法进行构图，在上表面和背面上形成用于蚀刻基板的掩模图案1510、1520。
然后，利用DRIE工艺，沿着激光路径在与激光路径对应的硅基板410的上表面和背面区域利用等离子干式蚀刻方法以一定间隔构图成具有一定深度的蚀刻孔1530后，为了保护蚀刻孔的侧壁，在蚀刻孔1510内进行利用湿式氧化法形成二氧化硅层1540的工艺。
如图16所示，在二氧化硅层构图及贯穿步骤S1420中，利用等离子干式蚀刻法蚀刻去除阱区域480和蚀刻孔的侧壁之外的区域的二氧化硅层后，重新在相应区域上进心DRIE工艺，上下贯穿硅基板410
如图17所示，在激光贯穿路径形成步骤S1430中，进行利用硅基板410的结晶面的特性的硅湿式蚀刻(SBM过程)，将通过构图而露出的硅基板410的区域按照构成硅基板410的硅的111界面去除，生成到达工程孔490的内部和离子阱区域480的相应的部分1710的激光贯穿路径471、472，对激光贯穿路径471、472中到达离子阱区域480的区域进行二氧化硅湿式蚀刻工艺，从而去除该区域的二氧化硅层1540，利用TEOS湿式蚀刻工艺，去除上表面和背面形成的蚀刻基板用的掩模图案1510、1520。
如图18所示，在多晶硅层形成步骤S1440中，在半导体基板410的上表面和背面利用LPCVD蒸镀多晶硅层，从而用多晶硅层填充蚀刻孔，形成用于电极工艺的平坦的多晶硅层1810、1820，并在激光贯穿路径471、472的内壁1830形成多晶硅层1810、1820。
如图19所示，在内部电极图案形成步骤S1450中，在半导体基板410的上表面和背面上通过喷涂蒸镀金属薄膜，利用等离子干式蚀刻法进行构图，形成内部电极1910、1920。形成金属薄膜的物质可使用如铝、金等可在超高真空的环境中使用的金属物质，但是不限于此。另外，金属薄膜可使用喷涂(sputtering)或者蒸镀(evaporation)等方法，蒸镀铝等材料，但不限于此。
如图20所示，在绝缘层形成步骤S1460中，在上表面和背面上蒸镀作为绝缘膜的TEOS，利用等离子干式蚀刻法对与离子阱区域480相应的TEOS进行构图而形成第一绝缘层2010、2020。
如图21所示，在外部电极图案形成步骤S1470中，为了在上表面和背面上形成DC电极420、430和RF电极440、450的外部电极部分，利用喷涂方法蒸镀金属薄膜2110、2120和TEOS2130、2140，利用等离子干式蚀刻法对外部电极部分进行构图。
如图22所示，在离子阱区域贯穿步骤S1480中，对离子阱区域480所处的半导体基板410的相应区域，进行各向异性等离子蚀刻(anisotropic DRIE)工艺，从而上下贯穿硅基板410。
如图23所示，在离子阱区域和激光贯穿路径连接步骤S1490中，将图22中对应于离子阱区域480而贯穿的间隙部位2210通过各向同性(isotropic)DRIE，以能够充分确保用于离子阱区域480的区域的方式确保undercut(离子阱区域的内部被切的部分)，形成离子阱区域480，通过二氧化硅湿式蚀刻工艺，去除DC电极420、430和RF电极440、450的侧面电极部分和外部电极部分的TEOS2130、2140。另外，在离子阱区域480形成步骤中，为了内部电极1910、1920不与硅基板410区域接触，执行各向同性(isotropic)DRIE工艺以确保充分大小的undercut。
本实施例仅是为了举例说明本实施例的技术思想，只要是本实施例所属的技术领域的技术人员，在不超过本实施例的本质特征的范围内，可进行各种修改和变形。因此，本实施例不是为了限定本实施例的技术思想而设的，而是用于对其进行说明，本实施例的技术思想的范围不限于上述实施例。本实施例的保护范围解释要依据权利要求书，与其等同范围内的所有技术思想均被认为属于本实施例的权利范围。
【产业上利用可能性】
如上所述，本发明为了解决了现有三维离子阱芯片设计所具有的为了减少激光散射带来的影响而导致离子阱装置的大小受到限制的问题，具有可减少离子阱中使用的激光的散射带来问题的效果，是十分有益的发明。

Claims (7)

1.一种离子阱装置，其在基板的上侧或者下侧包括第一RF电极轨、第二RF电极轨、一个以上的第一DC电极及一个以上的第二DC电极，
该离子阱装置的特征在于，所述基板在以所述离子阱装置的宽度方向为基准而一侧和另一侧相隔一定距离而分离的空间内形成离子阱区域，
所述第一RF电极轨和所述第二RF电极轨沿着所述离子阱装置的长度方向并行布置，
所述第一RF电极轨位于所述一侧的上部，所述一个以上的第二DC电极位于所述一侧的下部，所述一个以上的第一DC电极位于所述另一侧的上部，所述第二RF电极轨位于所述另一侧的下部，
该离子阱装置具有连接至形成于所述基板的一侧的第一内部部分、所述离子阱区域和形成于所述基板的另一侧的第二内部部分的激光贯穿路径。
2.如权利要求1所述的离子阱装置，其特征在于，
当所述一个以上的第一DC电极和所述一个以上的第二DC电极分别具有多个时，所述一个以上的第一DC电极和所述一个以上的第二DC电极分别沿着所述长度方向并行布置。
3.如权利要求1所述的离子阱装置，其特征在于，
所述激光贯穿路径的方向由所述宽度方向和所述长度方向之间的方向形成。
4.如权利要求1所述的离子阱装置，其特征在于，
在与所述激光贯穿路径的位置对应的所述基板的上侧和下侧中的至少一侧形成有多个工程孔。
5.如权利要求1所述的离子阱装置，其特征在于，
在所述第一RF电极轨和所述第二RF电极轨中所述分离的空间的相反一侧以规定间隔分别排列一个以上的侧方DC电极。
6.一种离子阱装置的制造方法，其特征在于，该方法包括以下步骤：
在半导体基板上蒸镀导电膜而形成电极图案，该电极图案以预先设定的离子阱区域的位置为基准，布置第一RF电极轨、第二RF电极轨、一个以上的第一DC电极及一个以上的第二DC电极；
为了在所述基板的内部形成从所述基板的外侧面连接至所述离子阱区域的激光贯穿路径，在与所述激光贯穿路径的位置对应之处的基板的上侧和下侧形成多个工程孔；
在与所述离子阱区域的位置对应之处的基板上形成贯穿孔；以及
沿着所述工程孔及所述贯穿孔形成所述离子阱区域和所述激光贯穿路径。
7.一种离子阱装置的制造方法，其特征在于，该方法包括以下步骤：
为了在基板的内部形成从所述基板的外侧面连接至预先设定的离子阱区域的激光贯穿路径，在与所述激光贯穿路径的位置对应之处的基板的上侧和下侧形成多个工程孔；
沿着所述工程孔形成所述离子阱区域和所述激光贯穿路径；
在所述基板上蒸镀导电膜而形成电极图案，该电极图案以所述离子阱区域的位置为基准，布置第一RF电极轨、第二RF电极轨、一个以上的第一DC电极及一个以上的第二DC电极；以及
在与所述离子阱区域的位置对应之处的基板上形成贯穿孔，沿着所述贯穿孔形成所述离子阱区域。
CN201580058431.6A 2014-10-30 2015-10-30 基于mems的三维离子阱装置及其制造方法 Active CN107077643B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0149552 2014-10-30
KR1020140149552A KR101725793B1 (ko) 2014-10-30 2014-10-30 이온 트랩 구조를 관통하는 레이저 사용을 위한 mems 기반 3차원 이온트랩 장치 및 그 제작 방법
PCT/KR2015/011583 WO2016068649A1 (ko) 2014-10-30 2015-10-30 이온 트랩 구조를 관통하는 레이저 사용을 위한 ｍｅｍｓ 기반 3차원 이온트랩 장치 및 그 제작 방법

Publications (2)

Publication Number Publication Date
CN107077643A CN107077643A (zh) 2017-08-18
CN107077643B true CN107077643B (zh) 2021-04-16

Family

ID=55857868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580058431.6A Active CN107077643B (zh) 2014-10-30 2015-10-30 基于mems的三维离子阱装置及其制造方法

Country Status (4)

Country Link
US (2) US10242859B2 (zh)
KR (1) KR101725793B1 (zh)
CN (1) CN107077643B (zh)
WO (1) WO2016068649A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725788B1 (ko) * 2014-10-31 2017-04-12 에스케이 텔레콤주식회사 절연층 노출을 방지한 이온 트랩 장치 및 그 제작 방법
US10201201B2 (en) * 2016-06-16 2019-02-12 Under Armour, Inc. Liquid carrying apparatus
US11466987B2 (en) * 2017-10-18 2022-10-11 Tokyo Institute Of Technology Gyroscope and angle measurement method
DE102018121942B3 (de) 2018-09-07 2020-01-16 Quantum Factory GmbH Ionenfalle, Verfahren zum Regeln der Ionenfalle und Verwendungen als Antrieb einer Ionenfalle
CN111383870B (zh) * 2018-12-28 2021-08-13 华为技术有限公司 一种离子阱系统
DE102019205183A1 (de) * 2019-04-11 2020-10-15 Robert Bosch Gmbh Verfahren zum Herstellen einer Ionenfalle
WO2021006811A1 (en) * 2019-07-10 2021-01-14 Nanyang Technological University Device for trapping an ion, method for forming the same, and method for controlling the same
CN112750681B (zh) * 2019-10-29 2022-11-01 华为技术有限公司 一种离子阱系统及离子操控方法
CN112966826A (zh) * 2019-12-13 2021-06-15 华为技术有限公司 一种离子阱芯片及系统
US11037776B1 (en) * 2019-12-17 2021-06-15 Honeywell International Inc. Apparatuses, systems, and methods for ion traps
EP4128284A4 (en) * 2020-04-03 2024-03-27 Sushanta Mitra SYSTEM AND METHOD FOR LIMITING ANXIETY CURRENT OF ENCLOSED IONS

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295754C (zh) * 2001-08-27 2007-01-17 库克有限公司 用于单离子注入的方法和系统
US7180078B2 (en) * 2005-02-01 2007-02-20 Lucent Technologies Inc. Integrated planar ion traps
CN101599410A (zh) * 2009-07-16 2009-12-09 上海华质生物技术有限公司 一种平板线型离子阱
CN102163531A (zh) * 2011-03-10 2011-08-24 中国科学院合肥物质科学研究院 一种基于mems工艺的平板线型离子阱质量分析器及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248883A (en) * 1991-05-30 1993-09-28 International Business Machines Corporation Ion traps of mono- or multi-planar geometry and planar ion trap devices
US7081623B2 (en) * 2003-09-05 2006-07-25 Lucent Technologies Inc. Wafer-based ion traps
US7411187B2 (en) * 2005-05-23 2008-08-12 The Regents Of The University Of Michigan Ion trap in a semiconductor chip
TWI484529B (zh) * 2006-11-13 2015-05-11 Mks Instr Inc 離子阱質譜儀、利用其得到質譜之方法、離子阱、捕捉離子阱內之離子之方法和設備
US7928375B1 (en) * 2007-10-24 2011-04-19 Sandia Corporation Microfabricated linear Paul-Straubel ion trap
US7859350B1 (en) * 2009-04-28 2010-12-28 Sandia Corporation Microfabricated ion frequency standard
KR101482440B1 (ko) * 2013-10-14 2015-01-15 에스케이텔레콤 주식회사 이온 트랩 장치 및 그 제작 방법
US9558908B2 (en) * 2015-04-30 2017-01-31 Honeywell International Inc. Apparatuses, systems, and methods for ion traps

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295754C (zh) * 2001-08-27 2007-01-17 库克有限公司 用于单离子注入的方法和系统
US7180078B2 (en) * 2005-02-01 2007-02-20 Lucent Technologies Inc. Integrated planar ion traps
CN101599410A (zh) * 2009-07-16 2009-12-09 上海华质生物技术有限公司 一种平板线型离子阱
CN102163531A (zh) * 2011-03-10 2011-08-24 中国科学院合肥物质科学研究院 一种基于mems工艺的平板线型离子阱质量分析器及其制作方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A monolithic array of three-dimensional ion traps fabricated with conventional semiconductor technology;Guido Wilpers;《nature nanotechnology》;20120722;图1、2，第573-575页 *
Fabrication of a Monolithic Array of Three Dimensional Si-based Ion Traps;Patrick See 等;《JOURNAL OF MICROELECTROMECHANICAL SYSTEMS》;20131031;第22卷(第5期);全文 *
Laser ablation loading of a surface-electrode ion trap;David R 等;《PHYSICAL REVIEW》;20071108;全文 *
Monolithic microfabricated ion trap chip design for scaleable quantum processors;M Brownnutt 等;《New Journal of Physics》;20061010;全文 *
可扩展的用于量子信息处理的刻槽;冀炜邦;《光学学报》;20120630;第32卷(第7期);全文 *

Also Published As

Publication number Publication date
US11315773B2 (en) 2022-04-26
KR101725793B1 (ko) 2017-04-12
CN107077643A (zh) 2017-08-18
WO2016068649A1 (ko) 2016-05-06
US20170221693A1 (en) 2017-08-03
US20190189419A1 (en) 2019-06-20
KR20160053099A (ko) 2016-05-13
US10242859B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
CN107077643B (zh) 基于mems的三维离子阱装置及其制造方法
US9548179B2 (en) Ion trap apparatus and method for manufacturing same
JP2016027637A5 (ja) オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法
US9082719B2 (en) Method for removing a dielectric layer from a bottom of a trench
US10248911B2 (en) Ion trapping device with insulating layer exposure prevention and method for manufacturing same
US20190027322A1 (en) Method of producing a super-capacitor
US8497751B2 (en) Capacitive micro-switch comprising a charge drain based on oriented nanotubes on the bottom electrode and method of fabrication
CN102530837B (zh) 用于制造微机械组件的方法
US9171966B2 (en) Implantation of gaseous chemicals into cavities formed in intermediate dielectrics layers for subsequent thermal diffusion release
Leonov et al. Patterning of inorganic electrets
CN105336669A (zh) 一种制作半导体器件的方法
CN117882155A (zh) 影响带电粒子射束的静电装置
CN104253021A (zh) 电场间隙器件与制造方法
US20210238027A1 (en) Systems, devices, and methods to reduce dielectric charging in micro-electro-mechanical systems devices
JP2007208095A (ja) ステンシルマスク
JP2019129015A (ja) イオンフィルタ、イオン検出装置及びイオンフィルタの製造方法
US9484328B2 (en) Backside through silicon vias and micro-channels in three dimensional integration
CN105439080B (zh) 微机电系统器件及其形成方法
CN102139854B (zh) 微机电系统结构及其制造方法
US9045330B2 (en) MEMS element and method of manufacturing the same
JP2014075951A (ja) エレクトレット電極、それを用いた振動発電器および振動発電装置、ならびに振動発電装置を搭載した通信装置と、エレクトレット電極の製造方法
KR20160053115A (ko) 희생층을 이용한 이온 트랩 장치 및 그 제작 방법
JP2005088123A (ja) 半導体装置の製造方法
KR20150133145A (ko) Mems 장치의 액추에이터 층 상의 표면 거칠기를 향상시키고 날카로운 모서리를 제거하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190117

Address after: geneva

Applicant after: ID quantum technologies, Inc.

Applicant after: Seoul Nat Univ Ind Foundation

Address before: Seoul, Korea

Applicant before: SK Telecommunication Co., Ltd.

Applicant before: Seoul Nat Univ Ind Foundation

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210119

Address after: Innsbruck

Applicant after: Alpai quantum technology Co.

Address before: geneva

Applicant before: ID Quantique S.A.

Applicant before: Seoul National University Industry University Cooperation

GR01 Patent grant
GR01 Patent grant