JP2007208095A - ステンシルマスク - Google Patents
ステンシルマスク Download PDFInfo
- Publication number
- JP2007208095A JP2007208095A JP2006026642A JP2006026642A JP2007208095A JP 2007208095 A JP2007208095 A JP 2007208095A JP 2006026642 A JP2006026642 A JP 2006026642A JP 2006026642 A JP2006026642 A JP 2006026642A JP 2007208095 A JP2007208095 A JP 2007208095A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- stencil mask
- insulating layer
- hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
【課題】 ステンシルマスクの周囲に形成される電位分布に基づく電界強度を大きくし、荷電粒子がステンシルマスクの側壁に衝突する現象を抑制すること。
【解決手段】 ステンシルマスク10は、第1導電層22と、その第1導電層22上に形成されている第1絶縁層24と、その第1絶縁層24上に形成されている第2導電層26を備えている。ステンシルマスク10はさらに、第1導電層22又は第2導電層26の外表面に形成されており、電源42、44に接続するための接続部32、34を備えている。ステンシルマスク10には、所定パターンに対応して、第1導電層22、第1絶縁層24及び第2導電層26を貫通する貫通孔28が形成されている。
【選択図】 図2
【解決手段】 ステンシルマスク10は、第1導電層22と、その第1導電層22上に形成されている第1絶縁層24と、その第1絶縁層24上に形成されている第2導電層26を備えている。ステンシルマスク10はさらに、第1導電層22又は第2導電層26の外表面に形成されており、電源42、44に接続するための接続部32、34を備えている。ステンシルマスク10には、所定パターンに対応して、第1導電層22、第1絶縁層24及び第2導電層26を貫通する貫通孔28が形成されている。
【選択図】 図2
Description
本発明は、被処理基板の表面に所定パターンで荷電粒子(イオン、電子等)を導入する際に用いられるステンシルマスクに関する。
スイッチング素子、ダイオード素子、発光素子、受光素子、又はマイクロマシン等の半導体装置を製造する工程では、半導体基板(被処理基板の一例)の表面の局所的範囲にイオン化した原子を導入する一方、それ以外の範囲にはイオン化した原子を導入しない処理が必要とされる。一般的に、この種の処理は、半導体基板の表面にマスクを形成する工程と、そのマスクに貫通孔を形成する工程と、その貫通孔から半導体基板の表面にイオン化した原子を導入する工程と、そのマスクを除去する工程を備えている。マスクには、レジスト膜、熱酸化膜、又はCVD(Chemical Vapor Deposition)膜等が用いられることが多い。この種の処理では、イオン化した原子を導入する毎に、半導体基板の表面にマスクを準備しなければならない。このため、この種の処理では、イオン化した原子を導入する毎に、半導体基板の表面にマスクを形成する工程と、そのマスクに貫通孔を形成する工程と、そのマスクを除去する工程を必要とし、製造に要する工程数が多くなるという問題がある。この問題を解決するために、ステンシルマスクの開発が進められている。
ステンシルマスクとは、貫通孔が予め形成されている遮蔽部材のことをいう。ステンシルマスクを用いる方法では、半導体基板の表面にステンシルマスクを被せ、次にステンシルマスク越しに半導体基板の表面にイオン化した原子を導入する。ステンシルマスクは、複数の半導体基板に対して繰返し利用される。ステンシルマスクを利用すれば、半導体基板の表面にマスクを形成する工程と、そのマスクに貫通孔を形成する工程と、そのマスクを除去する工程を省略することができる。このため、半導体装置の製造に要する工程数を大幅に削減することができる。
特許文献1には、ステンシルマスクの電位を制御するために、ステンシルマスクに電源を接続した構造が提案されている。この技術は、被処理基板とグランドの間を流れる電流値に基づいて、ステンシルマスクと被処理基板の間の電位差を調整する。この技術によると、被処理基板に帯電する電荷を中和することができる。
特開2004−207562号公報
ステンシルマスクを利用して荷電粒子を導入する場合、貫通孔を画定しているステンシルマスクの側壁の近傍を通過する荷電粒子の一部が、ステンシルマスクの側壁に衝突するという問題がある。これは、ステンシルマスクの側壁が完全に垂直方向に伸びていないことや、荷電粒子の進行方向が鉛直方向と完全に平行にならないことが原因である。このため、荷電粒子の照射エネルギーは、貫通孔の水平面内において、貫通孔の中心側で大きく、ステンシルマスクの側壁の近傍で小さくなってしまう。したがって、被処理基板に導入される荷電粒子は、所定パターンの中心側において所望の深さ及び量で導入されるものの、所定パターンの周縁側において所望の深さ及び量で導入されないという事態が発生してしまう。
特許文献1のように、ステンシルマスクに所定の電圧を印加すると、ステンシルマスクの周囲に電位分布が形成される。貫通孔を通過する荷電粒子は、この電位分布に基づく電位差に沿って偏向する。貫通孔を通過する荷電粒子の進行方向が、ステンシルマスクから離れる方向に偏向すれば、ステンシルマスクの側壁に荷電粒子が衝突する現象を抑制することができる。特許文献1のステンシルマスクは、上記の技術思想の利用を意図したものではない。上記の技術思想は、本発明者らによって着想されたものである。しかしながら、特許文献1のステンシルマスクは、ステンシルマスクに電圧を印加することによって、結果的に貫通孔を通過する荷電粒子の進行方向が偏向し、上記の作用効果を得ていると評価することもできる。
しかしながら、特許文献1のステンシルマスクは、ステンシルマスクの全体の電位を調整する。特許文献1のステンシルマスクは、ステンシルマスクの全体の電位を調整することによって、ステンシルマスクと被処理基板の間の電位差を調整する。ステンシルマスクの全体の電位を調整しているので、特許文献1のステンシルマスクの周囲に形成される電位分布は、ステンシルマスクと被処理基板の間の電位差に基づいて形成される。ステンシルマスクと被処理基板の間の距離は大きいので、ステンシルマスクの周囲に形成される電位分布に基づく電界強度は小さい。このため、特許文献1の技術では、荷電粒子の進行方向を偏向させる効果を十分に得ることができない。
本発明は、ステンシルマスクの周囲に形成される電位分布に基づく電界強度を大きくし、荷電粒子がステンシルマスクの側壁に衝突する現象を実効的に抑制することを目的としている。
本発明は、ステンシルマスクの周囲に形成される電位分布に基づく電界強度を大きくし、荷電粒子がステンシルマスクの側壁に衝突する現象を実効的に抑制することを目的としている。
本発明のステンシルマスクは、複数の層を備えていることを特徴としている。本発明のステンシルマスクは、少なくとも導電層と絶縁層と導電層の積層構造を備えていることを特徴としている。ステンシルマスクを使用するときは、少なくとも一方の導電層に電源を接続する。他方の導電層は、他の電源に接続してもよく、あるいはフローティング状態にしておいてもよい。これにより、一方の導電層と他方の導電層の間に電位差を形成することができる。一方の導電層と他方の導電層の間に介在している絶縁層の厚みは薄いので、一方の導電層と他方の導電層の間の距離は小さい。このため、一方の導電層と他方の導電層の間の短い距離に、大きな電位差を形成することができる。したがって、本発明のステンシルマスクの周囲に形成される電位分布に基づく電界強度は大きくなる。この電位分布を利用すれば、荷電粒子の進行方向を大きく偏向させることができる。これにより、荷電粒子がステンシルマスクの側壁に衝突する現象を実効的に抑制することができる。
本発明の一つのステンシルマスクは、被処理基板の表面に所定パターンで荷電粒子を導入する際に用いられるステンシルマスクに具現化することができる。本発明のステンシルマスクは、第1導電層と、その第1導電層上に形成されている第1絶縁層と、その第1絶縁層上に形成されている第2導電層を備えている。本発明のステンシルマスクはさらに、第1導電層の外表面に形成されており、第1電源に接続するための第1接続部を備えている。本発明のステンシルマスクはさらに、第2導電層の外表面に形成されており、第2電源に接続するための第2接続部を備えている。本発明のステンシルマスクは、所定パターンに対応して、第1導電層、第1絶縁層及び第2導電層を貫通する貫通孔が形成されている。なお、ここでいう電源は、導電層に電位を与えるものをいう。その電位には、接地電位も含まれる。
本発明のステンシルマスクを使用するときは、第1導電層に第1電源が接続される。第2導電層には、第2電源が接続される。これにより、第1導電層と第2導電層の間に電位差を形成することができる。第1絶縁層の厚みは薄いので、第1導電層と第2導電層の間の短い距離に、大きな電位差を形成することができる。したがって、本発明のステンシルマスクの周囲に形成される電位分布に基づく電界強度は大きくなる。この電位分布を利用すれば、荷電粒子の進行方向を大きく偏向させることができる。これにより、荷電粒子がステンシルマスクの側壁に衝突する現象を実効的に抑制することができる。
本発明のステンシルマスクを使用するときは、第1導電層に第1電源が接続される。第2導電層には、第2電源が接続される。これにより、第1導電層と第2導電層の間に電位差を形成することができる。第1絶縁層の厚みは薄いので、第1導電層と第2導電層の間の短い距離に、大きな電位差を形成することができる。したがって、本発明のステンシルマスクの周囲に形成される電位分布に基づく電界強度は大きくなる。この電位分布を利用すれば、荷電粒子の進行方向を大きく偏向させることができる。これにより、荷電粒子がステンシルマスクの側壁に衝突する現象を実効的に抑制することができる。
本発明の一つのステンシルマスクでは、第1導電層は荷電粒子が出射する側であり、第2導電層は荷電粒子が入射する側である。この場合、第1導電層に形成されている貫通孔の幅が、第1絶縁層に形成されている貫通孔の幅よりも大きく形成されていることが好ましい。
上記形態のステンシルマスクでは、貫通孔を画定する側壁が、貫通孔の伸びる方向に沿って、第1導電層と第1絶縁層の間で連続していない。即ち、上記形態のステンシルマスクの貫通孔は、第1導電層と第1絶縁層の間に段差面を備えている。その段差面は、第1絶縁層の下面と側面によって形成されている。これにより、第1導電層と第2導電層の間に存在する第1絶縁層の外表面の最短距離は、段差面が形成されていない場合に比して長くなる。第1導電層と第2導電層の間に存在する第1絶縁層の外表面の最短距離が長いと、第1絶縁層の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。
上記形態のステンシルマスクでは、貫通孔を画定する側壁が、貫通孔の伸びる方向に沿って、第1導電層と第1絶縁層の間で連続していない。即ち、上記形態のステンシルマスクの貫通孔は、第1導電層と第1絶縁層の間に段差面を備えている。その段差面は、第1絶縁層の下面と側面によって形成されている。これにより、第1導電層と第2導電層の間に存在する第1絶縁層の外表面の最短距離は、段差面が形成されていない場合に比して長くなる。第1導電層と第2導電層の間に存在する第1絶縁層の外表面の最短距離が長いと、第1絶縁層の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。
本発明の一つのステンシルマスクは、第2導電層上に形成されている第2絶縁層と、その第2絶縁層上に形成されている第3導電層をさらに備えていることが好ましい。本発明の一つのステンシルマスクはさらに、第3導電層の外表面に形成されており、第3電源に接続するための第3接続部を備えていることが好ましい。この場合、貫通孔は、第2絶縁層及び第3導電層をも貫通している。
上記形態のステンシルマスクは、第1導電層と第2導電層によって第1の導電層対が形成されている。さらに、上記形態のステンシルマスクは、第2導電層と第3導電層によって第2の導電層対が形成されている。
本発明のステンシルマスクを使用するときは、第1の導電層対に形成される電位差と、第2の導電層対の間に形成される電位差を略一致させる。これにより、ステンシルマスクの周囲に形成される電位分布は、第2導電層の上下に対称に形成される。したがって、荷電粒子は、貫通孔に入射するときの状態で貫通孔から出射することができる。本発明のステンシルマスクは、荷電粒子を貫通孔の形状に応じて出射することができる。本発明のステンシルマスクは、被処理基板の表面に所定パターンで荷電粒子を導入することを容易にすることができる。
上記形態のステンシルマスクは、第1導電層と第2導電層によって第1の導電層対が形成されている。さらに、上記形態のステンシルマスクは、第2導電層と第3導電層によって第2の導電層対が形成されている。
本発明のステンシルマスクを使用するときは、第1の導電層対に形成される電位差と、第2の導電層対の間に形成される電位差を略一致させる。これにより、ステンシルマスクの周囲に形成される電位分布は、第2導電層の上下に対称に形成される。したがって、荷電粒子は、貫通孔に入射するときの状態で貫通孔から出射することができる。本発明のステンシルマスクは、荷電粒子を貫通孔の形状に応じて出射することができる。本発明のステンシルマスクは、被処理基板の表面に所定パターンで荷電粒子を導入することを容易にすることができる。
本発明の一つのステンシルマスクは、第1絶縁層及び第2導電層に形成されている貫通孔の幅が、第2絶縁層に形成されている貫通孔の幅よりも大きく形成されていることが好ましい。
上記形態のステンシルマスクの貫通孔は、第2導電層と第2絶縁層の間に段差面を備えている。その段差面は、第2絶縁層の下面と側面によって形成されている。これにより、第2導電層と第3導電層の間に存在する第2絶縁層の外表面の最短距離は、段差面が形成されていない場合に比して長くなる。第2導電層と第3導電層の間に存在する第2絶縁層の外表面の最短距離が長いと、第2絶縁層の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。
上記形態のステンシルマスクの貫通孔は、第2導電層と第2絶縁層の間に段差面を備えている。その段差面は、第2絶縁層の下面と側面によって形成されている。これにより、第2導電層と第3導電層の間に存在する第2絶縁層の外表面の最短距離は、段差面が形成されていない場合に比して長くなる。第2導電層と第3導電層の間に存在する第2絶縁層の外表面の最短距離が長いと、第2絶縁層の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。
本発明の他の一つのステンシルマスクは、被処理基板の表面に所定パターンで荷電粒子を導入する際に用いられるステンシルマスクに具現化することができる。本発明のステンシルマスクは、第1導電層と、その第1導電層上に形成されている第1絶縁層と、その第1絶縁層上に形成されている第2導電層を備えている。本発明のステンシルマスクはさらに、第1導電層又は第2導電層の外表面に形成されており、電源に接続するための接続部を備えている。本発明のステンシルマスクは、所定パターンに対応して、第1導電層、第1絶縁層及び第2導電層を貫通する貫通孔が形成されていることを特徴としている。
本発明のステンシルマスクを使用するときは、第1導電層又は第2導電層の少なくともいずれか一方に電源を接続する。他方の導電層は、他の電源に接続してもよいし、フローティング状態にしておいてもよい。
本発明のステンシルマスクを使用するときは、第1導電層又は第2導電層の少なくともいずれか一方に電源を接続する。他方の導電層は、他の電源に接続してもよいし、フローティング状態にしておいてもよい。
本発明のステンシルマスクを備えたイオン注入装置は、極めて有用なものとなる。即ち、本発明のイオン注入装置は、イオンを生成するイオン生成手段と、生成されたイオンから必要なイオンを選択する質量分析手段と、選択されたイオンを加速する加速手段と、被処理基板が配置される注入室と、加速手段と被処理基板の間に設けられているステンシルマスクを備えている。
従来のイオン注入装置に備えられていたステンシルマスクでは、貫通孔を画定しているステンシルマスクの側壁に荷電粒子が衝突する現象が深刻な問題となっていた。このため、従来のイオン注入装置は、被処理基板の表面に所定パターンで荷電粒子を導入することが困難であった。本発明のステンシルマスクは、荷電粒子がステンシルマスクの側壁に衝突する現象を抑制することができる。このため、本発明のステンシルマスクを設けることによって、極めて有用なイオン注入装置を実現することができる。
従来のイオン注入装置に備えられていたステンシルマスクでは、貫通孔を画定しているステンシルマスクの側壁に荷電粒子が衝突する現象が深刻な問題となっていた。このため、従来のイオン注入装置は、被処理基板の表面に所定パターンで荷電粒子を導入することが困難であった。本発明のステンシルマスクは、荷電粒子がステンシルマスクの側壁に衝突する現象を抑制することができる。このため、本発明のステンシルマスクを設けることによって、極めて有用なイオン注入装置を実現することができる。
本発明は、ステンシルマスクの使用方法も対象にしている。本発明のステンシルマスクの使用方法は、ステンシルマスクを被処理基板の表面に被せ、ステンシルマスク越しに荷電粒子を被処理基板の表面に照射する方法である。
本発明のステンシルマスクを使用すると、被処理基板の表面に所定パターンに応じて荷電粒子を導入することができる。本発明のステンシルマスクを使用すると、被処理基板に対して、多様な導入領域を形成することができる。
本発明のステンシルマスクを使用すると、被処理基板の表面に所定パターンに応じて荷電粒子を導入することができる。本発明のステンシルマスクを使用すると、被処理基板に対して、多様な導入領域を形成することができる。
本発明は、ステンシルマスクを用いて半導体装置を製造する方法も対象にしている。
本発明のステンシルマスクを用いると、所定パターンに応じて荷電粒子を導入することができ、ひいては半導体装置の特性を改善することができる。
本発明のステンシルマスクを用いると、所定パターンに応じて荷電粒子を導入することができ、ひいては半導体装置の特性を改善することができる。
本発明のステンシルマスクは、貫通孔を通過する荷電粒子が、貫通孔を画定しているステンシルマスクの側壁に衝突する現象を抑制することができる。
実施例の主要な特徴を列記する。
(第1形態) 第1導電層、第2導電層及び第3導電層には、シリコン単結晶、ポリシリコン、アルミニウム又は銅などを好適に用いることができる。
(第2形態) 第1絶縁層及び第2絶縁層には、シリコン酸化膜又はシリコン窒化膜を好適に用いることができる。
(第3形態) 導電層に印加する電圧の正負は、荷電粒子の種類に応じて決定される。荷電粒子の帯電の正負が反転すれば、導電層に印加する電圧の正負も反転する。これにより、荷電粒子は、その帯電の正負に関係なく、同様な通過経路を得ることができる。
(第1形態) 第1導電層、第2導電層及び第3導電層には、シリコン単結晶、ポリシリコン、アルミニウム又は銅などを好適に用いることができる。
(第2形態) 第1絶縁層及び第2絶縁層には、シリコン酸化膜又はシリコン窒化膜を好適に用いることができる。
(第3形態) 導電層に印加する電圧の正負は、荷電粒子の種類に応じて決定される。荷電粒子の帯電の正負が反転すれば、導電層に印加する電圧の正負も反転する。これにより、荷電粒子は、その帯電の正負に関係なく、同様な通過経路を得ることができる。
(第1実施例)
図1に、ステンシルマスク10が用いられているイオン注入装置11の構成を模式的に示す。
図1に示すように、イオン注入装置11は、イオンを生成するイオン源2(イオン生成手段の一例)と、生成されたイオンから必要なイオンを選択する質量分析器3(質量分析手段の一例)と、選択されたイオンを加速する加速器4(加速手段の一例)と、半導体基板50(被処理基板の一例)が配置される注入室6を備えている。イオン注入装置11はさらに、ステンシルマスク10を備えている。ステンシルマスク10は、加速器4と半導体基板50の間に設けられている。加速器4で加速されたイオンは、スキャナ装置5によって掃引され、ステンシルマスク10に向けてほぼ面的に照射される。ステンシルマスク10は、所定パターンに応じた貫通孔を備えている。その貫通孔を通過したイオンは、半導体基板50の表面に所定パターンに沿って導入される。
図1に、ステンシルマスク10が用いられているイオン注入装置11の構成を模式的に示す。
図1に示すように、イオン注入装置11は、イオンを生成するイオン源2(イオン生成手段の一例)と、生成されたイオンから必要なイオンを選択する質量分析器3(質量分析手段の一例)と、選択されたイオンを加速する加速器4(加速手段の一例)と、半導体基板50(被処理基板の一例)が配置される注入室6を備えている。イオン注入装置11はさらに、ステンシルマスク10を備えている。ステンシルマスク10は、加速器4と半導体基板50の間に設けられている。加速器4で加速されたイオンは、スキャナ装置5によって掃引され、ステンシルマスク10に向けてほぼ面的に照射される。ステンシルマスク10は、所定パターンに応じた貫通孔を備えている。その貫通孔を通過したイオンは、半導体基板50の表面に所定パターンに沿って導入される。
図2に、ステンシルマスク10の要部断面図を模式的に示す。図2は、ステンシルマスク10に形成されている貫通孔28の一つを拡大したものである。実際には、ステンシルマスク10は、所定パターンに応じた複数の貫通孔28を備えていることが多い。
ステンシルマスク10は、複数の層が積層している積層体20を備えている。積層体20は、第1導電層22と、その第1導電層22上に形成されている第1絶縁層24と、その第1絶縁層24上に形成されている第2導電層26を備えている。第1導電層22には、不純物がドープされているシリコン単結晶が用いられている。第1絶縁層24には、シリコン酸化膜が用いられている。第2導電層26には、不純物がドープされているシリコン単結晶が用いられている。
ステンシルマスク10は、複数の層が積層している積層体20を備えている。積層体20は、第1導電層22と、その第1導電層22上に形成されている第1絶縁層24と、その第1絶縁層24上に形成されている第2導電層26を備えている。第1導電層22には、不純物がドープされているシリコン単結晶が用いられている。第1絶縁層24には、シリコン酸化膜が用いられている。第2導電層26には、不純物がドープされているシリコン単結晶が用いられている。
ステンシルマスク10は、第1導電層22の外表面に形成されており、第1電源42に接続するための第1接続部32を備えている。ステンシルマスク10はさらに、第2導電層26の外表面に形成されており、第2電源44に接続するための第2接続部34を備えている。第1電源42は、第1導電層22に負の直流電圧を印加することができる。第2電源44は、第2導電層26に正の直流電圧を印加することができる。なお、第1電源42又は第2電源44のいずれか一方を排除し、第1導電層22又は第2導電層26のいずれか一方を接地してもよい。あるいは、第1導電層22又は第2導電層26のいずれか一方をフローティング状態にしてもよい。
ステンシルマスク10は、第1導電層22、第1絶縁層24及び第2導電層26を貫通する貫通孔28を備えている。貫通孔28を画定するステンシルマスク10の側壁28aは、鉛直方向(紙面上下方向)に略平行に伸びている。
ステンシルマスク10は、第1導電層22、第1絶縁層24及び第2導電層26を貫通する貫通孔28を備えている。貫通孔28を画定するステンシルマスク10の側壁28aは、鉛直方向(紙面上下方向)に略平行に伸びている。
ステンシルマスク10を使用するときは、第1導電層22に第1電源42が接続される。第2導電層26には、第2電源44が接続される。第1導電層22には、負の電圧が印加される。第2導電層26には、正の電圧が印加される。これにより、第1導電層22と第2導電層26の間に電位差を形成することができる。ステンシルマスク10の周囲には、第1導電層22と第2導電層26の間の電位差に基づいて電位分布が形成される。第1絶縁層24の厚みは薄いので、第1導電層22と第2導電層26の間の短い距離に、大きな電位差を形成することができる。したがって、ステンシルマスク10の周囲には、等電位線の間隔が密な電位分布が形成される。ステンシルマスク10の周囲に形成される電位分布に基づく電界強度は大きくなっている。
このステンシルマスク10は、ボロンイオンを導入する際に用いられる。ボロンイオンは、正に帯電している。ボロンイオンが貫通孔28を通過するときの進行方向は、図2に示すように、電位分布に基づく電位差に沿って偏向する。ボロンイオンの進行方向は、まず、貫通孔28に入射する側で、第2導電層26から離れる方向に偏向する。ボロンイオンの進行方向は、貫通孔28を出射する側で、第1導電層22に引き寄せられる方向に偏向する。ボロンイオンは、貫通孔28を通過しているときに、概ね貫通孔28の側壁28aから離れた位置を通過する。したがって、ステンシルマスク10では、ボロンイオンが貫通孔28の側壁28aに衝突する現象を実効的に抑制することができる。ボロンイオンの進行方向は、ステンシルマスク10の周囲に形成される電位分布に基づいている。ステンシルマスク10は、図2に示すボロンイオンの進行方向を達成する電位分布を形成することができる。
次に、図3及び図4を参照して、上記のステンシルマスク10の作用効果をより詳細に検討した結果を示す。
図3(a)は、一枚の導電層120で構成されているステンシルマスク100の例である。この構造は、従来技術に相当する。図3(b)は、第1導電層222と第1絶縁層224と第2導電層226を有する積層体220で構成されているステンシルマスク200の例である。この構造は、本実施例の技術に相当する。
図3(a)は、一枚の導電層120で構成されているステンシルマスク100の例である。この構造は、従来技術に相当する。図3(b)は、第1導電層222と第1絶縁層224と第2導電層226を有する積層体220で構成されているステンシルマスク200の例である。この構造は、本実施例の技術に相当する。
図3(a)に示すステンシルマスク100では、導電層120の外表面に形成されている接続部132を介して、導電層120が電源142に接続されている。電源142は、1kVの正の直流電圧を導電層120に印加することができる。
導電層120の厚みT120は、10μmである。導電層120と半導体基板150の間の距離D100は、20μmである。
導電層120の厚みT120は、10μmである。導電層120と半導体基板150の間の距離D100は、20μmである。
図3(b)に示すステンシルマスク200では、第1導電層222の外表面に形成されている第1接続部232を介して、第1導電層222が第1電源242に接続されている。第1電源242は、1kVの負の直流電圧を第1導電層222に印加することができる。ステンシルマスク200では、第2導電層226の外表面に形成されている第2接続部234を介して、第2導電層226が第2電源244に接続されている。第2電源244は、1kVの正の直流電圧を第2導電層226に印加することができる。
第1導電層222の厚みT222は、5μmである。第1絶縁層224の厚みT224は、5μmである。第2導電層226の厚みT226は、5μmである。積層体220と半導体基板250の間の距離D200は、20μmである。
第1導電層222の厚みT222は、5μmである。第1絶縁層224の厚みT224は、5μmである。第2導電層226の厚みT226は、5μmである。積層体220と半導体基板250の間の距離D200は、20μmである。
図4(a)に、図3(a)に示すステンシルマスク100の周囲に形成される電位分布を示す。図4(b)に、図3(b)に示すステンシルマスク200の周囲に形成される電位分布を示す。なお、図4では、図示の明瞭化のために、図中の符号を省略している。
図4(a)に示すように、ステンシルマスク100では、導電体120の全体の電位が固定されている。したがって、ステンシルマスク100の周囲に形成される電位分布は、導電体120と半導体基板150の間の電位差に基づいて形成される。導電体120と半導体基板150の間の距離は大きいので、ステンシルマスク100の周囲に形成される等電位線の間隔は大きい。したがって、ステンシルマスク100の周囲に形成される電位分布に基づく電界強度は小さい。このため、ステンシルマスク100では、ボロンイオンの進行方向を偏向させる効果を十分に得ることができない。ステンシルマスク100では、ボロンイオンの一部が、貫通孔を画定している導電体120の側壁に衝突する確率が高い。
図4(a)に示すように、ステンシルマスク100では、導電体120の全体の電位が固定されている。したがって、ステンシルマスク100の周囲に形成される電位分布は、導電体120と半導体基板150の間の電位差に基づいて形成される。導電体120と半導体基板150の間の距離は大きいので、ステンシルマスク100の周囲に形成される等電位線の間隔は大きい。したがって、ステンシルマスク100の周囲に形成される電位分布に基づく電界強度は小さい。このため、ステンシルマスク100では、ボロンイオンの進行方向を偏向させる効果を十分に得ることができない。ステンシルマスク100では、ボロンイオンの一部が、貫通孔を画定している導電体120の側壁に衝突する確率が高い。
一方、図4(b)に示すように、ステンシルマスク200では、第1導電層222と第2導電層226の間に電位差を形成することができる。ステンシルマスク200の周囲には、第1導電層222と第2導電層226の間の電位差に基づいて電位分布が形成されている。第1絶縁層224の厚みは薄いので、第1導電層222と第2導電層226の間の短い距離に、大きな電位差を形成することができる。したがって、ステンシルマスク200の周囲には、等電位線の間隔が密な電位分布が形成されている。ステンシルマスク200の周囲に形成される電位分布に基づく電界強度は大きくなっている。ステンシルマスク200では、ボロンイオンの一部が、貫通孔を画定している積層体220の側壁に衝突する確率が低い。
図5に、ステンシルマスク100のボロンイオンの偏向量L100とステンシルマスク200のボロンイオンの偏向量L200を示す。図中101は、ステンシルマスク100におけるボロンイオンの通過経路である。図中201は、ステンシルマスク200におけるボロンイオンの通過経路である。なお、ボロンイオンは、照射エネルギーを10keVに設定している。
図5に示すように、積層体220を利用するステンシルマスク200の偏向量L200は、一枚の導電層120を利用するステンシルマスク100の偏向量L100に比して大幅に増大することが分かる。具体的には、ステンシルマスク100の偏向量L100は、0.26μmである。ステンシルマスク200の偏向量L200は、1.58μmである。これらの結果から、ステンシルマスク200に積層体220を利用することによって、ステンシルマスク200の周囲に形成される電位分布に基づく電界強度が大きくなり、ボロンイオンの進行方向を大きく偏向させ得ることが確認された。
図5に示すように、積層体220を利用するステンシルマスク200の偏向量L200は、一枚の導電層120を利用するステンシルマスク100の偏向量L100に比して大幅に増大することが分かる。具体的には、ステンシルマスク100の偏向量L100は、0.26μmである。ステンシルマスク200の偏向量L200は、1.58μmである。これらの結果から、ステンシルマスク200に積層体220を利用することによって、ステンシルマスク200の周囲に形成される電位分布に基づく電界強度が大きくなり、ボロンイオンの進行方向を大きく偏向させ得ることが確認された。
図6は、図2に示すステンシルマスク10の変形例である。この変形例のステンシルマスク10は、第1導電層22に形成されている貫通孔28の幅が、第1絶縁層24及び第2導電層26に形成されている貫通孔28の幅よりも大きく形成されている。
ステンシルマスク10では、貫通孔28を画定する側壁28aが、貫通孔28の伸びる方向(紙面上下方向)に沿って、第1導電層22と第1絶縁層24の間で連続していない。即ち、ステンシルマスク10の貫通孔28は、第1導電層22と第1絶縁層24の間に段差面を備えている。その段差面は、第1絶縁層24の下面24bと側面24aによって形成されている。これにより、第1導電層22と第2導電層26の間に存在する第1絶縁層24の外表面の最短距離は、段差面が形成されていない場合(即ち、第1絶縁層24の側面24aのみの場合)に比して長くなる。第1導電層22と第2導電層26の間に存在する第1絶縁層24の外表面の最短距離が長いと、第1絶縁層24の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。図6に示す形態の貫通孔28を備えることによって、ステンシルマスク10の絶縁破壊耐圧は顕著に向上する。
ステンシルマスク10では、貫通孔28を画定する側壁28aが、貫通孔28の伸びる方向(紙面上下方向)に沿って、第1導電層22と第1絶縁層24の間で連続していない。即ち、ステンシルマスク10の貫通孔28は、第1導電層22と第1絶縁層24の間に段差面を備えている。その段差面は、第1絶縁層24の下面24bと側面24aによって形成されている。これにより、第1導電層22と第2導電層26の間に存在する第1絶縁層24の外表面の最短距離は、段差面が形成されていない場合(即ち、第1絶縁層24の側面24aのみの場合)に比して長くなる。第1導電層22と第2導電層26の間に存在する第1絶縁層24の外表面の最短距離が長いと、第1絶縁層24の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。図6に示す形態の貫通孔28を備えることによって、ステンシルマスク10の絶縁破壊耐圧は顕著に向上する。
第1実施例のステンシルマスク10のその他の特徴を記載する。
(1)ステンシルマスク10では、貫通孔28の側壁28aの近傍に形成される電位分布に基づく電界強度は、第1導電層22と第2導電層26の間の距離、第1導電層22と第2導電層26の間の電位差に基づいて決定される。したがって、所望の電界強度を容易に得ることができ、荷電粒子の偏向量を調整し易い。一方、図3に示すような一枚の導電層120を利用するステンシルマスク100では、貫通孔の側壁の近傍に形成される電位分布に基づく電界強度は、導電層120と半導体基板150の距離、貫通孔の幅、導電層120に印加する電圧等によって決定される。特に、貫通孔の幅は、パターンによって様々な大きさで形成されている。このため、貫通孔の側壁の近傍に形成される電位分布に基づく電界強度が、場所によってバラツクという問題がある。一枚の導電層120を利用するステンシルマスク100では、所望の電界強度を容易に得ることができず、荷電粒子の偏向量を調整し難い。
(2)積層体20を利用するステンシルマスク10では、貫通孔28の側壁28aの近傍に形成される電位分布に基づく電界強度が、一枚の導電層120を利用するステンシルマスク100の電界強度よりも大きくなる。したがって、ステンシルマスク10では、第1導電層22と第2導電層26に印加する電圧を小さくすることができる。一般的に、荷電粒子の注入は、真空中で行われることが多い。したがって、電圧を小さくすることができると、真空中での放電の発生を抑制することができる。このため、積層体20を利用するステンシルマスク10では、荷電粒子の注入を信頼性の高い状態で実現することができる。
なお、上記の特徴は、以下に説明する第2実施例においても、同様に得られるものである。
(1)ステンシルマスク10では、貫通孔28の側壁28aの近傍に形成される電位分布に基づく電界強度は、第1導電層22と第2導電層26の間の距離、第1導電層22と第2導電層26の間の電位差に基づいて決定される。したがって、所望の電界強度を容易に得ることができ、荷電粒子の偏向量を調整し易い。一方、図3に示すような一枚の導電層120を利用するステンシルマスク100では、貫通孔の側壁の近傍に形成される電位分布に基づく電界強度は、導電層120と半導体基板150の距離、貫通孔の幅、導電層120に印加する電圧等によって決定される。特に、貫通孔の幅は、パターンによって様々な大きさで形成されている。このため、貫通孔の側壁の近傍に形成される電位分布に基づく電界強度が、場所によってバラツクという問題がある。一枚の導電層120を利用するステンシルマスク100では、所望の電界強度を容易に得ることができず、荷電粒子の偏向量を調整し難い。
(2)積層体20を利用するステンシルマスク10では、貫通孔28の側壁28aの近傍に形成される電位分布に基づく電界強度が、一枚の導電層120を利用するステンシルマスク100の電界強度よりも大きくなる。したがって、ステンシルマスク10では、第1導電層22と第2導電層26に印加する電圧を小さくすることができる。一般的に、荷電粒子の注入は、真空中で行われることが多い。したがって、電圧を小さくすることができると、真空中での放電の発生を抑制することができる。このため、積層体20を利用するステンシルマスク10では、荷電粒子の注入を信頼性の高い状態で実現することができる。
なお、上記の特徴は、以下に説明する第2実施例においても、同様に得られるものである。
(第2実施例)
図7に、ステンシルマスク300の要部断面図を模式的に示す。図7は、ステンシルマスク300に形成されている貫通孔328の一つを拡大したものである。図8(a)に、ステンシルマスク300の全体の平面図を模式的に示す。図8(b)に、ステンシルマスク300の全体の断面図を模式的に示す。なお、実際には、ステンシルマスク300は、所定パターンに応じた複数の貫通孔328を備えていることが多い。本実施例では、本技術思想の説明を容易にするために、貫通孔328が一つの場合を例にしている。
図7に、ステンシルマスク300の要部断面図を模式的に示す。図7は、ステンシルマスク300に形成されている貫通孔328の一つを拡大したものである。図8(a)に、ステンシルマスク300の全体の平面図を模式的に示す。図8(b)に、ステンシルマスク300の全体の断面図を模式的に示す。なお、実際には、ステンシルマスク300は、所定パターンに応じた複数の貫通孔328を備えていることが多い。本実施例では、本技術思想の説明を容易にするために、貫通孔328が一つの場合を例にしている。
図7に示すように、ステンシルマスク300は、複数の層が積層している積層体320を備えている。積層体320は、第1導電層322と、その第1導電層322上に形成されている第1絶縁層323と、その第1絶縁層323上に形成されている第2導電層324と、その第2導電層324上に形成されている第2絶縁層325と、その第2絶縁層325上に形成されている第3導電層326を備えている。第1導電層322には、不純物がドープされているシリコン単結晶が用いられている。第1絶縁層323には、シリコン酸化膜が用いられている。第2導電層324には、不純物がドープされているシリコン単結晶が用いられている。第2絶縁層325には、シリコン酸化膜が用いられている。第3導電層326には、不純物がドープされているシリコン単結晶が用いられている。
ステンシルマスク300は、第1導電層322の外表面に形成されており、第1電源342に接続するための第1接続部332を備えている。ステンシルマスク300はさらに、第2導電層324の外表面に形成されており、第2電源344に接続するための第2接続部334を備えている。ステンシルマスク300はさらに、第3導電層326の外表面に形成されており、第3電源346に接続するための第3接続部336を備えている。第1電源342は、第1導電層322に接地電位を与えることができる。第2電源344は、第2導電層324に負の直流電圧を印加することができる。第3電源346は、第3導電層326に接地電位を与えることができる。なお、第1電源342及び第3電源346が接地電位を与えるための電源に代えて、正の直流電源を印加するための電源に代えてもよい。
ステンシルマスク300は、第1導電層322、第1絶縁層323、第2導電層324、第2絶縁層325及び第3導電層326を貫通する貫通孔328を備えている。貫通孔328を画定するステンシルマスク300の側壁328aは、鉛直方向(紙面上下方向)にほぼ平行に伸びている。
ステンシルマスク300は、第1導電層322、第1絶縁層323、第2導電層324、第2絶縁層325及び第3導電層326を貫通する貫通孔328を備えている。貫通孔328を画定するステンシルマスク300の側壁328aは、鉛直方向(紙面上下方向)にほぼ平行に伸びている。
図8に示すように、ステンシルマスク300は、積層体320と、シリコン基板372と、静電チャック374を備えている。ステンシルマスク300は、平面視したときに、略円形の形状を備えている。ステンシルマスク300は、その中心部にメンブレン部382を備えている。メンブレン部382には、貫通孔328が形成されており、所定パターンが作り込まれている。シリコン基板372は、積層体320上に埋め込み絶縁膜371を介して形成されている。シリコン基板372は、メンブレン部382の周囲を一巡して形成されている。シリコン基板372は、積層体320の機械的剛性を向上させている。静電チャック374は、シリコン基板372上に形成されている。静電チャック374は、ステンシルマスク300の周縁を一巡して形成されている。静電チャック374は、ステンシルマスク300を半導体基板の上方に設置するときに、他の設置用装置との接触部として利用される。静電チャック374の表面には、冷却装置が設けられていてもよい。
静電チャック374は、シリコン基板372にまで達する複数の開口368を備えている。ステンシルマスク300は、開口368を介して、導電層322、324、326の外表面に形成されている接続部332、334、336に外部の電源342、344、346を接続する。図8では、そのうちの第1導電層322の第1接続部332と第1電源342が接続する形態に係る断面図を代表して図示している。
図8に示すように、開口368の下方のシリコン基板372及び積層体320には、それらを貫通して第1導電層322にまで達する電極プラグ364が形成されている。電極プラグ364の側面は、側面絶縁膜362によって被覆されている。電極プラグ364は、第1接続部332を介して第1導電層322に電気的に接続している。電極プラグ364は、側面絶縁膜362によって、第2導電層324及び第3導電層326から電気的に隔てられている。したがって、電極プラグ364は、第1導電層322に選択的に接続されている。電極プラグ364と第1電源342は、コンタクトピン366を介して電気的に接続されている。
他の第2接続部334及び第3接続部336も、第1接続部332の構成と実質的に同様である。即ち、第2接続部334の場合は、電極プラグが第2導電層324にまで達するように形成されている。第3接続部336の場合は、電極プラグが第3導電層326にまで達するように形成されている。
図8に示すように、開口368の下方のシリコン基板372及び積層体320には、それらを貫通して第1導電層322にまで達する電極プラグ364が形成されている。電極プラグ364の側面は、側面絶縁膜362によって被覆されている。電極プラグ364は、第1接続部332を介して第1導電層322に電気的に接続している。電極プラグ364は、側面絶縁膜362によって、第2導電層324及び第3導電層326から電気的に隔てられている。したがって、電極プラグ364は、第1導電層322に選択的に接続されている。電極プラグ364と第1電源342は、コンタクトピン366を介して電気的に接続されている。
他の第2接続部334及び第3接続部336も、第1接続部332の構成と実質的に同様である。即ち、第2接続部334の場合は、電極プラグが第2導電層324にまで達するように形成されている。第3接続部336の場合は、電極プラグが第3導電層326にまで達するように形成されている。
ステンシルマスク300には、第1導電層322と第2導電層324によって第1の導電層対が形成されている。ステンシルマスク300にはさらに、第2導電層324と第3導電層326によって第2の導電層対が形成されている。ステンシルマスク300を使用するときは、第1導電層322は、接地電位に固定される。第2導電層324には第2電源344が接続され、第2導電層324は、負電位に固定される。第3導電層326は、接地電位に固定される。ステンシルマスク300では、第1導電層322と第2導電層324の間に電位差を形成することができる。さらに、ステンシルマスク300では、第2導電層324と第3導電層326の間に電位差を形成することができる。ステンシルマスク300の周囲には、第1導電層322と第2導電層324の間の電位差と、第2導電層324と第3導電層326の間の電位差に基づいて電位分布が形成されている。第1絶縁層323及び第2絶縁層325の厚みは薄いので、第1導電層322と第2導電層324の間の短い距離及び第2導電層324と第3導電層326の間の短い距離に、大きな電位差を形成することができる。したがって、ステンシルマスク300の周囲には、等電位線の間隔が密な電位分布が形成されている。ステンシルマスク300の周囲に形成される電位分布に基づく電界強度は大きくなっている。
さらに、ステンシルマスク300では、第1導電層322と第2導電層324によって構成されている第1の導電層対に形成される電位差は、第2導電層324と第3導電層326によって構成されている第2の導電層対の間に形成される電位差に略一致している。これにより、ステンシルマスク300の周囲に形成される電位分布は、第2導電層324の上下に対称に形成される。
このステンシルマスク300は、ボロンイオンを導入する際に用いられる。ボロンイオンは、正に帯電している。ボロンイオンが貫通孔328を通過するときの進行方向は、図7に示すように、電位分布に基づく電位差に沿って偏向する。ボロンイオンの進行方向は、まず、貫通孔328に入射する側で、第3導電層326から離れる方向に偏向する。ボロンイオンの進行方向は、第3導電層326と第2導電層324の間で、第2導電層324に引き寄せられる方向に偏向する。ボロンイオンの進行方向は、第2導電層324と第1導電層322の間で、第2導電層324から離れる方向に偏向する。ボロンイオンの進行方向は、貫通孔328を出射する側で、第1導電層22に引き寄せられる方向に偏向する。ボロンイオンは、貫通孔328を通過しているときにおいて、概ね貫通孔328の側壁328aから離れた位置を通過する。したがって、ステンシルマスク300では、ボロンイオンが貫通孔328の側壁328aに衝突する現象を実効的に抑制することができる。
また、ステンシルマスク300では、周囲に形成される電位分布が第2導電層324の上下に対称に形成される。したがって、ボロンイオンは、貫通孔328に入射するときの状態で貫通孔328を出射することができる。ステンシルマスク300は、ボロンイオンを貫通孔328の形状に応じて出射することができる。ステンシルマスク300は、半導体基板350の表面に所定パターンでボロンイオンを導入することを容易にする。
次に、図9を参照して、上記のステンシルマスク300の作用効果をより詳細に検討した結果を示す。
図9は、第1導電層422と、第1絶縁層423と、第2導電層424と、第2絶縁層425と、第3導電層426を有する積層体420で構成されているステンシルマスク400の例である。
図9は、第1導電層422と、第1絶縁層423と、第2導電層424と、第2絶縁層425と、第3導電層426を有する積層体420で構成されているステンシルマスク400の例である。
ステンシルマスク400では、第1導電層422の外表面に形成されている第1接続部432を介して、第1導電層422が第1電源442に接続されている。第1電源442は、接地電位を第1導電層422に与えることができる。ステンシルマスク400では、第2導電層424の外表面に形成されている第2接続部434を介して、第2導電層424が第2電源444に接続されている。第2電源444は、1kVの負の直流電圧を第2導電層424に印加することができる。ステンシルマスク400では、第3導電層426の外表面に形成されている第3接続部436を介して、第3導電層426が第3電源446に接続されている。第3電源446は、接地電位を第3導電層426に与えることができる。
第1導電層422の厚みT422は、2μmである。第1絶縁層423の厚みT423は、5μmである。第2導電層424の厚みT424は、3μmである。第2絶縁層425の厚みT425は、5μmである。第3導電層426の厚みT426は、2μmである。貫通孔428の幅W428は、20μmである。積層体420と半導体基板450の間の距離D400は、50μmである。
第1導電層422の厚みT422は、2μmである。第1絶縁層423の厚みT423は、5μmである。第2導電層424の厚みT424は、3μmである。第2絶縁層425の厚みT425は、5μmである。第3導電層426の厚みT426は、2μmである。貫通孔428の幅W428は、20μmである。積層体420と半導体基板450の間の距離D400は、50μmである。
図10に、ステンシルマスク400の周囲に形成される電位分布を示す。図11に、ステンシルマスク400の周囲に形成される電位分布の拡大図を示す。図11は、図10のステンシルマスク400の貫通孔428の側壁428a(紙面右側)の拡大図である。なお、図10及び図11では、図示の明瞭化のために、図中の符号を省略している。
図10及び図11に示すように、ステンシルマスク400では、第1導電層422と第2導電層424の間に電位差を形成することができる。さらに、ステンシルマスク400では、第2導電層424と第3導電層426の間に電位差を形成することができる。ステンシルマスク400の周囲には、第1導電層422と第2導電層424の間の電位差と、第2導電層424と第3導電層426の間の電位差に基づいて電位分布が形成されている。第1絶縁層423及び第2絶縁層425の厚みは薄いので、ステンシルマスク400の周囲には、等電位線の間隔が密な電位分布が形成されている。ステンシルマスク400の周囲に形成される電位分布に基づく電界強度は大きくなっている。ステンシルマスク400では、ボロンイオンの一部が、貫通孔428を画定している積層体420の側壁428aに衝突する確率が低い。
図10及び図11に示すように、ステンシルマスク400では、第1導電層422と第2導電層424の間に電位差を形成することができる。さらに、ステンシルマスク400では、第2導電層424と第3導電層426の間に電位差を形成することができる。ステンシルマスク400の周囲には、第1導電層422と第2導電層424の間の電位差と、第2導電層424と第3導電層426の間の電位差に基づいて電位分布が形成されている。第1絶縁層423及び第2絶縁層425の厚みは薄いので、ステンシルマスク400の周囲には、等電位線の間隔が密な電位分布が形成されている。ステンシルマスク400の周囲に形成される電位分布に基づく電界強度は大きくなっている。ステンシルマスク400では、ボロンイオンの一部が、貫通孔428を画定している積層体420の側壁428aに衝突する確率が低い。
さらに、ステンシルマスク400では、第1導電層422と第2導電層424の間の第1の導電対に形成される電位差は、第2導電層424と第3導電層426の間の第2の導電対の間に形成される電位差に略一致している。これにより、ステンシルマスク400の周囲に形成される電位分布は、第2導電層424の上下に対称に形成されていることが分かる。これにより、ボロンイオンは、貫通孔428に入射するときの状態で貫通孔428を出射することができる。ステンシルマスク400は、ボロンイオンを貫通孔428の形状に応じて出射することができる。ステンシルマスク400は、半導体基板450の表面に所定パターンでボロンイオンを導入することを容易にする。
図12は、図7に示すステンシルマスク300の変形例である。この変形例のステンシルマスク300は、第1導電層322に形成されている貫通孔328の幅が、第1絶縁層323及び第2導電層324に形成されている貫通孔328の幅よりも大きく形成されている。さらに、変形例のステンシルマスク300は、第1絶縁層323及び第2導電層324に形成されている貫通孔328の幅が、第2絶縁層325及び第3導電層326に形成されている貫通孔328の幅よりも大きく形成されている。
ステンシルマスク300では、貫通孔328を画定する側壁328aが、貫通孔328の伸びる方向(紙面上下方向)に沿って、第1導電層322と第1絶縁層323の間で連続していない。さらに、貫通孔328を画定する側壁328aが、貫通孔328の伸びる方向(紙面上下方向)に沿って、第2導電層324と第2絶縁層325の間で連続していない。即ち、ステンシルマスク300の貫通孔328は、第1導電層322と第1絶縁層323の間及び第2導電層324と第2絶縁層325の間に段差面を備えている。前者の段差面は、第1絶縁層323の下面323bと側面323aによって形成されている。後者の段差面は、第2絶縁層325の下面325bと側面325aによって形成されている。これにより、第1導電層322と第2導電層324の間に存在する第1絶縁層323の外表面の最短距離は、段差面が形成されていない場合(即ち、第1絶縁層323の側面323aのみの場合)に比して長くなる。さらに、第2導電層324と第3導電層326の間に存在する第2絶縁層325の外表面の最短距離は、段差面が形成されていない場合(即ち、第2絶縁層325の側面325aのみの場合)に比して長くなる。第1導電層322と第2導電層324の間に存在する第1絶縁層323の外表面の最短距離が長いと、第1絶縁層323の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。さらに、第2導電層324と第3導電層326の間に存在する第2絶縁層325の外表面の最短距離が長いと、第2絶縁層325の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。図12に示す形態の貫通孔328を備えることによって、ステンシルマスク300の絶縁破壊耐圧は顕著に向上する。
ステンシルマスク300では、貫通孔328を画定する側壁328aが、貫通孔328の伸びる方向(紙面上下方向)に沿って、第1導電層322と第1絶縁層323の間で連続していない。さらに、貫通孔328を画定する側壁328aが、貫通孔328の伸びる方向(紙面上下方向)に沿って、第2導電層324と第2絶縁層325の間で連続していない。即ち、ステンシルマスク300の貫通孔328は、第1導電層322と第1絶縁層323の間及び第2導電層324と第2絶縁層325の間に段差面を備えている。前者の段差面は、第1絶縁層323の下面323bと側面323aによって形成されている。後者の段差面は、第2絶縁層325の下面325bと側面325aによって形成されている。これにより、第1導電層322と第2導電層324の間に存在する第1絶縁層323の外表面の最短距離は、段差面が形成されていない場合(即ち、第1絶縁層323の側面323aのみの場合)に比して長くなる。さらに、第2導電層324と第3導電層326の間に存在する第2絶縁層325の外表面の最短距離は、段差面が形成されていない場合(即ち、第2絶縁層325の側面325aのみの場合)に比して長くなる。第1導電層322と第2導電層324の間に存在する第1絶縁層323の外表面の最短距離が長いと、第1絶縁層323の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。さらに、第2導電層324と第3導電層326の間に存在する第2絶縁層325の外表面の最短距離が長いと、第2絶縁層325の外表面に沿って生じる沿面放電に係る絶縁破壊耐圧を向上させることができる。図12に示す形態の貫通孔328を備えることによって、ステンシルマスク300の絶縁破壊耐圧は顕著に向上する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
20、220、320、420:積層体
22、222、322、422:第1導電層
24、224、323、423:第1絶縁層
26、226、324、424:第2導電層
325、425:第2絶縁層
326、426:第3導電層
28、328、428:貫通孔
32、232、332、432:第1接続部
34、234、334、434:第2接続部
336、436:第3接続部
42、242、342、442:第1電源
44、244、344、444:第2電源
346、446:第3電源
22、222、322、422:第1導電層
24、224、323、423:第1絶縁層
26、226、324、424:第2導電層
325、425:第2絶縁層
326、426:第3導電層
28、328、428:貫通孔
32、232、332、432:第1接続部
34、234、334、434:第2接続部
336、436:第3接続部
42、242、342、442:第1電源
44、244、344、444:第2電源
346、446:第3電源
Claims (9)
- 被処理基板の表面に所定パターンで荷電粒子を導入する際に用いられるステンシルマスクであり、
第1導電層と、
その第1導電層上に形成されている第1絶縁層と、
その第1絶縁層上に形成されている第2導電層と、
第1導電層の外表面に形成されており、第1電源に接続するための第1接続部と、
第2導電層の外表面に形成されており、第2電源に接続するための第2接続部を備え、
前記所定パターンに対応して、第1導電層、第1絶縁層及び第2導電層を貫通する貫通孔が形成されていることを特徴とするステンシルマスク。 - 第1導電層は荷電粒子が出射する側であり、第2導電層は荷電粒子が入射する側であり、
第1導電層に形成されている貫通孔の幅が、第1絶縁層に形成されている貫通孔の幅よりも大きく形成されていることを特徴とする請求項1のステンシルマスク。 - 前記第2導電層上に形成されている第2絶縁層と、
その第2絶縁層上に形成されている第3導電層と、
その第3導電層の外表面に形成されており、第3電源に接続するための第3接続部をさらに備え、
前記貫通孔は、第2絶縁層及び第3導電層をも貫通していることを特徴とする請求項1又は2のステンシルマスク。 - 第1導電層は荷電粒子が出射する側であり、第3導電層は荷電粒子が入射する側であり、
第1絶縁層及び第2導電層に形成されている貫通孔の幅が、第2絶縁層に形成されている貫通孔の幅よりも大きく形成されていることを特徴とする請求項3のステンシルマスク。 - 被処理基板の表面に所定パターンで荷電粒子を導入する際に用いられるステンシルマスクであり、
第1導電層と、
その第1導電層上に形成されている第1絶縁層と、
その第1絶縁層上に形成されている第2導電層と、
第1導電層又は第2導電層の外表面に形成されており、電源に接続するための接続部を備え、
前記所定パターンに対応して、第1導電層、第1絶縁層及び第2導電層を貫通する貫通孔が形成されていることを特徴とするステンシルマスク。 - 第1導電層は荷電粒子が出射する側であり、第2導電層は荷電粒子が入射する側であり、
第1導電層に形成されている貫通孔の幅が、第1絶縁層に形成されている貫通孔の幅よりも大きく形成されていることを特徴とする請求項5のステンシルマスク。 - 請求項1〜6のいずれかのステンシルマスクを用いるイオン注入装置であり、
イオンを生成するイオン生成手段と、
生成されたイオンから必要なイオンを選択する質量分析手段と、
選択されたイオンを加速する加速手段と、
被処理基板が配置される注入室と、
加速手段と被処理基板の間に設けられているステンシルマスクを備えているイオン注入装置。 - 請求項1〜6のいずれかのステンシルマスクを被処理基板の表面に被せ、マスク越しに荷電粒子を被処理基板の表面に照射するステンシルマスクの使用方法。
- 請求項1〜6のいずれかのステンシルマスクを用いて半導体装置を製造する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026642A JP2007208095A (ja) | 2006-02-03 | 2006-02-03 | ステンシルマスク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026642A JP2007208095A (ja) | 2006-02-03 | 2006-02-03 | ステンシルマスク |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007208095A true JP2007208095A (ja) | 2007-08-16 |
Family
ID=38487273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026642A Pending JP2007208095A (ja) | 2006-02-03 | 2006-02-03 | ステンシルマスク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007208095A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054918A (ja) * | 2007-08-29 | 2009-03-12 | Toppan Printing Co Ltd | ステンシルマスク製造方法 |
KR101292846B1 (ko) | 2011-07-01 | 2013-08-02 | 지에스나노텍 주식회사 | 박막 전지 제조용 패턴 마스크 및 이의 제조 방법, 이를 사용한 박막 전지용 고체 전해질 제조 방법 |
JP2016054285A (ja) * | 2014-09-01 | 2016-04-14 | 株式会社ニューフレアテクノロジー | マルチ荷電粒子ビーム用のブランキング装置及びマルチ荷電粒子ビーム描画装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223529A (ja) * | 1997-01-22 | 1998-08-21 | Internatl Business Mach Corp <Ibm> | 電子線リソグラフィ・システムのマスクの汚れを減少させる方法 |
JP2003208869A (ja) * | 2000-12-06 | 2003-07-25 | Ulvac Japan Ltd | イオン注入装置およびイオン注入方法 |
JP2004165580A (ja) * | 2002-11-11 | 2004-06-10 | Pd Service:Kk | 転写用マスクと電子ビーム露光装置 |
JP2004282038A (ja) * | 2003-02-28 | 2004-10-07 | Canon Inc | 偏向器、偏向器を製造する方法、偏向器を適用した荷電粒子線露光装置 |
JP2005039144A (ja) * | 2003-07-18 | 2005-02-10 | Riipuru:Kk | 電子ビーム描画装置及び電子ビーム描画方法 |
-
2006
- 2006-02-03 JP JP2006026642A patent/JP2007208095A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223529A (ja) * | 1997-01-22 | 1998-08-21 | Internatl Business Mach Corp <Ibm> | 電子線リソグラフィ・システムのマスクの汚れを減少させる方法 |
JP2003208869A (ja) * | 2000-12-06 | 2003-07-25 | Ulvac Japan Ltd | イオン注入装置およびイオン注入方法 |
JP2004165580A (ja) * | 2002-11-11 | 2004-06-10 | Pd Service:Kk | 転写用マスクと電子ビーム露光装置 |
JP2004282038A (ja) * | 2003-02-28 | 2004-10-07 | Canon Inc | 偏向器、偏向器を製造する方法、偏向器を適用した荷電粒子線露光装置 |
JP2005039144A (ja) * | 2003-07-18 | 2005-02-10 | Riipuru:Kk | 電子ビーム描画装置及び電子ビーム描画方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054918A (ja) * | 2007-08-29 | 2009-03-12 | Toppan Printing Co Ltd | ステンシルマスク製造方法 |
KR101292846B1 (ko) | 2011-07-01 | 2013-08-02 | 지에스나노텍 주식회사 | 박막 전지 제조용 패턴 마스크 및 이의 제조 방법, 이를 사용한 박막 전지용 고체 전해질 제조 방법 |
JP2016054285A (ja) * | 2014-09-01 | 2016-04-14 | 株式会社ニューフレアテクノロジー | マルチ荷電粒子ビーム用のブランキング装置及びマルチ荷電粒子ビーム描画装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100868019B1 (ko) | 플라즈마 쉬쓰 제어기를 갖는 이온 빔 장치 | |
US20200111643A1 (en) | Plasma etching systems and methods with secondary plasma injection | |
JP6393446B2 (ja) | 集束イオン・ビームを使用した半導体デバイスの平面デプロセッシング用の前駆体 | |
US20040216993A1 (en) | Laser selection of ions for sputter deposition of titanium containing films | |
KR20080063988A (ko) | 중성빔을 이용한 식각장치 | |
JP6450372B2 (ja) | イオン注入装置のSiCコーティング | |
JP5046641B2 (ja) | 電荷中和装置 | |
TW202107503A (zh) | 離子束處理設備、系統及產生離子束的方法 | |
US20130203260A1 (en) | Etching method and etching apparatus | |
KR100903295B1 (ko) | 이온빔 발생 장치 및 이온 빔 발생 방법 | |
US20050189482A1 (en) | 3-grid neutral beam source used for etching semiconductor device | |
JP2007208095A (ja) | ステンシルマスク | |
KR102455749B1 (ko) | 산화물 에칭 선택도를 증가시키기 위한 방법 | |
KR101843770B1 (ko) | 선택적 표면처리가 가능한 선형 플라즈마 발생 장치 | |
US11948781B2 (en) | Apparatus and system including high angle extraction optics | |
KR100894437B1 (ko) | 양의 바이어스 전극에 의한 인출구 주변 국부 방전을 이용한 고휘도 플라즈마 이온빔 발생장치 | |
KR20170113722A (ko) | 높은 공간 선택성을 가지는 선형 플라즈마 발생 장치 | |
JP4312574B2 (ja) | イオンビーム加工装置およびイオンビーム加工方法 | |
KR20170092156A (ko) | 선택적 표면처리가 가능한 선형 플라즈마 발생 장치 | |
CN110610851A (zh) | 一种在tmah工艺中保护晶圆边缘的方法 | |
JPH0535537B2 (ja) | ||
JP2004253202A (ja) | イオン源駆動電源 | |
TWI794851B (zh) | 離子束處理系統及其電漿板組合件和阻斷器組合件的製造方法 | |
CN112885688B (zh) | 离子注入装置及离子注入方法 | |
KR20040012264A (ko) | 고효율 마그네트론 스퍼터링 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |