CN102530837B - 用于制造微机械组件的方法 - Google Patents
用于制造微机械组件的方法 Download PDFInfo
- Publication number
- CN102530837B CN102530837B CN201110461879.6A CN201110461879A CN102530837B CN 102530837 B CN102530837 B CN 102530837B CN 201110461879 A CN201110461879 A CN 201110461879A CN 102530837 B CN102530837 B CN 102530837B
- Authority
- CN
- China
- Prior art keywords
- section
- protective layer
- substrate
- insulant
- layer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000011241 protective layer Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000010410 layer Substances 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 36
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 74
- 238000005516 engineering process Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000005192 partition Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 5
- 238000004873 anchoring Methods 0.000 description 5
- 230000000712 assembly Effects 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000004615 ingredient Substances 0.000 description 4
- 238000002372 labelling Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- VPAYJEUHKVESSD-UHFFFAOYSA-N trifluoroiodomethane Chemical compound FC(F)(F)I VPAYJEUHKVESSD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
本发明涉及一种用于制造微机械组件的方法。所述方法包括：提供一衬底(100)，所述衬底具有设置在所述衬底(100)上的层状布置，所述层状布置包括绝缘材料(110)、导电层区段(120)和与所述导电层区段(120)连接的保护层结构(130)，所述保护层结构包围所述绝缘材料(110)的一个区段。所述方法还包括实施用于去除所述绝缘材料(110)的一部分的各向同性蚀刻工艺，其中，所述导电层区段(120)和所述保护层结构(130)防止去除所述绝缘材料(110)的被包围的区段，其中，构造一结构元件(181，183)，所述结构元件包括所述导电层部分(120)、所述保护层结构(130)和所述绝缘材料(110)的被包围的区段。
Description
技术领域
本发明涉及一种用于制造微机械组件的方法，其中，提供具有设置在衬底上的层状布置的衬底，以及实施用于构造结构元件的蚀刻工艺。
背景技术
例如在汽车领域中用作惯性传感器或加速度传感器的微机械组件通常具有微结构，所述微结构具有可移动的功能元件。微结构也称作MEMS结构(Micro-Electro-MechanicalSystem：微机电系统)。在传感器运行中，例如通过电容相对于固定参考电极的变化来检测功能元件的偏移。
为了制造微机械组件可以实施不同的方法。一种可能的处理方式在于基于CMOS制造技术(ComplementaryMetalOxideSemiconductor：互补金属氧化物半导体)来构造功能结构或MEMS结构。例如已知的是，使用以CMOS工艺技术制成的金属印制导线(Leiterbahn)作为独立的、可移动的功能元件以及作为分析电极。为了使印制导线(部分地)独立，去除位于印制导线下方并且用作牺牲层的氧化物。但缺点是(独立的)金属导线(Metallbahn)具有相对较差的机械特性。已知的CMOS工艺也证实不适于制造具有大高宽比的结构。
因此，也存在一些替代方法，其中，氧化层上方的印制导线与所属的硅衬底保持连接。此外，如此结构化衬底，从而在印制导线下方产生硅隔片。在这样的微结构中，机械特性基本上由硅隔片确定，其优于纯粹的独立的金属导线。也可以产生具有大高宽比的硅结构。
根据CMOS工艺技术制造并且用作电极的印制导线结构的厚度或者高度(典型地5至10μm)(显著)小于具有由纯粹的硅制成的功能结构的组件的电极高度(例如10至100μm)。因此，在这样的工艺中重要的是能够制造具有小间距的窄结构。挑战尤其是在氧化物中构造窄的、深的沟槽。
然而，可用于氧化物蚀刻的各向异性等离子体蚀刻工艺具有产生正向收窄(positivzulaufend)的蚀刻壁的倾向。在必要时用作蚀刻掩膜的印制导线也可能遭受金属侵蚀。因此，各向异性等离子体蚀刻工艺限制金属导线之间可达到的最小间距以及可达到的最大蚀刻深度。相反，各向同性氧化物蚀刻方法导致各个印制导线之间蚀刻通道区域中氧化物的侧向蚀刻。因此，对于由多个彼此叠置地设置并且通过氧化物层绝缘地连接的印制导线构成的功能结构而言，可能导致印制导线的完全底部蚀刻。这可以通过具有较大宽度的印制导线来避免。因为各个氧化物之间的蚀刻速率根据制造可能非常不同，所以所述方法使得电极结构相对较宽。
发明内容
本发明的任务在于，说明一种用于制造微机械组件的改进方法。
所述任务通过根据权利要求1的方法解决。在从属权利要求中说明了本发明的其他有利实施方式。
根据本发明提出一种用于制造微机械组件的方法。所述方法包括提供衬底，所述衬底具有设置在所述衬底上的层状布置。层状布置包括绝缘材料、导电层区段以及与导电层区段连接的保护层结构，所述保护层结构包围所述绝缘材料的一个区段(Abschnitt)。所述方法还包括实施各向同性蚀刻工艺以去除所述绝缘材料的一部分。在此，所述导电层区段和保护层结构防止去除所述绝缘材料的被包围的区段。此外还可以通过蚀刻构造一个结构元件，所述结构元件包括导电层区段、保护层结构以及绝缘材料的被包围的区段。
在根据本发明的方法中实施各向同性蚀刻工艺，其中，保护层结构(与导电层区段一起)用作“蚀刻停止层”。这样的方法提供以下可能性：在组件中可以用于电极结构的结构元件可以构造有较小的宽度。也可以产生具有小间距的多个电极结构。实施各向同性蚀刻方法可以使得导电层区段的蚀刻量(Abtrag)相对较小。由此可以蚀刻穿透厚度相对较大的绝缘材料，或者产生具有较大高度的结构元件。也可以实现高可重现性。由于使用保护层结构，各向同性蚀刻工艺在诸如蚀刻时间和蚀刻均匀性(“Uniformity”)的蚀刻参数方面相对不严格。这使得工艺显著简化，由此还实现成本节省。此外还可以规避在传统等离子体蚀刻工艺中在功率较高或蚀刻速率较大时出现的飞弧(“Arching”)的问题，所述飞弧导致组件的破坏。
在一种优选的实施方式中，设置在所提供的衬底上的层状布置包括多个设置在不同平面中并且通过保护层结构连接的导电层区段。保护层结构分别包围绝缘材料的一个区段。通过实施用于去除绝缘材料的一部分的各向同性蚀刻工艺构造一个结构元件，所述结构元件包括设置在多个平面中的导电层区段、保护层结构以及绝缘材料的被包围的区段。在所述构型中保护层结构和导电层区段可以通过相应方式用作蚀刻停止层，以便能够通过简单和可重现的方式制造具有多个彼此叠置地设置的导电层区段的结构元件。
在另一种优选的实施方式中，在实施用于去除绝缘材料的一部分的各向同性蚀刻工艺之后，实施用于去除一个保护层结构或多个保护层结构的蚀刻工艺。由此可以通过简单的方式实现：设置在多个平面中的导电层区段仅仅通过绝缘材料的(之前被包围的)区段并且因此彼此绝缘地连接。
在另一种优选的实施方式中，所述方法还包括去除衬底的衬底材料以使结构元件独立(Freistellen)。由此可以实现：结构元件可移动地设置在衬底上，由此例如可检测作用在衬底上的加速度。例如以沟槽蚀刻的形式实施衬底材料的去除，以便构造用于结构元件的包括衬底材料的隔片(Steg)。在必要时可以在一个共同的工艺中实施衬底材料的去除以及以上所述的保护层结构的去除，由此可以进一步简化所述方法。
所述方法也可以有利地用于制造窄的、差别化的电极结构。在这方面根据另一种优选的实施方式构造一个结构元件，所述结构元件在不同平面中分别具有两个导电层区段。以相应的方式，保护层结构和导电层区段在此可以用作蚀刻停止层，以防止去除绝缘材料的区段。
在另一种优选的实施方式中，在设置在所提供的衬底上的层状布置中，与导电层区段连接的保护层结构(也)与衬底连接。由此可以实现：在各向同性蚀刻方法的范畴内构造的结构元件直接设置在衬底上。
在另一种优选的实施方式中，设置在所提供的衬底上的层状布置附加地具有分隔层，所述分隔层通过保护层结构与导电层区段连接，并且绝缘材料的与衬底连接的区段通过所述分隔层与绝缘材料的另一区段分离。在实施各向同性蚀刻工艺以去除绝缘材料的一部分时，去除绝缘材料的所述另一区段，而绝缘材料的与衬底连接的区段受到保护免于被去除。这样的处理方式提供以下可能性：可以在随后实施的保护层结构去除时避免衬底材料的(不期望的)去除。
优选地，在去除保护层结构的范畴内去除分隔层，实施另一蚀刻工艺以去除或者打开绝缘材料的与衬底连接的区段的一部分。随后，例如可以实施沟槽蚀刻工艺以去除衬底材料，其中，可以产生用于结构元件的包括衬底材料的窄的隔片。
在另一种优选的实施方式中，绝缘材料是氧化物材料。氧化物材料尤其可以由多个依次施加的氧化层构成。在这方面，所提供的衬底尤其是CMOS晶片，设置在衬底上的层状布置可以构造为“后端(Backend)”叠堆的形式。
在另一种优选的实施方式中，一个保护层结构或多个保护层结构具有钨或铜。这样的材料是通常在CMOS工艺中使用的材料，因此能够成本高效地实施本方法。
附图说明
以下借助附图详细阐述本发明。
图1-5分别以示意性侧面剖视图示出微机械功能结构的制造；
图6示出用于说明用于制造微机械组件的方法的步骤的流程图；
图7和8示出其他微机械功能结构的示意性剖视图；
图9-14分别以示意性侧面剖视图示出其他微机械功能结构的制造；
图15-18分别以示意性侧面剖视图示出其他微机械功能结构的制造。
具体实施方式
根据以下附图描述用于制造微机械组件或者MEMS组件的方法，所述方法可以基于CMOS制造技术。示例性示出的组件是电容式惯性传感器或加速度传感器，其具有与衬底部分脱离因此可移动的、具有所属的指状结构元件的梳形结构以及固定地锚定在衬底上的、具有其他指状结构元件的梳形结构。两种梳形结构的结构元件并排地或者“彼此嵌合”地设置。在这样的传感器运行中，可移动的梳形结构的结构元件由于加速度可以相对于固定的梳形结构的结构元件偏移。基于梳形结构或者梳形结构的用作电极的结构元件(“梳形电极”)之间的电容变化来检测取决于分别作用的加速度的偏移。
在附图中以示意性侧面剖视图的形式示出了这样的微结构的制造。这些附图示出仅仅三个并排设置的结构元件180、181、182(图1至5，图7至14)或者仅仅三个并排设置的结构元件180、183、182(图15至18)的构造。在此，两个在附图中分别位于外侧的结构元件180、182可以是固定地锚定的或者不可移动的梳形结构的组成部分，而分别设置在中间的结构元件181或183可以是可自由移动的梳形结构的组成部分。在此，在侧向上来看，分别由结构元件180、181、182或者180、183、182构成的结构可以多次重复。
在制造方法的范畴内，可以实施在半导体或微系统技术中已知的方法工艺、尤其是CMOS工艺和MEMS工艺，以及可以使用常见的材料，从而仅仅部分地对此进行探讨。此外指出：所描述的组件可以包括与所示结构不同的其他结构。除了所示出的和所描述的工艺之外，在制造时同样也可以实施其他方法步骤，以便使所示出的组件的制造完整。
图1-5分别以示意性侧面剖视图示出具有微机械功能结构的组件的制造。此外在图6的流程图中汇总了在本方法中实施的方法步骤，以下同样参考所述流程图。在本方法中，在方法步骤191中提供衬底100，所述衬底具有设置在所述衬底100上的层状布置(参见图1)。所示衬底100尤其可以是通常的硅衬底或者硅晶片，并且设置在衬底100上的层状布置可以是借助于CMOS工艺技术制造的“后端”叠堆。
层状布置包括设置在三个不同平面中的、金属材料的层区段120和(部分)埋嵌在氧化物材料110中的保护层结构130。如在图1中示出的那样，仅仅上方的金属层区段120的上侧面暴露(freiliegen)。保护层结构130分别设置在金属层区段120之间或者(下方的)金属层区段120与衬底100之间，并且因此与金属层区段120或者与金属层区段120和衬底100连接。
金属层区段120例如可以具有铝，而保护层结构130可以具有钨。在使用这样的材料时，保护层结构130也可以称作“钨塞(Wolfram-Plugs)”。氧化物材料110尤其可以是氧化硅。与图1(和其他附图)中的示图相反，氧化物材料110由多个依次施加的氧化物层构成。
以下详细描述图1的层状布置的中间层状堆叠的结构，结构元件181源自所述中间叠状堆层(参见图2)。中间层状堆叠包括三个彼此叠置地并且在不同平面中设置的金属层区段120，这些金属层区段120为了更好地进行说明而标注有附图标记121、122、123。所属的并且在不同平面中彼此叠置地设置的保护层结构130以相同的方式标注有附图标记131、132、133。金属层区段121、122、123(至少在图1中示出的剖视图的区域中)分别在俯视图中构造为长形的或指状的印制导线结构，并且以下也称作“金属导线”121、122、123。
两个设置在三个金属导线121、122、123之间的保护层结构132、133和设置在下方的金属导线121与衬底100之间的下方的保护层结构121分别具有围绕的(umschlieβend)形状，使得保护层结构131、132、133(与金属导线121、122、123和衬底100一起)分别包围氧化物材料110的一个区段。这在图1的剖视图中借助每个保护层结构131、132、133的两个梯形的或塞状的部分表示，在这些部分之间分别设置有氧化物材料110的一个区段。此外如在图1中示出的那样，设置在金属导线121、122、123和衬底100之间的保护层结构131、132、133还可以设在金属导线121、122、123的边缘侧或外棱边的区域内，并且在此相对于外棱边略微向内偏移或者回移(zurückversetzt)。
在其侧面设置的层状堆叠也存在类似的构型，结构元件180、182源自所述层状堆叠(参见图2)。因此，所述层状堆叠(仅仅示出了所述层状堆叠的部分区域)可以相应地具有三个指状的、在不同平面中彼此叠置地设置的金属导线120，并且具有设置在金属导线120之间或者下方的金属导线120与衬底100之间的围绕的保护层结构130(在图1中仅仅借助每个保护层结构130的单个梯形的或塞状的部分表示)，其中，保护层结构130(与金属导线120和衬底100一起)分别包围氧化物材料110的一个区段。在此，保护层结构130也可以设在金属导线120的外棱边的区域中，并且相对于外棱边略微回移。
可以如以上所述借助于CMOS工艺实施步骤191以提供在图1中示出的衬底100，所述衬底具有设置在其上的层状系统。可能的工艺工序包括：在衬底100上施加一层氧化物材料110并且对其进行结构化以构造用于保护层结构130的凹槽或者沟槽结构，以相应的保护层材料填充凹槽以构造保护层结构130，施加金属层120并且对其进行结构化以构造金属导线120，以及(多次或两次)重复这些工艺。通过以上所述的保护层结构130相对于金属导线120的外棱边向内偏移的构型，可以在结构化相应的金属层120时防止损坏保护层结构130。
在提供在图1中示出的“CMOS晶片”之后，在另一步骤192(图6)中实施各向同性蚀刻工艺，以便去除用作牺牲层或牺牲材料的氧化物材料110的可自由通达的或者敞开的部分。如在图2中示出的那样，由此产生使衬底100的上侧面的一部分暴露的、窄的沟槽150(“氧化物沟槽”)，因此在衬底100上构造彼此分开的、定义的结构元件180、181、182。在此，所示的沟槽150可以是共同的并且连通的沟槽结构的一部分。在氧化物蚀刻时保护层结构130与金属导线120一起用作蚀刻停止层，由此阻止去除氧化物材料110的分别由这些结构包围的区段。换句话说，可以通过保护层结构130避免金属导线120的侧向底部蚀刻或者局部地限制金属导线120下方的底部蚀刻
所考虑的各向同性氧化物蚀刻方法对于氧化物材料110具有高蚀刻选择性并且因此可以避免或可以忽略金属导线120的侵蚀，所述各向同性氧化物蚀刻方法例如可以是借助HF的气相蚀刻，或者等离子体蚀刻，尤其是借助C3F8+O2或者以下气体中的一种：CHF3、C4F8、CxFyHz、NF3。同样可考虑使用湿化学蚀刻溶液。例如基于HF的BOE工艺(BufferedOxideEtch：缓冲氧化物蚀刻)。在这样的工艺中可以如此稀释蚀刻有效物质，使得氧化物与金属之间的选择性相应较高并且因此可以忽略金属导线120的侵蚀。
通过氧化物蚀刻制造并且设置在衬底100上的结构元件180、181、182分别包括三个彼此叠置地设置的金属导轨120、保护层结构130和氧化物材料110的被包围的区段。相应于所属的金属导线120，结构元件180、181、182(至少在图2中示出的剖视图的范围内)在俯视图中分别具有长形的或者指状的轮廓。如以上所示，结构元件180、182(以及其他没有示出的类似结构元件)在此可以用作不可移动的梳形结构的组成部分，而结构元件181(以及其他没有示出的类似结构元件)可以设为可移动的梳形结构的组成部分。
在实施用于开设氧化物沟槽150的各向同性蚀刻工艺之后，实施一些其他工艺，这些其他工艺在图6的流程图中汇总在另一步骤193中。如在图3中示出的那样，例如去除在氧化物蚀刻之后敞开的保护层结构130。由此可以通过简单的方式实现：结构元件180、181、182的设置在不同平面中的金属导轨120仅仅通过氧化物材料110的(之前被包围的)区段彼此连接，并且因此是彼此绝缘的。为了去除保护层结构130例如可以设有各向同性蚀刻工艺或干蚀刻工艺，其中，保护层结构因此是牺牲结构并且因此也可以称作“牺牲塞(Opfer-Plugs)”或“牺牲通孔(Opfer-Vias)”。一种可能的示例是借助例如SF6或者CIF3的等离子体蚀刻工艺。在所述蚀刻工艺过程中，也可以蚀刻结构元件180、181、182之间的衬底100的一部分，如在图3中借助蚀刻区域160示出的那样。
此外，在步骤193的范畴内进行衬底100的衬底材料的结构化或者(进一步)去除，以便实现(部分)独立并且因此实现结构元件181(以及可移动的梳形结构的其他没有示出的结构元件)相对于结构元件180、182(以及不可移动的梳形结构的其他没有示出的结构元件)的移动。为此目的可以在去除保护层结构130之后，实施前侧的沟槽蚀刻工艺以构造结构元件180、181、182之间的沟槽161(参见图4)，以及实施背侧的沟槽蚀刻工艺(参见图5)。在此，沟槽161可以是一个共同的并且连通的沟槽结构的一部分。对于沟槽蚀刻(也称作“开设沟槽(Trenchen)”)，尤其可以考虑交替的干蚀刻工艺——例如所谓的Bosch工艺，其中，循环地重复钝化和蚀刻步骤。由于沟槽蚀刻，结构元件181(至少在图5中示出的剖视图的范围内)设置在由衬底100的衬底材料构成的部分区段或隔片上。
包括隔片的结构元件181可移动或可偏移地悬挂在(剩余的)衬底100上的另一位置上。这例如可以通过以下方式实现：在步骤191、192、193的范畴内构造设置在衬底100上的基础结构或锚定结构，结构元件181(和可移动的梳形结构的其他结构元件)弹性地固定在所述基础结构或锚定结构。
通过前侧和背侧的蚀刻沟槽产生的、具有包括衬底材料的隔片的结构对于其他结构元件180、182也是可行的，如在图5中示出的那样。但结构元件180、182在此在另一位置上如此连接到(剩余的)衬底100上，使得仅仅结构元件181是可移动的，而其他结构元件180、182是不可移动。在这方面，可以在步骤191、192、193的范畴内构造另一设置在衬底100上的基础结构或锚定结构，结构元件180、182(和不可移动的梳形结构的其他结构元件)不可移动地固定在所述基础结构或锚定结构上。
在根据所述方法制造的微机械功能结构中，可以通过电容的方式来检测由结构元件181和其他没有示出的结构元件构成的可移动的梳形结构相对于由结构元件180、182和其他没有示出的结构元件构成的不可移动的梳形结构的(尤其是横向的或者水平的或垂直的)偏移。在此，设置在不同平面中的金属导线120充当电极，借助于所述电极可以检测偏移时出现的电容变化。在此存在以下可能性：可以分析处理相同平面的或不同平面的金属导线120之间的电容或电容变化。
以上所述的制造方法提供以下可能性：如此构造功能结构，使得可移动和不可移动的结构元件180、181、182是窄的，或者具有相对较小的宽度和相对较大的高宽比(高度与宽度的比值)。也可以产生彼此间距较小的结构元件180、181、182。这些优点尤其基于(与金属导线120一起)充当蚀刻停止层的保护层结构130的应用以及各向同性氧化物蚀刻工艺的实施。因为氧化物蚀刻使得金属导线120和保护层结构130的蚀刻量很小或者可忽略，所以可以蚀刻穿透厚度相对较大的氧化物材料110。由于使用保护层结构130，各向同性蚀刻工艺在诸如蚀刻时间和蚀刻均匀性的蚀刻参数方面不严格，由此可以实现工艺、尤其是氧化物结构化的显著简化。在这方面可以规避传统等离子体蚀刻工艺中在功率较高或者蚀刻速率较大时出现的飞弧的问题，所述飞弧导致组件的损坏。
另一优点是结构的高可重现性，因为这基本上仅仅由CMOS制造技术的公差预给定。所述方法也与CMOS-MEMS制造的其他已知的工艺相兼容。使用进行保护的保护层结构130还提供以下可能性：根据保护层结构130从金属导线120的外棱边回移的程度来有针对性地确定不同平面中氧化物材料110的底部蚀刻速率或宽度。通过所述方式可以在所有氧化物平面中产生具有大的和小的底部蚀刻宽度的配置。在这方面例如也可以在不同平面中调节出与在图2中示出的布置不同的蚀刻宽度。因为标准地以CMOS工艺技术提供由钨或者“钨塞”构成的结构，所以还可以相对成本高效地实施所述方法。
此外有利的是，在通过干蚀刻去除保护层结构130时(参见图3)可以实现相对较高的蚀刻速率(例如200至800nm/min)。由于沟槽蚀刻工艺的可能的蚀刻选择性替代地也存在以下可能性：在一个共同的蚀刻或沟槽蚀刻工艺中实施保护层结构130的去除(图3)和沟槽的构造(图4)。通过所述方式可以进一步简化所述方法。
借助以下附图描述具有微机械功能结构的其他组件和所属的制造方法，其是以上所述实施方式的其他可能变型。在此指出，在已经描述的涉及同类或者一致的部件、可使用的制造工艺和材料、可能的优点等等方面的细节参考以上阐述。
另一可能的替代方案例如在于：不去除保护层结构130。在这方面图7示出相对于图5略有改变的功能结构，其中，各个结构元件180、181、182继续设有保护层结构130，使得设置在不同平面中的金属导线120导电地彼此连接。对于以下应用可以考虑这样的构型：设置在不同平面中的金属导线120之间不需要或者不规定绝缘，或者在结构元件180、181、182的全部金属导线120上施加相同的电位。例如可以通过以下方式制造图7的功能结构：从图2的布置出发，在步骤193中(图6)实施交替的干蚀刻工艺(钝化步骤和蚀刻步骤的循环顺序)以进行沟槽蚀刻，其中，以短时间实施的蚀刻步骤或者钝化步骤开始。
即使在设置在不同平面中的金属导线120之间不规定或者不需要绝缘的应用中，同样也可以进行保护层结构130的去除。在此，包括钨的保护层结构130的去除或者缺少对于用作电极的金属导线120的电容而言不是很重要，因为保护层结构130如以上所述相对于金属导线120的外棱边回移，因此电容基本上通过金属导线120给定。
另一可能的替代方案在于：构造(可移动的)结构元件，其中，不设有由衬底材料构成的隔片(“硅支撑”)。在这样的构型方面，可以充分利用所述方法的以上说明的优点，尤其是可以以高精确度和可重现性产生机械结构。
为了进行说明，图8示出功能结构的另一实施例，其中，不是通过前侧的和背侧的沟槽蚀刻工艺而是通过各向同性蚀刻工艺使结构元件181(以及可移动的梳形结构的其他没有示出的结构元件)独立。在蚀刻工艺过程中在衬底100中在结构元件181下方构造蚀刻区域162。在这样的各向同性蚀刻工艺中例如可以使用SF6或者CIF3，由此同时也可以去除相应的保护层结构130。通过所述方式独立的结构元件181(至少在图7中示出的剖视图的范围内)仅仅具有由氧化物材料区段110和金属导线120构成的层状叠堆。在另一位置上，结构元件181可偏移地或者弹性地悬挂在衬底100上，例如通过相应的基础结构或者锚定结构。不可移动的梳形结构的结构元件180、182相反也在图7中示出剖视图的范围内设置在衬底100上并且与所述衬底固定地连接。
根据所使用的蚀刻工艺，去除敞开的保护层结构130可能导致结构元件180、181、182之间的衬底材料的去除，如以上结合图3(蚀刻区域160)描述的那样。在标准的工艺工序中，这样的衬底蚀刻不重要。但对于产生特别窄的隔片而言有利的是，可以避免衬底蚀刻。为此目的，可以实施以下借助图9-14描述的方法，所述方法是以上所述的制造方法的另一种可能的变型方案。
在所述变型方法中，又在步骤191中(图6)提供衬底100，所述衬底具有设置在衬底100上的层状布置，所述层状布置具有在图9中示出的结构。类似于图1的层状布置，图9的层状布置(也)具有设置在三个不同平面中的金属层区段或者金属导线120以及围绕的保护层结构130，所述保护层结构(部分)埋嵌在氧化物材料110中。这些层再次以层状叠堆的形式布置，梳形电极或结构元件180、181、182源自所述层状叠堆(参见图10)。
与图1的层状布置不同，下方的保护层结构130(其中，中间的层状叠堆标注有附图标记134)不是与衬底100连接而是与分隔层140连接，所述分隔层布置在之后氧化物蚀刻的区域中(“开口区域”或“开口面”)。在(之后的结构元件181的)中间的层状叠堆方面，所属的保护层结构134如在图9中示出的那样与两个分隔层140连接，这些分隔层又与布置在其侧面的(之后的结构元件180、182的)层状叠堆的下方的保护层结构130连接。分隔层140可以实现氧化物材料110的分离，更确切地说，布置在衬底100上或者与所述衬底连接的区段115与位于层状叠堆之间的其他区段116的分离，分隔层140布置在所述区段115上，所述其他区段116布置在分隔层140上。在此，在侧向上来看，在图9中示出的结构可以多次重复。
分隔层140尤其可以是在CMOS工艺流程中通常存在的或者构造的多晶硅层。在此，位于其下方的、氧化物材料110的层区段115可以是厚度典型为几十纳米的栅极氧化层(Gateoxidschicht)，或者是厚度典型为几百纳米的场氧化层(Feldoxidschicht)。
可以再次借助于CMOS工艺实施步骤191范畴内的在图9中示出的并且设有层状布置的衬底100或“CMOS”晶片的制造。一种可能的工艺流程包括在衬底100上构造氧化物材料110的区段115，施加(大面积的)层140并且对其进行结构化以构造分隔层140，施加氧化物材料110的(另一)层并且对其进行结构化以构造用于保护层结构130的凹槽或沟槽结构，以相应的保护层材料填充凹槽以构造保护层结构130，施加金属层120并且对其进行结构化以构造金属导线120，以及(多次或两次)重复构造分隔层140之后的工艺。
随后，在另一步骤192中(图6)再次实施各向同性蚀刻工艺，由此去除氧化物材料110的可自由通达的部分、即区段116。如在图10中示出的那样，由此构造使分隔层140的一部分暴露的沟槽151以及通过沟槽151彼此分开的结构元件180、181、182。在氧化物蚀刻时，保护层结构130与金属导线120一起用作蚀刻停止层，由此防止氧化物材料110的分别由这些结构包围的区段的去除。以相应的方式，分隔层140也充当蚀刻停止层，并且与下方的保护层结构130一起防止氧化物材料110的层区段115的去除。
在实施各向同性蚀刻工艺以开设氧化物沟槽151之后，再次实施根据图6的流程图汇总在步骤193中的其他工艺。其中包括去除保护层结构130，例如通过借助SF6或者CIF3的等离子体蚀刻，由此也可以同时实现分隔层140的去除，如在图11中示出的那样。可以在氧化物材料110的层区段115上停止所述蚀刻工艺。
在另一在步骤193范畴内实施的工艺中，如在图12中示出的那样，在层区段115中在结构元件180、181、182之间构造一些开口152，通过这些开口使衬底100的上侧面在这些位置上暴露。这例如可以借助各向异性等离子体蚀刻工艺实现。如在图12中示出的那样，开口152在此可以相对较窄地实现。随后实施以上所述的后续工艺以使结构元件181(和可移动的梳形结构的其他结构元件)独立，即实施前侧的沟槽蚀刻工艺以构造结构元件180、181、182之间的沟槽161(参见图13)以及实施背侧的沟槽蚀刻工艺(参见图14)。
以上所述的工艺也可以用于制造窄的、差别化的电极结构，其中，(可移动的)结构元件分别具有两个在一个平面中并排设置的金属导线。以下借助图15-18详细描述一种可能的处理方式。
在此，在步骤191中(图6)提供衬底100，所述衬底具有设置在衬底100上的层状布置，所述层状布置具有在图15中示出的结构。类似于图1的层状布置，图15的层状布置(也)具有设置在三个不同平面中的金属层区段或者金属导线120以及围绕的保护层结构130，所述保护层结构(部分)埋嵌在氧化物材料110中。这些层再次以层状叠堆的形式布置，梳形电极或结构元件180、183、182源自所述层状叠堆(参见图16)。可以再次借助于以上所述的CMOS工艺来制造在图15中示出的布置，所述布置在侧向上来看可以多次重复。
与图1的层状布置不同，图15的层状布置的中间层状叠堆具有由金属导线120和保护层结构130构成的复杂结构，“差别化的”的结构元件183源自所述中间层状叠堆，所述金属导线120和保护层结构130为了更好的说明标注有附图标记121a、121b、122a、122b、123a、123b以及135、136、137、138。中间层状叠堆对于每个“金属层”分别具有两个并排设置并且彼此分开的金属导线121a和121b、122a和122b以及123a和123b。在金属导线121a、121b和衬底100之间设置有各个围绕的保护层结构135，在金属导线121a、121b和金属导线122a、122b之间设置有各个围绕的保护层结构136。与此相反，在金属导线122a、122b和金属导线123a、123b之间设有两个围绕的保护层结构137、138。在此，设置在右侧的保护层结构138仅仅与设置在右侧的金属导线122b、123b连接，而设置在左侧的保护层结构137与两个金属导线122a、122b以及金属导线123a连接。两个在其侧面设置的层状叠堆对于每个平面具有以上所述的结构，所述结构具有仅仅一个金属导线120和一个围绕的保护层结构130，结构元件180、182源自所述层状叠堆。
在提供在图16中示出的“CMOS晶片”之后，在另一步骤192的范畴内(图6)实施各向同性蚀刻工艺，以便去除氧化物材料110的可自由通达的部分，其中，保护层结构130与金属导线120再次用作蚀刻停止层。如在图16中示出的那样，在氧化物蚀刻时构造使衬底100的上侧面的一部分暴露的氧化物沟槽150并且因此构造彼此分开的结构元件180、183、182。对于中间层状叠堆或者结构元件183，也在上方的保护层结构137、138之间附加地进行氧化物蚀刻，如在图16中借助蚀刻区域153示出的那样。
图16说明制造方法的另一种可能的变型方案。在此提出，在前一工艺阶段中已经实施背侧的蚀刻或沟槽蚀刻工艺，其中，在结构元件183下方在衬底100中构造背侧的蚀刻区域164。这样的蚀刻工艺可以在各向同性氧化物蚀刻之前或者之后。
随后，在步骤193的范畴内(图6)实施其他工艺。如在图17中示出的那样，其中包括去除在氧化物蚀刻之后暴露的保护层结构130，由此使结构元件180、183、182的设置在不同平面中的金属导线120彼此绝缘。对于差别化的结构元件183，可以通过所述方式使分别设置在相同金属层中的金属导线121a和121b、122a和122b以及123a和123b彼此绝缘。由此可以在彼此绝缘的金属导线或电极侧上施加不同的电位。在去除保护层结构130的过程中，也可以蚀刻结构元件180、183、182之间的衬底100的一部分，如在图17中借助蚀刻区域165示出的那样。
在步骤193的范畴内还可以(进一步)去除衬底100的衬底材料，以便实现(部分)独立并且因此实现结构元件183(以及可移动的梳形结构的其他没有示出的结构元件)相对于结构元件180、182(以及不可移动的梳形结构的其他没有示出的结构元件)的移动。为此目的，可以在去除保护层结构130之后实施前侧的沟槽蚀刻工艺来以构造结构元件180、183、182之间的沟槽166，如在图18中示出的那样。由于沟槽蚀刻，结构元件183(至少在图18中示出的剖视图的范围内)设置在衬底100的由衬底材料构成的部分区段或隔片上并且因此是可移动的。在另一位置上，结构元件183可偏移地悬挂在(剩余的)衬底100上。两个其他的结构元件180、182相反也在图18中示出的剖视图的范围内设置在衬底100上并且与所述衬底固定地连接。
借助附图阐述的实施方式是本发明的优选或示例性的实施方式。取代所描述的实施方式，可考虑可以包括其他变型方案或者所描述的特征的组合的其他实施方式。
例如借助图17描述的用于在前一工艺阶段中实施(背侧的)衬底蚀刻或沟槽蚀刻的处理方式也可以应用于其他所描述的制造方法。在借助图15-18描述的方法中，同样可以在去除保护层结构130后才进行(前侧的和背侧的)沟槽蚀刻(相应于在图1-5中示出的方法)。替代地，也可以如此改变根据图15-18的方法，使得设有根据图8的用于去除衬底材料的各向同性蚀刻工艺，或者根据图9-14的分隔层140的使用。
此外存在以下可能性：实施与所述工艺不同的其他工艺和/或者构造其他元件和结构。其他工艺例如包括用于将在衬底或晶片100上与其他组件共同产生的组件与其他组件分开或分离的分离工艺。
所提供的CMOS晶片也可以附加地设有相应的电路结构或者CMOS电路结构，其尤其可以形成用于所属的组件或传感器的机械功能结构的分析处理电路。由此可以在一个芯片上或者在一个芯片内实现CMOS电路形式的MEMS结构和所属的分析处理电路(“单片集成微机械传感器”)。在这方面还可以提出：在各向同性氧化物蚀刻之前通过保护层覆盖CMOS电路区域以及不需要作为功能结构的其他区域。可以在工艺结束时去除这样的保护层，或者在需要时在制造方法期间恢复这样的保护层。对于这样的方法有利的是，可以在真正的CMOS制造工艺之后才进行用于产生功能结构的全部步骤。
所述方法的另一变型方案在于：(同样)在各向同性氧化物蚀刻范畴内实施结构元件的部分独立，以能够实现移动。例如可以构造具有多个设置在不同平面中的金属导线120和一个或多个保护层结构130的结构元件的层状叠堆，其中，在(紧邻衬底100的)下平面中不设有进行保护的保护层结构130。通过所述方式可以在氧化物蚀刻时底部蚀刻这样的层状叠堆的最下方的金属导线120，并且因此所属的结构元件(在氧化物蚀刻过程中附加地结构化所述结构元件或者使其与相邻结构元件分开)在这个部位上与衬底脱离。
此外需指出：替代所描述的材料可以使用其他材料。例如可以替代钨使用用于保护层结构130的另一材料，例如铜。金属导线120也可以由不同于铝的其他导电材料构成，例如同样由铜构成。此外，衬底100也可以具有不同于硅的其他材料，或者由另一种材料制成。替代的衬底材料的可能示例是碳化硅。此外替代所描述的氧化物材料110还可以使用另一种绝缘材料或介电材料，例如氮化物材料。替代氧化物材料110也可以使用不同材料的组合或者由不同材料构成的(依次施加的)的层的组合，例如由氧化物和氮化物的组合。
此外可行的是，结构元件具有另一结构、尤其是具有其他数量的彼此叠置地设置的金属导线120和保护层结构130。在这方面，对于结构元件也可以考虑仅仅一个金属导线120和一个所属的保护层结构130。
此外，本方法及其可能的变型方案不限于制造具有梳形电极的电容式惯性传感器，而是也可以用于制造其他微机械组件和传感器，和/或用于制造不同于指状梳形电极的其他微机械或者无支承的功能结构。其他组件的可能示例是电容式转速传感器和磁场传感器。
Claims (9)
1.用于制造微机械组件的方法，所述方法包括以下方法步骤：
提供一衬底(100)，所述衬底具有设置在所述衬底(100)上的层状布置，所述层状布置包括绝缘材料(110)、导电层区段(120)和与所述导电层区段(120)连接的保护层结构(130)，所述保护层结构包围所述绝缘材料(110)的一个区段，
实施用于去除所述绝缘材料(110)的一部分的各向同性蚀刻工艺，其中，所述导电层区段(120)和所述保护层结构(130)防止去除所述绝缘材料(110)的被包围的区段，其中，构造一结构元件(181，183)，所述结构元件包括所述导电层区段(120)、所述保护层结构(130)和所述绝缘材料(110)的被包围的区段，
在实施用于去除所述绝缘材料(110)的一部分的各向同性蚀刻工艺之后实施用于去除所述保护层结构(130)的蚀刻工艺。
2.根据权利要求1所述的方法，
其中，设置在所提供的衬底上的层状布置包括设置在不同平面中并且通过保护层结构(130)连接的多个导电层区段(120)，其中，这些保护层结构(130)分别包围所述绝缘材料(110)的一个区段，
其中，通过实施用于去除所述绝缘材料(110)的一部分的各向同性蚀刻工艺来构造一结构元件(181，183)，所述结构元件包括设置在多个平面中的导电层区段(120)、保护层结构(130)和所述绝缘材料(110)的被包围的区段。
3.根据以上权利要求中任一项所述的方法，所述方法还包括：
去除所述衬底(100)的衬底材料，以使所述结构元件(181，183)独立。
4.根据权利要求1或2中任一项所述的方法，
其中，构造一结构元件(183)，所述结构元件在不同平面中分别具有两个导电层区段(121a，121b，122a，122b，123a，123b)。
5.根据权利要求1或2中任一项所述的方法，
其中，在设置在所提供的衬底(100)上的层状布置中，与导电层区段(120)连接的保护层结构(130)与所述衬底(100)连接。
6.根据权利要求1或2中任一项所述的方法，
其中，设置在所提供的衬底上的层状布置具有分隔层(140)，所述分隔层通过保护层结构(130)与导电层区段(120)连接，并且所述绝缘材料(110)的与所述衬底(100)连接的区段(115)通过所述分隔层与所述绝缘材料(110)的另一区段(116)分离，从而，在实施用于去除所述绝缘材料(110)的一部分的各向同性蚀刻工艺时去除所述绝缘材料(110)的所述另一区段(116)，并且保护所述绝缘材料(110)的与所述衬底(100)连接的区段(115)免被去除。
7.根据权利要求6所述的方法，
其中，在去除所述保护层结构的范畴内去除所述分隔层(140)，以及实施用于去除所述绝缘材料(110)的与所述衬底连接的区段(115)的一部分的另一蚀刻工艺。
8.根据权利要求1或2中任一项所述的方法，
其中，所述绝缘材料是氧化物材料(110)。
9.根据权利要求1或2中任一项所述的方法，
其中，所述保护层结构(130)具有以下材料中的一种：钨，铜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010061782.2A DE102010061782B4 (de) | 2010-11-23 | 2010-11-23 | Verfahren zum Herstellen eines mikromechanischen Bauelements |
| DE102010061782.2 | 2010-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102530837A CN102530837A (zh) | 2012-07-04 |
| CN102530837B true CN102530837B (zh) | 2016-06-15 |
Family
ID=45955499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110461879.6A Active CN102530837B (zh) | 2010-11-23 | 2011-11-23 | 用于制造微机械组件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8492188B2 (zh) |
| CN (1) | CN102530837B (zh) |
| DE (1) | DE102010061782B4 (zh) |
| IT (1) | ITMI20112060A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8564103B2 (en) * | 2009-06-04 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing an electronic device |
| DE102012219465A1 (de) * | 2012-10-24 | 2014-04-24 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Kappe für ein MEMS-Bauelement und hybrid integriertes Bauteil mit einer solchen Kappe |
| CN103675041A (zh) * | 2013-11-30 | 2014-03-26 | 江苏物联网研究发展中心 | 多量程叉指电容式湿度传感器 |
| DE102015206996A1 (de) * | 2015-04-17 | 2016-10-20 | Robert Bosch Gmbh | Verfahren zum Herstellen von mikroelektromechanischen Strukturen in einer Schichtenfolge und ein entsprechendes elektronisches Bauelement mit einer mikroelektromechanischen Struktur |
| US9617142B1 (en) * | 2015-09-30 | 2017-04-11 | Mems Drive, Inc. | MEMS grid for manipulating structural parameters of MEMS devices |
| US9648749B1 (en) * | 2015-11-17 | 2017-05-09 | Northrop Grumman Systems Corporation | Circuit card assembly and method of providing same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518119A (zh) * | 2003-01-16 | 2004-08-04 | 三星电子株式会社 | 互补金属氧化物半导体图像传感器件的结构及其制造方法 |
| CN1603883A (zh) * | 2003-09-29 | 2005-04-06 | 松下电器产业株式会社 | 微型电力机械系统及其制造方法 |
| CN1716640A (zh) * | 2004-06-30 | 2006-01-04 | 国际商业机器公司 | 微电动机械系统可变电容器的制造方法 |
| TW201002610A (en) * | 2008-07-14 | 2010-01-16 | Memsmart Semiconductor Corp | Manufacturing method of microstructure for an integral semiconductor process |
| TW201037818A (en) * | 2009-04-12 | 2010-10-16 | Long-Sheng Fan | CMOS-compatible microstructures and methods of fabrication |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541831B2 (en) * | 2000-01-18 | 2003-04-01 | Cornell Research Foundation, Inc. | Single crystal silicon micromirror and array |
| JP2003133719A (ja) * | 2001-10-26 | 2003-05-09 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法 |
| US7749789B2 (en) | 2008-03-18 | 2010-07-06 | Solid-State Research, Inc. | CMOS-compatible bulk-micromachining process for single-crystal MEMS/NEMS devices |
| US8552464B2 (en) | 2008-04-12 | 2013-10-08 | Long-Sheng Fan | CMOS-compatible movable microstructure based devices |
-
2010
- 2010-11-23 DE DE102010061782.2A patent/DE102010061782B4/de active Active
-
2011
- 2011-11-14 IT ITMI20112060 patent/ITMI20112060A1/it unknown
- 2011-11-15 US US13/296,923 patent/US8492188B2/en active Active
- 2011-11-23 CN CN201110461879.6A patent/CN102530837B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518119A (zh) * | 2003-01-16 | 2004-08-04 | 三星电子株式会社 | 互补金属氧化物半导体图像传感器件的结构及其制造方法 |
| CN1603883A (zh) * | 2003-09-29 | 2005-04-06 | 松下电器产业株式会社 | 微型电力机械系统及其制造方法 |
| CN1716640A (zh) * | 2004-06-30 | 2006-01-04 | 国际商业机器公司 | 微电动机械系统可变电容器的制造方法 |
| TW201002610A (en) * | 2008-07-14 | 2010-01-16 | Memsmart Semiconductor Corp | Manufacturing method of microstructure for an integral semiconductor process |
| TW201037818A (en) * | 2009-04-12 | 2010-10-16 | Long-Sheng Fan | CMOS-compatible microstructures and methods of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI20112060A1 (it) | 2012-05-24 |
| US8492188B2 (en) | 2013-07-23 |
| DE102010061782A1 (de) | 2012-05-24 |
| DE102010061782B4 (de) | 2020-08-06 |
| CN102530837A (zh) | 2012-07-04 |
| US20120129291A1 (en) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102530837B (zh) | 用于制造微机械组件的方法 | |
| US9580299B2 (en) | MEMS device and method of making a MEMS device | |
| CN101119924B (zh) | 带有双膜片的微机械膜片传感器 | |
| US6291875B1 (en) | Microfabricated structures with electrical isolation and interconnections | |
| US20170073213A1 (en) | Comb MEMS Device and Method of Making a Comb MEMS Device | |
| US7041225B2 (en) | Micromechanical component and method for producing the same | |
| US8877537B2 (en) | Method for manufacturing MEMS device | |
| US10800649B2 (en) | Planar processing of suspended microelectromechanical systems (MEMS) devices | |
| US11422151B2 (en) | Capacitive microelectromechanical device and method for forming a capacitive microelectromechanical device | |
| CN104627948B (zh) | 微机械传感器设备以及相应的制造方法 | |
| KR20160053099A (ko) | 이온 트랩 구조를 관통하는 레이저 사용을 위한 mems 기반 3차원 이온트랩 장치 및 그 제작 방법 | |
| CN106044701A (zh) | 用于以层序列制造微机电结构的方法及具有微机电结构的相应电子构件 | |
| US7524767B2 (en) | Method for manufacturing a micro-electro-mechanical structure | |
| CN105502277A (zh) | 一种mems麦克风及其制作方法和电子装置 | |
| CN109205545B (zh) | 微机械传感器以及用于制造微机械传感器的方法 | |
| JP2009272477A (ja) | Ｍｅｍｓセンサおよびその製造方法 | |
| US8814622B1 (en) | Method of manufacturing a fully integrated and encapsulated micro-fabricated vacuum diode | |
| US20200145762A1 (en) | Acoustic device and method of forming the same | |
| JP7177274B2 (ja) | センサ装置およびセンサ装置の製造方法 | |
| KR101988469B1 (ko) | 멤스 센서 및 그 제조 방법 | |
| US9783410B2 (en) | Method for producing a component | |
| CN105185738A (zh) | 一种半导体器件以及制备方法、电子装置 | |
| US8163583B2 (en) | Manufacturing method of micro electronic mechanical system structure | |
| WO2017030666A2 (en) | Capacitive-based transducer with high aspect ratio | |
| US20110068419A1 (en) | Micromechanical system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |