CN107068618A - 一种半导体圆片级封装方法 - Google Patents

一种半导体圆片级封装方法 Download PDF

Info

Publication number
CN107068618A
CN107068618A CN201710166354.7A CN201710166354A CN107068618A CN 107068618 A CN107068618 A CN 107068618A CN 201710166354 A CN201710166354 A CN 201710166354A CN 107068618 A CN107068618 A CN 107068618A
Authority
CN
China
Prior art keywords
disk
groove
chip
layer
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710166354.7A
Other languages
English (en)
Other versions
CN107068618B (zh
Inventor
高国华
朱桂林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201710166354.7A priority Critical patent/CN107068618B/zh
Publication of CN107068618A publication Critical patent/CN107068618A/zh
Application granted granted Critical
Publication of CN107068618B publication Critical patent/CN107068618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种半导体圆片级封装方法，所述封装方法包括：提供半导体圆片，所述圆片设有若干矩阵排列的芯片，所述芯片之间设有划片槽；所述圆片包括正面及背面，所述芯片的正面即所述圆片的正面，所述芯片的背面即所述圆片的背面；在所述圆片的所述划片槽处形成至少两相互间隔的凹槽；对准两凹槽之间的区域进行切割，以将至少两个所述芯片分离。通过上述方式，本发明预切割形成宽度较小的凹槽，在二次切割时刀片易对准，提高成品率同时提高圆片的利用率。

Description

一种半导体圆片级封装方法
技术领域
本发明涉及半导体芯片领域，特别是涉及半导体圆片级封装方法。
背景技术
半导体集成电路芯片用的安装外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，半导体器件的封装对中央处理器和其他大规模集成电路起着重要的作用。
在芯片封装结构中，圆片级封装是在整片晶圆上进行封装和测试，再对其进行塑封，然后将其切割成单颗芯片。
现有的圆片级封装方法中一般采用二次切割法，先进行预切割形成划片槽，然后进行二次切割将圆片切割为单颗芯片，通常预切割形成的划片槽宽度较大，二次切割时刀片容易切偏，使得部分芯片侧面没有树脂材料保护，并且较宽的划片槽占用面积较大，使得圆片利用率不高。
发明内容
本发明主要解决的技术问题是提供一种半导体芯片的圆片级封装方法，能够减小预切割宽度，使得第二次切割时刀片对准度提高，提高成品率的同时提高圆片的利用率。
为解决上述技术问题，本发明采用的技术方案是提供一种半导体圆片级封装方法，包括以下步骤：提供半导体圆片，所述圆片设有若干矩阵排列的芯片，所述芯片之间设有划片槽；所述圆片包括正面及背面，所述芯片的正面即所述圆片的所述正面，所述芯片的背面即所述圆片的所述背面；在所述圆片的所述划片槽处形成至少两相互间隔的凹槽；对准两凹槽之间的区域进行切割，以将至少两个所述芯片分离。
本发明的有益效果是：区别于现有技术情况，本发明所提供的半导体圆片级封装方法，首次切割时在圆片的划片槽处形成至少两相互间隔的凹槽，上述凹槽的宽度较小，在二次切割时刀片容易对准，进而提高成品率和圆片的利用率。
附图说明
图1为本发明半导体圆片级封装方法一实施方式的流程示意图；
图2为半导体圆片一实施方式的结构示意图；
图3为利用本发明半导体圆片级封装方法一实施方式对圆片进行第一次切割的结构示意图；
图4为利用本发明半导体圆片级封装方法另一实施方式对圆片进行第一次切割的结构示意图；
图5为本发明半导体圆片封装方法另一实施方式的流程示意图；
图6为图5中步骤S501～S505对应的的半导体圆片的封装结构示意图；
图7为图5中步骤S506～S512对应的的半导体圆片的封装结构示意图。
具体实施方式
请参阅图1，图1为本发明半导体圆片级封装方法一实施方式的流程示意图，该方法包括以下步骤：
S101：提供半导体圆片，圆片设有若干矩阵排列的芯片，芯片之间设有划片槽；圆片包括正面及背面，芯片的正面即圆片的正面，芯片的背面即圆片的背面；
具体地，请结合图2，图2为半导体圆片一实施方式的结构示意图。该圆片100设有正面及背面，其中，正面为功能面，背面为非功能面，该圆片100的正面阵列分布若干芯片10，这些芯片10之间设有若干划片槽20。其中，芯片10为硅基底、锗基底、绝缘体上硅基底其中的一种，芯片10内形成有半导体器件(未图示)及焊盘，半导体器件与焊盘可以位于芯片10的同一侧表面，也可以位于芯片10的不同侧表面。当半导体器件与焊盘位于芯片10的不同侧表面时，利用贯穿芯片10的硅通孔将焊盘与半导体器件电学连接。在本实施例中，半导体器件与焊盘同位于圆片100的正面，半导体器件与焊盘电学连接，利用焊盘将芯片中的电路结构与外电路电连接。
S102：在圆片的划片槽处形成至少两相互间隔的凹槽；
具体地，可以采用等离子、激光、或刀片在圆片的划片槽处形成至少两相互间隔的凹槽。请参阅图3-图4，图3为利用本发明半导体圆片级封装方法一实施方式对圆片进行第一次切割的结构示意图，图4为利用本发明半导体圆片级封装方法另一实施方式对圆片进行第一次切割的结构示意图。图3中为在半导体圆片31上利用上述任一方式形成两个相互间隔的凹槽32、33，图4为在半导体圆片41上利用上述任一方式形成三个相互间隔的凹槽41、42、43；当然，在其他实施例中，还可形成多个相互间隔的凹槽，本发明对此不作限定。
S103：对准两凹槽之间的区域进行切割，以将至少两个芯片分离。
具体地，请继续参阅图3和图4，其中，图3中两凹槽32、33之间包括圆片部分34，以圆片部分34分别与两凹槽32、33耦接的两边界a、b为对准基准进行切割；同理，在图4中，可以以边界c、d或者e、f为对准基准进行切割。
下面请参照图5至图7具体阐述本发明封装方法；其中图5为本发明半导体圆片封装方法另一实施方式的流程示意图，图6为图5中步骤S501～S505对应的的半导体圆片的封装结构示意图，图7为图5中步骤S506～S512对应的的半导体圆片的封装结构示意图。
S501：提供芯片，芯片表面设有焊盘；请参阅图6a，在本实施例中，半导体圆片600的正面阵列分布若干芯片(图未示)，芯片包括焊盘601、基底603，其中基底603材料为硅，在其他实施例中还可为其他。另外，关于圆片600的详细介绍可参见图2以及图2对应的相关说明。通常在芯片上形成焊盘601的方式为：先在圆片600表面涂覆一层钝化层605以保护圆片600，接着通过曝光显影或者其他手段将钝化层605对应焊盘601的位置形成第一开口，最后所形成的结构如图6a所示。
S502：在焊盘表面形成种子层；请参阅图6b，种子层606的材料为铝、铜、金、银其中的一种或几种的混合物，形成种子层606的工艺为溅射工艺或物理气相沉积工艺。当种子层606的材料为铝时，形成种子层606的工艺为溅射工艺，当种子层606的材料为铜、金、银其中的一种，形成种子层606的工艺为物理气相沉积工艺。在本实施例中，种子层606的材料为铝。
S503：在种子层表面形成掩膜层，并在掩膜层对应焊盘的位置设置开口；请参阅图6c，在上述种子层606的表面形成掩膜层608，并在掩膜层608位于焊盘601上方的位置设置开口609；具体地，掩膜层608的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种，在本实施例中，掩膜层608的材料为光刻胶。利用光刻工艺在掩膜层608内形成贯穿掩膜层608的开口609，开口609位于焊盘601上方，开口609后续用于形成柱状电极。
S504：在开口内形成金属端子；请参阅图6d，利用电镀工艺在开口609内形成金属端子610，金属端子610的材料为铜或其他合适的金属；在一个实施方式中，将种子层606与电镀的直流电源的阴极相连接，直流电源的阳极位于硫酸铜的水溶液中，将芯片浸泡在硫酸铜溶液中，然后通直流电，在开口609暴露出的种子层606表面形成铜柱，作为金属端子610。在本实施方式中金属端子610的高度低于开口609的深度，在其他实施方式中金属端子610的高度也可以与开口609的深度相同。
S505：去除掩膜层以及金属端子以外的种子层；请参阅图6e，在一个实施方式中，首先利用光刻工艺将芯片表面的掩膜层608上的光刻胶去除，暴露出的种子层606；然后利用湿法刻蚀工艺或干法刻蚀工艺去除暴露出的种子层606，在金属端子610周围保留部分种子层606。
S506：预切割在划片槽处形成至少两相互间隔的凹槽；为示意清楚，S506步骤以及之后的步骤示意图将S501-S505步骤中的部分元件省略画出，仅保留圆片700和金属端子701。请参阅图7a，采用激光、等离子、或者刀片切割的方法在圆片700的划片槽702处切割形成两相互间隔的凹槽703，在其他实施例中，也可形成3个、4个等多个凹槽，其后续处理方法与两个凹槽的类似。该两凹槽703的间隔可以为50-100微米，当然，本领域技术人员可以理解的是，本发明也可以根据刀片大小调整上述间隔的宽度，例如58微米、80微米等数值。
S507：形成塑封层；请参阅图7b，在圆片700的正面填充液态或者粉末态树脂，使金属端子701全部覆盖在树脂材料内，固化后形成塑封层704。
S508：研磨塑封层以使金属端子表面裸露；请参阅图7c。
S509：在金属端子表面设置焊球或形成焊接层；请参阅图7d，在金属金属端子701表面设置焊球705，形成焊球705的工艺包括焊锡膏形成工艺及回流焊工艺两个步骤，先利用焊锡膏形成工艺将焊锡膏形成于金属端子701表面，再利用回流焊工艺将焊锡膏进行回流，使得形成的焊球705包裹在金属端子701的顶部。在本实施方式中，在金属端子701表面植球，在其他实施方式中，也可以利用无电解化学镀的方法对金属端子701进行表面处理，形成焊接层，焊接层的材质可以是锡或锡合金。
S510：研磨圆片的背面直至刚暴露凹槽底部的塑封层；请参阅图7e，将上述植球后的圆片700放入载具中，研磨圆片700的背面直至切割的凹槽703内树脂露出。
S511：在研磨后的圆片背面形成背胶层；请参阅图7f，将上述减薄后的圆片700的背面印刷一层液态树脂材料，烘干后形成背胶层706。该背胶层706的厚度为20～40微米，可以为30微米等数值，该背胶层706可以保护圆片700的背面不发生崩边、划伤。在本实施方式中，树脂材料为非透明材料，在其他实施方式中，树脂材料也可以是透明材料，从而使得背胶层706也是透明的，从圆片700的背面可以清楚地显露出两凹槽703的位置。
S512：从圆片的正面或者背面对准两凹槽之间的区域进行切割；
在一个应用场景中，从圆片的正面对准两凹槽之间的区域进行切割，请参阅图7g；对应于图7g中的虚线a-b所表示的范围，从圆片700正面(即功能面)上方将刀片710对准两凹槽703之间的区域并进行切割，从而分离圆片700上阵列式排布的各个芯片。在本实施方式中，虚线a-b表示两凹槽703之间的圆片部分与相邻两凹槽703之间的两边界，该两边界为刀片710的对准基准及切割边界，刀片710将两边界内的圆片部分全部切割掉，使得切割后的芯片形成六面包覆。若刀片710宽度大于a-b之间的距离，则刀片710将两边界内的圆片部分及其周围的部分塑封层材料一并切除，从而留下邻近两边界处的剩余塑封层，也可以使得切割后的芯片形成六面包覆。
在另一个应用场景中，也可从圆片的背面对准两凹槽之间的区域进行切割，请参阅图7g'，刀片711也可以从圆片700的背面进行切割，其切割方式与从正面切割类似，在此不再赘述。
在其他应用场景中，如图4所示，在划片槽处切割形成三个互相间隔的凹槽时，其可以从圆片的正面或者背面对准边界c、d或者e、f进行第二次切割，第二次切割时刀片的宽度可以大于或等于对准边界的宽度，具体过程与上述相同，在此不再赘述。
区别于现有技术的情况，区别于现有技术情况，本发明所提供的半导体圆片级封装方法，首次切割时在圆片的划片槽处形成至少两相互间隔的凹槽，上述凹槽的宽度较小，在二次切割时刀片容易对准，进而提高成品率和圆片的利用率。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种半导体圆片级封装方法，其特征在于，包括：
提供半导体圆片，所述圆片设有若干矩阵排列的芯片，所述芯片之间设有划片槽；所述圆片包括正面及背面，所述芯片的正面即所述圆片的正面，所述芯片的背面即所述圆片的背面；
在所述圆片的所述划片槽处形成至少两相互间隔的凹槽；
对准两凹槽之间的区域进行切割，以将至少两个所述芯片分离。
2.根据权利要求1所述的方法，其特征在于，所述对准所述两凹槽之间的区域进行切割之前包括：
在所述圆片的正面形成塑封层，所述塑封层填充至少两个所述凹槽；
对圆片的背面进行研磨直至裸露所述凹槽底部的所述塑封层。
3.根据权利要求2所述的方法，其特征在于，所述对准两凹槽之间的区域进行切割包括：
所述两凹槽之间包括圆片部分，以所述圆片部分分别与所述两凹槽耦接的两边界为对准基准进行切割，切割掉所述两边界内的所述圆片，或者，切割掉所述两凹槽之间的所述圆片以及所述两凹槽之间的部分所述塑封层。
4.根据权利要求2所述的方法，其特征在于，所述在圆片的正面形成塑封层之前包括：
提供所述芯片，所述芯片表面设有焊盘；
在所述焊盘表面形成种子层；
在所述种子层表面形成掩膜层，并在所述掩膜层位于焊盘上方的位置设置开口；
在所述开口内形成金属端子；
去除所述掩膜层以及所述金属端子以外的所述种子层。
5.根据权利要求4所述的方法，其特征在于，
所述在圆片的正面形成塑封层包括：在所述圆片的正面形成所述塑封层，并使所述塑封层覆盖所述金属端子；
所述在圆片的正面形成塑封层后包括：研磨所述塑封层以使所述金属端子表面裸露。
6.根据权利要求5所述的方法，其特征在于，所述研磨所述塑封层以使所述金属端子表面裸露后包括：
在所属金属端子表面设置焊球或形成焊接层。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述在圆片的正面形成塑封层后包括：
在所述圆片的背面形成背胶层。
8.根据权利要求7所述的方法，其特征在于，所述对准两凹槽之间的区域进行切割包括：
从所述圆片的所述正面对准所述两凹槽之间的区域进行切割，直至切割掉所述两凹槽区域内的所述背胶层。
9.根据权利要求7所述的方法，其特征在于，所述对准两凹槽之间的区域进行切割包括：
从所述圆片的所述背面对准所述两凹槽之间的区域进行切割，直至切割掉所述两凹槽区域内的所述塑封层。
10.根据权利要求1-3任一项所述的方法，其特征在于，
所述在圆片的划片槽处形成至少两相互间隔的凹槽包括：采用等离子、激光、或刀片在所述圆片的划片槽处形成至少两相互间隔的凹槽。
CN201710166354.7A 2017-03-20 2017-03-20 一种半导体圆片级封装方法 Active CN107068618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710166354.7A CN107068618B (zh) 2017-03-20 2017-03-20 一种半导体圆片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710166354.7A CN107068618B (zh) 2017-03-20 2017-03-20 一种半导体圆片级封装方法

Publications (2)

Publication Number Publication Date
CN107068618A true CN107068618A (zh) 2017-08-18
CN107068618B CN107068618B (zh) 2021-02-19

Family

ID=59621138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710166354.7A Active CN107068618B (zh) 2017-03-20 2017-03-20 一种半导体圆片级封装方法

Country Status (1)

Country Link
CN (1) CN107068618B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107164A (en) * 1998-08-18 2000-08-22 Oki Electric Industry Co., Ltd. Using grooves as alignment marks when dicing an encapsulated semiconductor wafer
CN1713354A (zh) * 2004-06-22 2005-12-28 恩益禧电子股份有限公司 半导体晶片和半导体器件的制造工艺
CN1817603A (zh) * 2005-01-05 2006-08-16 株式会社迪斯科 晶片的分割方法
CN101964311A (zh) * 2009-07-08 2011-02-02 台湾积体电路制造股份有限公司 形成集成电路结构的方法与集成电路结构
US20130037962A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level packaging structure with large contact area and preparation method thereof
CN103928417A (zh) * 2014-04-18 2014-07-16 江阴长电先进封装有限公司 一种低成本的圆片级csp封装方法及其封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107164A (en) * 1998-08-18 2000-08-22 Oki Electric Industry Co., Ltd. Using grooves as alignment marks when dicing an encapsulated semiconductor wafer
CN1713354A (zh) * 2004-06-22 2005-12-28 恩益禧电子股份有限公司 半导体晶片和半导体器件的制造工艺
CN1817603A (zh) * 2005-01-05 2006-08-16 株式会社迪斯科 晶片的分割方法
CN101964311A (zh) * 2009-07-08 2011-02-02 台湾积体电路制造股份有限公司 形成集成电路结构的方法与集成电路结构
US20130037962A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level packaging structure with large contact area and preparation method thereof
CN103928417A (zh) * 2014-04-18 2014-07-16 江阴长电先进封装有限公司 一种低成本的圆片级csp封装方法及其封装结构

Also Published As

Publication number Publication date
CN107068618B (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
CN104681456B (zh) 一种扇出型晶圆级封装方法
CN105206592B (zh) 扇出型封装的结构和制作方法
CN102005432B (zh) 四面无引脚封装结构及其封装方法
TW544883B (en) Manufacturing method of semiconductor device
CN108597998A (zh) 晶圆级系统封装方法及封装结构
CN107221517B (zh) 一种包覆型芯片尺寸封装结构及其封装方法
CN105810590A (zh) 声表面波滤波器晶圆键合封装工艺
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
CN106876333A (zh) 一种晶圆级封装结构的制备方法及晶圆级封装结构
CN107086177A (zh) 半导体圆片级封装方法及半导体圆片级封装方法用刀具
CN107093579A (zh) 半导体圆片级封装方法、器件及封装用刀具
CN110473853A (zh) 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法
CN103325758B (zh) 一种防锡球塌陷的fcqfn封装件及其制作工艺
US20040032026A1 (en) Wafer level package and the process of the same
CN107068618A (zh) 一种半导体圆片级封装方法
CN207800586U (zh) 芯片封装结构
CN207517664U (zh) 封装结构及半导体元件
JP2000040676A (ja) 半導体装置の製造方法
CN110299330A (zh) 一种晶圆级芯片的封装结构及封装方法
CN106601635B (zh) 芯片封装工艺以及芯片封装结构
CN108183096A (zh) 封装结构及其制备方法
CN104347542A (zh) 五面包封的csp结构及制造工艺
CN105261568A (zh) 中介基板的制法
CN209374429U (zh) 封装体
CN106783643A (zh) 一种芯片及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant