CN107046059A - 碳化硅半导体元件以及其制造方法 - Google Patents

碳化硅半导体元件以及其制造方法 Download PDF

Info

Publication number
CN107046059A
CN107046059A CN201610081810.3A CN201610081810A CN107046059A CN 107046059 A CN107046059 A CN 107046059A CN 201610081810 A CN201610081810 A CN 201610081810A CN 107046059 A CN107046059 A CN 107046059A
Authority
CN
China
Prior art keywords
doped region
silicon carbide
semiconductor device
shielding
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610081810.3A
Other languages
English (en)
Other versions
CN107046059B (zh
Inventor
颜诚廷
洪建中
洪湘婷
黄尧峯
李傳英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hanqian Technology Co ltd
Original Assignee
Han Xin Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Han Xin Science And Technology Co Ltd filed Critical Han Xin Science And Technology Co Ltd
Priority to CN201610081810.3A priority Critical patent/CN107046059B/zh
Publication of CN107046059A publication Critical patent/CN107046059A/zh
Application granted granted Critical
Publication of CN107046059B publication Critical patent/CN107046059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种碳化硅半导体元件及其制造方法，包括一半导体层、一设置于该半导体层的一表面上的绝缘层、一设置于该绝缘层上的栅电极层、一第一掺杂区域、一第二掺杂区域、一浅掺杂区域以及一第三掺杂区域，该半导体层具有一第一导电性，该第一掺杂区域具有一第二导电性且具有一和该表面相隔一第一深度的顶部掺杂边界，该浅掺杂区域具有该第二导电性，该浅掺杂区域自该表面延伸至一浅掺杂深度，该第二掺杂区域邻接该浅掺杂区域且至少部分位于该第一掺杂区域内，该第三掺杂区域具有该第二导电性且至少部分与该第一掺杂区域重迭。

Description

碳化硅半导体元件以及其制造方法
技术领域
本发明为涉及一种半导体元件，尤指一种碳化硅半导体元件以及其制造方法。
背景技术
半导体功率元件在特性上，要求在设计的耐压(Blocking voltage)，应具备尽量小的导通电阻、低反向漏电流、以及较快的开关速度，以减少操作时的导通损耗(Conduction loss)及切换损耗(Switching loss)。而碳化硅(Siliconcarbide，简称SiC)由于具有宽能隙(其中4H-SiC的Eg可达3.26eV)、高临界崩溃电场强度(2.2MV/cm)及高热导系数(4.9W/cm-K)等特性，被认为是功率开关元件的极佳材料。碳化硅也是唯一可借由热氧化形成氧化层的化合物半导体，因此可以适合用来制作金属氧化物半导体场效晶体管(Metal oxidesemiconductor field effect transistor，简称MOSFET)与绝缘栅双极晶体管(Insulated gate bipolar transistor，简称IGBT)等金属氧化物半导体控制开关元件(MOS controlled switches)。
现有的碳化硅MOSFET如美国发明专利公告第US8,994,118号所示，主要包括一具有一第一导电性的半导体基板、一具有该第一导电性的飘移层、一具有一第二导电性的第一井区、一具有该第二导电性的第二井区、一具有一该第一导电性的第一源区、一具有一该第一导电性的第二源区、一第一栅极绝缘层、一栅电极、一层间绝缘材料、一源极欧姆接触。该飘移层设置于该半导体基板上，该第一井区设置于该飘移层的一中间部分，该第二井区设置于该漂移层的该中间部分且和该第一井区相间隔，该第一源区设置于该第一井区，该第二源区设置于该第二井区，该第一栅极绝缘层设置于该飘移层并和该第一源区与该第二源区相接触，该栅电极位于该第一栅极绝缘层，该栅电极包括一位于该第一栅极绝缘层的底面、一相对该底面的顶面以及侧壁，该层间绝缘材料位于该顶面且和该栅电极的侧壁相邻，该源极欧姆接触位于该第一源区与该第二源区。
目前现有的碳化硅MOSFET，因为源极区域一般是由高浓度的n型掺杂(以磷为掺质)形成于漂移区的表面，在成长栅极氧化层时，该高浓度的n型掺杂区域的氧化速率较比p型井区的氧化速率快，而使得栅极氧化层的厚度不均。再者，由于进行高浓度的源极掺杂时，碳化硅的部分晶格会因为与植入的离子产生碰撞而遭到破坏，转变形成非晶质(Amorphous)的结构。这些非晶质结构，在后续的退火活化工艺中修复晶格时，会形成其他的晶相，举例来说，原本的漂移层晶相为4H，退火后，部份的漂移层晶相将形成3C。因不同晶相的氧化速率不同，在形成栅极氧化层时，会进一步使源极区的上的氧化层行成粗糙的表面，造成栅极氧化层在操作时产生电场集中的问题，而影响可靠度。
除此之外，当以热氧化方式形成栅极绝缘层时，未完全反应的碳会残留在栅极绝缘层与碳化硅之间的接口，而形成Si空缺(Silicon vacancy)、碳簇(Carbon cluster)或间隙碳(Carbon interstitial)等缺陷，而在能隙内的不同位置形成能态，最终成为受体陷阱(Acceptor traps)或施体陷阱(Donor traps)。一般来说，功率半导体用途的SiC MOSFET以n型通道的MOSFET为主，当p型井反转形成通道时，靠近导带的受体陷阱一方面会补捉电子，减少了能够用来传导电流的电子密度，另一方面填入电子的受体陷阱又会形成负电荷，对电子的传导造成严重的库仑散射，而产生非常低的通道迁移率，大幅增加SiC MOSFET的导通电阻。
改善通道迁移率以降低导通电阻的其中一种方式为，利用Nitricoxide(NO)、Nitrous oxide(N2O)或POCl3等气体以氧化后退火(Post-oxidationannealing)的方式钝化接口陷阱，可参考以下非专利参考文献：
[1]S.Salemi,N.Goldsman,D.P.Eittsserry,A.Akturk,A.Lelis,J.Appl.Phys.113,053703,2013.
[2]H.Li,S.Dimitrijev,H.B.Harrison,D.Sweatman,Appl.Phys.Lett.70(15),2028,1997.
[3]D.Okamoto,H.Yano,T.Hatayama,T.Fuyuki,Mater.Sci.Forum,645,495,2010.
[4]Y.K.Sharma,A.C.Ahyi,T.Issacs-Smith,X.Shen,S.T.Pantelides,X.Zhu,L.C.Feldman,J.Rozen,J.R.Williams,Solid-StateElectronics,68,103,2012.
然而，目前已知的各种改善降低导通电阻的方法中，最常见的妥协(Tradeoff)就是也使得MOS元件的临界电压(Threshold voltage)降低，使得元件在操作时有较高的误开风险。
发明内容
本发明的主要目的在于提供一种碳化硅半导体元件以及其制造方法，解决现有用于金属氧化物半导体场效晶体管的碳化硅半导体元件，栅极氧化层厚度不均以致影响可靠度，以及在降低导通电阻时，也同时造成临界电压降低，增加元件误开风险的问题。
为达上述目的，本发明提供一种碳化硅半导体元件，包含有一具有一第一导电性的半导体层，该半导体层的材质为碳化硅且具有一表面；一设置于该半导体层的该表面上的绝缘层；一设置于该绝缘层上的栅电极层；一具有一相对该第一导电性的第二导电性的第一掺杂区域，该第一掺杂区域位于该半导体层内并具有一和该表面相隔一第一深度D1的顶部掺杂边界；一具有该第二导电性的浅掺杂区域，该浅掺杂区域位于该半导体层内且自该表面延伸至一浅掺杂深度d1；一具有该第一导电性的第二掺杂区域，该第二掺杂区域邻接该浅掺杂区域且至少部分位于该第一掺杂区域内；以及一具有该第二导电性的第三掺杂区域，该第三掺杂区域邻接该第二掺杂区域且至少部分与该第一掺杂区域重迭。
其中，该浅掺杂区域具有一小于1E20cm-3的掺杂浓度与一大于0.01μm的第一宽度W1。
其中，该第一掺杂区域更包括一第一侧掺杂边界，该第一侧掺杂边界和该第二掺杂区域相隔一第二宽度W2，该第二宽度W2大于该第一宽度W1。
其中，该第一深度D1介于1nm至1000nm之间。
其中，该第一深度D1较佳地介于10nm至500nm之间。
其中，该半导体层的该表面和该第二掺杂区域的一顶端相隔一介于1nm至1000nm之间的第二深度D2。
其中，该第二深度D2较佳地介于20nm至500nm之间。
其中，该碳化硅半导体元件更包括一自该绝缘层延伸至该半导体层的该第二掺杂区域和该第三掺杂区域的源极电极。
其中，该源极电极的一底部形成一含硅化二镍的金属硅化物层。
其中，该半导体层的该表面和该源极电极的一底端相距一第三深度D3，D3－D2>1nm。
其中，该第一掺杂区域具有一大于5E17cm-3的掺杂浓度。
其中，该第二掺杂区域具有一大于5E18cm-3的掺杂浓度。
其中，该浅掺杂区域的该掺杂浓度于一平面方向包含一邻接该第二掺杂区域的第一浅掺杂边界与一远离该第二掺杂区域的第二浅掺杂边界，该掺杂浓度形成一梯度分布，其中该梯度分布的该峰值的位置与该第一浅掺杂边界的距离小于该峰值的位置与该第二浅掺杂边界的距离。
其中，该碳化硅半导体元件配置成一金属-氧化物-半导体场效晶体管。
其中，该碳化硅半导体元件配置成一绝缘栅双极性晶体管。
为达上述目的，本发明另提供一种碳化硅半导体元件的制造方法，包含以下步骤：
步骤1：提供一具有一第一导电性的半导体层以及一位于该半导体层上的第一屏蔽，该第一屏蔽具有一第一镂空，该半导体层的材质为碳化硅且具有一表面；
步骤2：通过该第一屏蔽利用一第一离子布植于该半导体层形成一具有一第二导电性的第一掺杂区域，该第一掺杂区域位于该半导体层内并具有一和该表面相隔一第一深度D1的顶部掺杂边界；
步骤3：提供一位于该半导体层上的第二屏蔽，该第二屏蔽具有一宽度小于该第一镂空的第二镂空；
步骤4：先通过该第二屏蔽利用一第二离子布植形成一具有该第一导电性的第二掺杂区域，接着利用一第三离子布植形成一具有该第二导电性的浅掺杂区域，该浅掺杂区域位于该半导体层内且自该表面延伸至一浅掺杂深度d1，该第二掺杂区域邻接该浅掺杂区域且至少部分位于该第一掺杂区域内，其中，该第二离子布植的一射入方向与该半导体层的一法线之间形成一夹角；
步骤5：提供一位于该半导体层上的第三屏蔽，该第三屏蔽具有一第三镂空，通过该第三屏蔽利用一第四离子布植于该第一掺杂区域形成一具有该第二导电性的第三掺杂区域，该第三掺杂区域邻接该第二掺杂区域且至少部分与该第一掺杂区域重迭；
步骤6：于该半导体层上形成一绝缘层；以及
步骤7：于该绝缘层上形成一栅电极层。
其中，更包含：
步骤8：于该栅电极层上形成一层间介电层；
步骤9：形成一源极接触开孔，该源极接触开孔穿过该层间介电层、该绝缘层、该半导体层的一部分、该第二掺杂区域的一部分及该第三掺杂区域；以及
步骤10：沉积一包含镍在内的金属于该源极接触开孔，经大于900℃的退火，使该金属与该半导体层的碳化硅反应形成一含硅化二镍的金属硅化物。
其中，该第一屏蔽和该第二屏蔽为分别使用不同的光掩模并以微影蚀刻工艺制作而成，且于步骤3中，是先移除该第一屏蔽，再提供该第二屏蔽。
其中，该第一屏蔽为一硬屏蔽，并以微影蚀刻工艺制作而成，且于步骤3中，是在该第一屏蔽的一内侧形成一侧壁间隔层以作为该第二屏蔽。
其中，该第一屏蔽为一硬屏蔽且材质为一多晶硅，并以微影蚀刻工艺制作而成，且于步骤3中，是利用一氧化工艺于该第一屏蔽上形成一做为该第二屏蔽的间隔层。
其中，该夹角介于0度至60度之间。
其中，该绝缘层的材料为选自二氧化硅、氮氧化硅、氮化硅、氧化铝及氮化铝所组成的群组。
其中，步骤6中，为进行一退火工艺而形成该绝缘层，该退火工艺的气体环境选自于氧化亚氮、一氧化氮、氮、氩、氨、氢、水、磷化氢及三氯氧磷所组成的群组。
其中，步骤7中还包含：
步骤7A：沉积一栅电极材料；
步骤7B：对该栅电极材料施以一微影工艺；以及
步骤7C：使该栅电极材料部分氧化。
其中，该栅电极材料为一高掺杂的n型多晶硅或一高掺杂的p型多晶硅。
综上所述，本发明相较先前技术的功效为，利用将该第一掺杂区域和该半导体层的该表面相隔该第一深度，且设置该浅掺杂区域在该第一掺杂区域和该半导体层的该表面之间，可降低金属氧化物半导体控制元件的导通电阻，并维持一定的临界电压，此外该半导体层的该表面并不会有高浓度的掺杂，避免栅极绝缘层因氧化速率不同而厚度不均匀，而提升元件的可靠度。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明一实施例中未形成源极电极前的剖面结构示意图。
图2为本发明一实施例中形成源极电极后的剖面结构示意图。
图3为本发明一实施例中浅掺杂区域的平面方向掺杂浓度分布示意图。
图4A为本发明一实施例中MOSFET元件转换特性图。
图4B为本发明一实施例中MOSFET元件阻断特性图。
图5A至图5I为本发明一实施例的制造流程示意图。
图6A至图6D为本发明另一实施例的制造流程示意图。
图7A至图7D为本发明又一实施例的制造流程示意图。
具体实施方式
涉及本发明的详细说明及技术内容，现就配合图式说明如下：
请参阅图1与图2所示，分别为本发明一实施例中，未形成源极电极前的剖面结构示意图以及形成源极电极后的剖面结构示意图。如图所示，本发明提供一种碳化硅半导体元件，包含有一半导体层10、一绝缘层20、一栅电极层30、一第一掺杂区域40、一浅掺杂区域50、一第二掺杂区域60与一第三掺杂区域70。该半导体层10具有一第一导电性，且该半导体层10具有一表面11，该绝缘层20设置于该半导体层10的该表面11上，该栅电极层30设置于该绝缘层20上，于本实施例中，该第一导电性为n型。本发明中，该半导体层10的材质为4H-碳化硅(4H-SiC)，具有一介于1μm至35μm的厚度以及一介于1×1014cm-3至1×1017cm-3之间的掺杂浓度，该绝缘层20的材质可为二氧化硅、氮氧化硅、氮化硅、氧化铝或氮化铝等，该栅电极层30的材质可为一高掺杂的n型多晶硅或一高掺杂的p型多晶硅。
该第一掺杂区域40具有一第二导电性，该第二导电性相对该第一导电性，本实施例中，该第二导电性为p型，该第一掺杂区域40位于该半导体层10内，并具有一顶部掺杂边界41和一第一侧掺杂边界42，且该第一掺杂区域40具有一大于5E17cm-3的掺杂浓度。本发明中，掺杂边界是指掺杂区域对应于该半导体层10掺杂浓度时的边界。该顶部掺杂边界41和该半导体层10的该表面11相隔一第一深度D1，于本实施例中，该第一深度D1介于1nm至1000nm之间，于另一实施例中，该第一深度D1较佳地介于10nm至500nm之间，于本发明一实施例中，该第一深度D1为15nm。该浅掺杂区域50位于该半导体层10内，且自该半导体层10的该表面11延伸至一浅掺杂深度d1，该浅掺杂区域50具有一小于1E20cm-3的掺杂浓度。
于本发明的一实施例中，该浅掺杂区域50具有该第二导电性及一小于1E20cm-3的掺杂浓度，该掺杂浓度于一平面方向形成一梯度分布，从一第一浅掺杂边界51开始递增，并于该第一浅掺杂边界51与一第二浅掺杂边界52之间达到一峰值X，而后朝该第二浅掺杂边界52递减，其中该梯度分布的该峰值X的位置与该第一浅掺杂边界的距离小于该峰值X的位置与该第二浅掺杂边界的距离，如图3所示，为本发明一实施例中，浅掺杂区域的平面方向掺杂浓度分布示意图。其中，横轴为位置坐标，本实施例中的该半导体层10的掺杂浓度为6E15cm-3，因此该第一浅掺杂边界51位于横轴坐标0.03μm处，该第二浅掺杂边界52位于横轴坐标0.31μm处，纵轴则为掺杂浓度NA(cm-3)，在本实施例中，该峰值X的掺杂浓度为1.5E18cm-3。在本发明中，该掺杂浓度于一平面方向形成一梯度分布是指该浅掺杂区域50内的一平行于该表面11的平面区域以及该掺杂浓度自该第一浅掺杂边界51至该第二浅掺杂边界52之间的分布。
该第二掺杂区域60具有该第一导电性，该第三掺杂区域70则具有该第二导电性，该第二掺杂区域60邻接该浅掺杂区域50，该第三掺杂区域70邻接该第二掺杂区域60，且该第二掺杂区域60和该第三掺杂区域70至少部分位于该第一掺杂区域40内，该第二掺杂区域60具有一大于5E18cm-3的掺杂浓度。于本实施例中，如图1所示，该第二掺杂区域60和该第三掺杂区域70为与该第一掺杂区域40部分重迭，然本发明不以此为限，例如该第二掺杂区域60亦可完全位于该第一掺杂区域40之内，而该第三掺杂区域70的底部亦可延伸至深度大于该第一掺杂区域40之处。该半导体层10的该表面11和该第二掺杂区域60的一顶端61相隔一第二深度D2，该第二深度D2介于1nm至1000nm之间，于另一实施例中，该第二深度D2较佳地介于20nm至500nm之间，在本发明的一实施例中，该第二深度D2为5nm。此外，该浅掺杂区域50具有一大于0.01μm的第一宽度W1，该第一侧掺杂边界42和该第二掺杂区域60相隔一第二宽度W2。在本发明的一实施例中，该第二宽度W2大于该第一宽度W1，W1为0.28μm，W2为0.5μm。
请进一步参阅图2所示，在本实施例中，该碳化硅半导体元件进一步包括一源极电极80，该源极电极80是自该绝缘层20延伸至该半导体层10的该第二掺杂区域60和该第三掺杂区域70，且该源极电极80的一底部形成一包含硅化二镍(Ni2Si)的金属硅化物层90，该半导体层10的该表面11和该源极电极80的一底端相距一第三深度D3，D3－D2>1nm。在本发明中，该碳化硅半导体元件可根据结构配置的选择而进一步制作成一金属-氧化物-半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor，简称MOSFET)或一绝缘栅双极性晶体管(Insulated Gate Bipolar Transistor，简称IGBT)。
请参阅图4A和图4B所示，为本发明一实施例中，MOSFET元件转换特性与阻断特性的示意图，其中图4A在漏极电压为10V时，漏极电流(纵轴)对栅极电压(横轴)的特性曲线(ID-VG)图，图4B为栅极电压为0V时，漏极电流(纵轴)对漏极电压(横轴)的特性曲线(IDSS-VDSS)图。本实施例中，为使用前述的参数，搭配厚度为11μm，掺杂浓度为6E15cm-3的4H-SiC该半导体层，配置而制作成MOSFET。当使用尚未优化的栅极氧化层(接口缺陷密度Dit(Density ofinterface states)为1E12cm-2eV-1)，其次临界斜率(Subthreshold slope)达到小于一般SiC MOSFET可达到的200～300mV/dec[参考文献:T.Kimoto,“Material science and device physics in SiC technology for high-voltagepower devices”,Jpn.J.Appl.Phys.54,040103,2015.]，及小于10mOhm.cm2的导通比电阻(Specific on-resistance)，且导通的栅极临界电压(漏极电压(Drain voltage)＝10V，漏极电流密度＝0.8A/cm2)达3V以上，阻断电压(Blockingvoltage)达1800V，其中，阻断电压指栅极电压0V时，漏极电流为100μA时的漏极电压。
本发明还揭示一种制造碳化硅半导体元件的方法，请参阅图5A至图5E所示，为本发明一实施例的制造流程示意图，包含以下步骤：
步骤1：如图5A所示，提供一具有一第一导电性及一表面11的半导体层10以及一位于该半导体层10上的第一屏蔽M1，该第一屏蔽M1具有一第一镂空H1，于本实施例中，该第一屏蔽M1为使用一硬屏蔽(Hardmask)制作而成，举例来说，先镀一二氧化硅(SiO2)薄膜，再使用光掩模经曝光蚀刻后制作而成，前述仅为举例，二氧化硅尚可替换为其他材料。
步骤2：再如图5A所示，通过该第一屏蔽M1利用一第一离子布植于该半导体层10形成一具有一第二导电性的第一掺杂区域40，该第一掺杂区域40位于该半导体层10内并具有一和该表面11相隔一第一深度D1的顶部掺杂边界41。在本实施例中，该第一离子布植所使用的掺质可为铝(Aluminum)或硼(Boron)，在一实施例中，掺质为使用铝。涉及该第一掺杂区域40的详细结构说明，请配合参阅图1及其相应描述。
步骤3：如图5B所示，提供一位于该半导体层10上的第二屏蔽M2，该第二屏蔽M2具有一宽度小于该第一镂空H1的第二镂空H2。在本实施例中，是先移除该第一屏蔽M1，再将该第二屏蔽M2放置于该半导体层10上。于本实施例中，该第二屏蔽M2亦使用一光掩模制作而成，该第一屏蔽M1和该第二屏蔽M2分别使用不同的光掩模制作而成，但均以微影蚀刻工艺(Lithography andetching processes)制作而成，且于本步骤中，是先移除该第一屏蔽M1，再提供该第二屏蔽M2。
步骤4：续参图5B所示，先通过该第二屏蔽M2利用一第二离子布植形成一具有该第一导电性的第二掺杂区域60，再如图5C所示，利用一第三离子布植形成一具有该第二导电性的浅掺杂区域50。
步骤5：如图5D所示，提供一位于该半导体层10上的第三屏蔽M3，该第三屏蔽M3具有一第三镂空H3，利用一第四离子布植于该第一掺杂区域40形成一具有该第二导电性的第三掺杂区域70。涉及该浅掺杂区域50、该第二掺杂区域60、该第三掺杂区域70的详细结构说明，请配合参阅图1及其相应描述。
在此实施例中，该第二离子布植所使用的掺质可为铝(Aluminum)或硼(Boron)，在一实施例中为使用铝；该第二离子布植所使用的掺质可为磷(Phosphorus)或氮(Nitrogen)，在一实施例中为使用磷；该第四离子布植所使用的掺质可为铝(Aluminum)或硼(Boron)，在一实施例中为使用铝。再如图1及图2所示，该浅掺杂区域50位于该半导体层10内且自该半导体层10的该表面11延伸至一浅掺杂深度d1，该浅掺杂区域50具有一小于1E20cm-3的掺杂浓度。该第二掺杂区域60的掺杂边界为该第二深度D2，该第二掺杂区域60邻接该浅掺杂区域50，且至少部分位于该第一掺杂区域40内，该第三掺杂区域70邻接该第二掺杂区域60，且至少部分与该第一掺杂区域40重迭。
其中，该些离子布植的一射入方向与该半导体层10的一法线之间形成一夹角θ，该夹角θ介于0度至60度之间，而植入该半导体层10，于各个该离子布植中，该夹角θ可为相同或相异。在一实施例中，该第一离子布植、该第二离子布植与该第四离子布植的该夹角θ是为0度，该第三离子布植的该夹角θ是为30度。图5B至图5D仅为举例示意，实际进行离子布植时，为固定该离子布植的该射入方向，并让该半导体层10相对该射入方向旋转，以形成该第一掺杂区域40、该浅掺杂区域50、该第二掺杂区域60和该第三掺杂区域70。另此处所指的该夹角θ，是由离子布植机台的设定计算所得出，实际上因工艺或机台精度而产生的偏差，并不因此而限定本发明实施的范围。
步骤6：如图5E所示，于该半导体层10上形成一绝缘层20，该绝缘层20可使用加热反应或沉积方式，例如热氧化、化学气相沉积(Chemical vapordeposition，简称CVD)或原子层沉积(Atomic layer deposition，简称ALD)形成的二氧化硅、氮氧化硅、氮化硅、氧化铝及氮化铝层，并选择使用在含有氧化亚氮(N2O)、一氧化氮(NO)、氮(N2)、氩(Ar)、氨(NH3)、氢(H2)、水(H2O)、磷化氢(PH3)或三氯氧磷(POCl3)的气体环境下进行的氧化或沉积后的退火工艺，而形成该绝缘层20。
步骤7：如图5F所示，于该绝缘层20形成一栅电极层30。于本发明的一实施例中，步骤7还进一步包含以下步骤：
步骤7A：沉积一栅电极材料，例如高掺杂浓度的n型多晶硅或高掺杂浓度的p型多晶硅，
步骤7B：对该栅电极材料施以一微影工艺。
步骤7C：再使该栅电极材料部分氧化而形成该栅电极层30。
请参阅图5G至图5I，于本发明的另一实施例中，还可进一步包含以下步骤：
步骤8：如图5G所示，于该栅电极层30上形成一层间介电层(Interlayerdielectric layer)ILD。
步骤9：形成一源极接触开孔(Source contact opening)，该源极接触开孔穿过(Penetrate)该层间介电层ILD、该绝缘层20及部分的该半导体层10至部分的该第二掺杂区域60及该第三掺杂区域70得以暴露。
步骤10：如图5H所示，沉积一含镍的金属于该源极接触开孔，经过大于900℃的退火，使该金属与该半导体层10的碳化硅反应形成含硅化二镍(Ni2Si)的一金属硅化物层90，并移除未反应的该金属。
步骤11：如图5I所示，于该源极接触开孔形成一源极电极80。
请参阅图6A至图6D所示，为本发明另一实施例的制造流程示意图，此实施例和图5A至图5D的实施例的差异为，于步骤3之中，如图6B和图6C所示，该第一屏蔽M1并未被移除，是于该第一屏蔽M1上形成一侧壁间隔层(Spacer)S1而形成该第二屏蔽M2，该侧壁间隔层S1是形成于该第一屏蔽M1的一内侧，使该第二屏蔽M2自行对准(Self-aligned)并形成于该第一屏蔽M1的该内侧。在一实施例中，该侧壁间隔层S1是借由沉积一介电层所形成；在又一实施例中，该侧壁间隔层S1是借由沉积一介电层，并施以回蚀刻(Etching back)工艺所形成。
请参阅图7A至图7D所示，为本发明另一实施例的制造流程示意图，此实施例和图5A至图5D的实施例的差异为，该第一屏蔽M1的为材质是为一多晶硅，利用一光掩模所制作而成，而于步骤3中，如图7B和图7C所示，为利用一氧化工艺使该多晶硅材质的该第一屏蔽M1氧化，使其侧向厚度增加而形成一间隔层S2，以作为该第二屏蔽M2。
于本实施例中，屏蔽是用于离子布植时阻挡离子的用途，即形成有屏蔽之处，离子将无法植入；另一方面，光掩模是用于定义屏蔽(或硬屏蔽)之用，一般使用金属铬膜形成于透明石英基板上。详细来说，在本发明中，因采用碳化硅，而在离子布植时需加热至数百度的高温，故需要先镀一层可耐高温的二氧化硅(SiO2)膜，再于其上提供一正光刻胶，照光时，被光掩模遮蔽的该正光刻胶将不和光发生反应而被保留，没有被光掩模遮蔽的该正光刻胶将和光发生反应，而可溶于碱性的显影液并被去除，之后，再针对未被该正光刻胶覆盖的部分进行蚀刻，以将光刻胶的图案转移到二氧化硅膜，如此即形成屏蔽(或硬屏蔽)。
综上所述，本发明利用将该第一掺杂区域和该半导体层的该表面相隔该第一深度，且设置该浅掺杂区域在该第一掺杂区域和该半导体层的该表面之间，可降低金属氧化物半导控制元件的导通电阻，并维持一定的临界电压，并且将该第二掺杂区域和该半导体层的该表面相隔该第二深度，避免在该半导体层的该表面形成高浓度的掺杂，以避免氧化速率不均而造成该绝缘层的厚度不均，以提升元件的可靠度。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (25)

1.一种碳化硅半导体元件，其特征在于，包含有：
一具有一第一导电性的半导体层，该半导体层的材质为碳化硅且具有一表面；
一设置于该半导体层的该表面上的绝缘层；
一设置于该绝缘层上的栅电极层；
一具有一相对该第一导电性的第二导电性的第一掺杂区域，该第一掺杂区域位于该半导体层内并具有一和该表面相隔一第一深度D1的顶部掺杂边界；
一具有该第二导电性的浅掺杂区域，该浅掺杂区域位于该半导体层内且自该表面延伸至一浅掺杂深度d1；
一具有该第一导电性的第二掺杂区域，该第二掺杂区域邻接该浅掺杂区域且至少部分位于该第一掺杂区域内；以及
一具有该第二导电性的第三掺杂区域，该第三掺杂区域邻接该第二掺杂区域且至少部分与该第一掺杂区域重迭。
2.根据权利要求1所述的碳化硅半导体元件，其特征在于，该浅掺杂区域具有一小于1E20cm- 3的掺杂浓度与一大于0.01μm的第一宽度W1。
3.根据权利要求1所述的碳化硅半导体元件，其特征在于，该第一掺杂区域更包括一第一侧掺杂边界，该第一侧掺杂边界和该第二掺杂区域相隔一第二宽度W2，该第二宽度W2大于该第一宽度W1。
4.根据权利要求1所述的碳化硅半导体元件，其特征在于，该第一深度D1介于1nm至1000nm之间。
5.根据权利要求4所述的碳化硅半导体元件，其特征在于，该第一深度D1较佳地介于10nm至500nm之间。
6.根据权利要求1所述的碳化硅半导体元件，其特征在于，该半导体层的该表面和该第二掺杂区域的一顶端相隔一介于1nm至1000nm之间的第二深度D2。
7.根据权利要求6所述的碳化硅半导体元件，其特征在于，该第二深度D2较佳地介于20nm至500nm之间。
8.根据权利要求6所述的碳化硅半导体元件，其特征在于，更包括一自该绝缘层延伸至该半导体层的该第二掺杂区域和该第三掺杂区域的源极电极。
9.根据权利要求8所述的碳化硅半导体元件，其特征在于，该源极电极的一底部形成一含硅化二镍的金属硅化物层。
10.根据权利要求8所述的碳化硅半导体元件，其特征在于，该半导体层的该表面和该源极电极的一底端相距一第三深度D3，D3－D2>1nm。
11.根据权利要求1所述的碳化硅半导体元件，其特征在于，该第一掺杂区域具有一大于5E17cm- 3的掺杂浓度。
12.根据权利要求1所述的碳化硅半导体元件，其特征在于，该第二掺杂区域具有一大于5E18cm- 3的掺杂浓度。
13.根据权利要求2所述的碳化硅半导体元件，其特征在于，该浅掺杂区域的该掺杂浓度于一平面方向包含一邻接该第二掺杂区域的第一浅掺杂边界与一远离该第二掺杂区域的第二浅掺杂边界，该掺杂浓度形成一梯度分布，其中该梯度分布的该峰值的位置与该第一浅掺杂边界的距离小于该峰值的位置与该第二浅掺杂边界的距离。
14.根据权利要求1所述的碳化硅半导体元件，其特征在于，该碳化硅半导体元件配置成一金属-氧化物-半导体场效晶体管。
15.根据权利要求1所述的碳化硅半导体元件，其特征在于，该碳化硅半导体元件配置成一绝缘栅双极性晶体管。
16.一种碳化硅半导体元件的制造方法，其特征在于，包含以下步骤：
步骤1：提供一具有一第一导电性的半导体层以及一位于该半导体层上的第一屏蔽，该第一屏蔽具有一第一镂空，该半导体层的材质为碳化硅且具有一表面；
步骤2：通过该第一屏蔽利用一第一离子布植于该半导体层形成一具有一第二导电性的第一掺杂区域，该第一掺杂区域位于该半导体层内并具有一和该表面相隔一第一深度D1的顶部掺杂边界；
步骤3：提供一位于该半导体层上的第二屏蔽，该第二屏蔽具有一宽度小于该第一镂空的第二镂空；
步骤4：先通过该第二屏蔽利用一第二离子布植形成一具有该第一导电性的第二掺杂区域，接着利用一第三离子布植形成一具有该第二导电性的浅掺杂区域，该浅掺杂区域位于该半导体层内且自该表面延伸至一浅掺杂深度d1，该第二掺杂区域邻接该浅掺杂区域且至少部分位于该第一掺杂区域内，其中，该第三离子布植的一射入方向与该半导体层的一法线之间形成一夹角；
步骤5：提供一位于该半导体层上的第三屏蔽，该第三屏蔽具有一第三镂空，通过该第三屏蔽利用一第四离子布植于该第一掺杂区域形成一具有该第二导电性的第三掺杂区域，该第三掺杂区域邻接该第二掺杂区域且至少部分与该第一掺杂区域重迭；
步骤6：于该半导体层上形成一绝缘层；以及
步骤7：于该绝缘层上形成一栅电极层。
17.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，更包含：
步骤8：于该栅电极层上形成一层间介电层；
步骤9：形成一源极接触开孔，该源极接触开孔穿过该层间介电层、该绝缘层、该半导体层的一部分、该第二掺杂区域的一部分及该第三掺杂区域；以及
步骤10：沉积一包含镍在内的金属于该源极接触开孔，经大于900℃的退火，使该金属与该半导体层的碳化硅反应形成一含硅化二镍的金属硅化物。
18.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，该第一屏蔽和该第二屏蔽为分别使用不同的光掩模并以微影蚀刻工艺制作而成，且于步骤3中，是先移除该第一屏蔽，再提供该第二屏蔽。
19.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，该第一屏蔽为一硬屏蔽，并以微影蚀刻工艺制作而成，且于步骤3中，是在该第一屏蔽的一内侧形成一侧壁间隔层以作为该第二屏蔽。
20.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，该第一屏蔽为一硬屏蔽且材质为一多晶硅，并以微影蚀刻工艺制作而成，且于步骤3中，是利用一氧化工艺于该第一屏蔽上形成一做为该第二屏蔽的间隔层。
21.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，该夹角介于0度至60度之间。
22.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，该绝缘层的材料为选自二氧化硅、氮氧化硅、氮化硅、氧化铝及氮化铝所组成的群组。
23.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，步骤6中，为进行一退火工艺而形成该绝缘层，该退火工艺的气体环境选自于氧化亚氮、一氧化氮、氮、氩、氨、氢、水、磷化氢及三氯氧磷所组成的群组。
24.根据权利要求16所述的碳化硅半导体元件的制造方法，其特征在于，步骤7中还包含：
步骤7A：沉积一栅电极材料；
步骤7B：对该栅电极材料施以一微影工艺；以及
步骤7C：使该栅电极材料部分氧化。
25.根据权利要求24所述的碳化硅半导体元件的制造方法，其特征在于，该栅电极材料为一高掺杂的n型多晶硅或一高掺杂的p型多晶硅。
CN201610081810.3A 2016-02-05 2016-02-05 碳化硅半导体元件以及其制造方法 Active CN107046059B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610081810.3A CN107046059B (zh) 2016-02-05 2016-02-05 碳化硅半导体元件以及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610081810.3A CN107046059B (zh) 2016-02-05 2016-02-05 碳化硅半导体元件以及其制造方法

Publications (2)

Publication Number Publication Date
CN107046059A true CN107046059A (zh) 2017-08-15
CN107046059B CN107046059B (zh) 2020-04-21

Family

ID=59542978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610081810.3A Active CN107046059B (zh) 2016-02-05 2016-02-05 碳化硅半导体元件以及其制造方法

Country Status (1)

Country Link
CN (1) CN107046059B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461646A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952699A (en) * 1996-08-23 1999-09-14 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and method of manufacturing the same
CN102194885A (zh) * 2011-05-12 2011-09-21 西安电子科技大学 N型隐埋沟道的碳化硅demosfet器件及制备方法
CN104347718A (zh) * 2013-08-01 2015-02-11 株式会社东芝 半导体装置
US20150249141A1 (en) * 2011-11-03 2015-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor transistor device with dopant profile
WO2015198468A1 (ja) * 2014-06-27 2015-12-30 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952699A (en) * 1996-08-23 1999-09-14 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and method of manufacturing the same
CN102194885A (zh) * 2011-05-12 2011-09-21 西安电子科技大学 N型隐埋沟道的碳化硅demosfet器件及制备方法
US20150249141A1 (en) * 2011-11-03 2015-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor transistor device with dopant profile
CN104347718A (zh) * 2013-08-01 2015-02-11 株式会社东芝 半导体装置
WO2015198468A1 (ja) * 2014-06-27 2015-12-30 三菱電機株式会社 炭化珪素半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461646A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种SiC MOSFET栅氧化层退火方法

Also Published As

Publication number Publication date
CN107046059B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
KR100980527B1 (ko) 탄화 규소 반도체 장치 및 그 제조 방법
JP6032831B2 (ja) ＳｉＣ半導体装置及びその製造方法
CN105161539B (zh) 碳化硅mosfet器件及其制作方法
WO2010098076A1 (ja) 蓄積型絶縁ゲート型電界効果型トランジスタ
JP2011103482A (ja) 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
JP2004247545A (ja) 半導体装置及びその製造方法
CN100499051C (zh) 结型半导体装置的制造方法
KR100965968B1 (ko) Ｍｏｓｆｅｔ 및 ｍｏｓｆｅｔ의 제조 방법
CN109616523B (zh) 一种4H-SiC MOSFET功率器件及其制造方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN105140283A (zh) 一种碳化硅MOSFETs功率器件及其制作方法
JP2015216182A (ja) 半導体装置及びその製造方法
TWI581424B (zh) Silicon carbide semiconductor element and manufacturing method thereof
JP2015032614A (ja) 炭化珪素半導体装置およびその製造方法
JP5802492B2 (ja) 半導体素子及びその製造方法
JP2013503479A (ja) 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法
CN109417098A (zh) 半导体装置及其制造方法
WO2014002597A1 (ja) 炭化珪素半導体装置
JP2008034464A (ja) 半導体装置の製造方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
US9647072B2 (en) Silicon carbide semiconductor device
CN107046059A (zh) 碳化硅半导体元件以及其制造方法
CN105810731B (zh) 碳化硅半导体元件以及其制造方法
JP7204547B2 (ja) 半導体装置
KR102365375B1 (ko) 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200619

Address after: Room 1225, area B, 12 / F, block B, Lane 2855, Huqingping highway, Qingpu District, Shanghai

Patentee after: Shanghai hanqian Technology Co.,Ltd.

Address before: 2 of the 10th floor, 27 Guanxinlu, Xinzhu

Patentee before: HESTIA POWER Inc.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170815

Assignee: Shanghai hanxinzuo Technology Development Co.,Ltd.

Assignor: Shanghai hanqian Technology Co.,Ltd.

Contract record no.: X2024980004839

Denomination of invention: Silicon carbide semiconductor components and their manufacturing methods

Granted publication date: 20200421

License type: Common License

Record date: 20240424