CN107046044A - 一种图像传感器像素单元及其制造方法 - Google Patents

一种图像传感器像素单元及其制造方法 Download PDF

Info

Publication number
CN107046044A
CN107046044A CN201611257289.0A CN201611257289A CN107046044A CN 107046044 A CN107046044 A CN 107046044A CN 201611257289 A CN201611257289 A CN 201611257289A CN 107046044 A CN107046044 A CN 107046044A
Authority
CN
China
Prior art keywords
groove
type
grid
semiconductor substrate
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611257289.0A
Other languages
English (en)
Other versions
CN107046044B (zh
Inventor
龟井诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611257289.0A priority Critical patent/CN107046044B/zh
Publication of CN107046044A publication Critical patent/CN107046044A/zh
Application granted granted Critical
Publication of CN107046044B publication Critical patent/CN107046044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种图像传感器像素单元,包括光电二极管、传输晶体管、浮置扩散区、以及连接至所述浮置扩散区的读出电路。所述传输晶体管具有槽栅,所述槽栅的底部具有向外凸的弧形结构,沿着所述弧形结构的底部形成弧形沟道区。本发明还提供了一种上述图像传感器像素单元的制造方法,可大幅提高传输晶体管栅长并由此改善器件的短沟效应和穿通效应。

Description

一种图像传感器像素单元及其制造方法
技术领域
本发明涉及图像传感器技术领域,特别涉及一种图像传感器像素单元及其制造方法。
背景技术
图像传感器是指将光信号转换为电信号的装置,是组成数字摄像头的重要组成部分。根据元件的不同,可分为CCD(Charge Coupled Device,电荷耦合元件)和CMOS(Complementary Metal-Oxide Semiconductor,金属氧化物半导体元件)两大类。一般地,对于CCD或CIS的普通图像传感器,每一像素单元包括光电二极管PD、传输晶体管、行选通晶体管、复位晶体管、源跟随晶体管。其中,在传输晶体管的源端是光电二极管,用于将收集到的光信号转化为电信号(电子);在传输晶体管的漏端是浮置扩散区,通过传输晶体管将光电二极管区的电子收集存储在浮置扩散区,再通过源跟随晶体管、行选通管读取信号。
将光电二极管区的电子传输到浮置扩散区的动作,是通过传输晶体管栅极控制的。在栅极关断的情况下,电子无法传输。当需要读出电信号的时候,传输晶体管的栅极打开,信号就被读取出来。传统的传输晶体管的栅极是平面多晶硅栅结构。
对于传统的传输晶体管的栅结构而言,当需要通过缩小像素单元的尺寸来增加像素数量以达到更高的分辨率时,就会出现各种各样的问题,比如光电二极管的电子无法有效传输出来,驱动电压无法优化等等。缩小的传输晶体管会降低传输效率,使得灵敏度达不到设计要求。更重要的,为了集成更多的像素单元而将器件尺寸不断缩小的过程中,由于平面结构的传输晶体管物理栅长的减小,导致出现短沟效应或穿通,栅极无法有效控制电子的传输。
发明内容
本发明的主要目的在于克服现有技术的缺陷,提出了一种能够大幅提升传输晶体管栅长、改善器件短沟道效应和穿通效应的图像传感器像素单元及其制造方法。
为达成上述目的,本发明提供一种图像传感器像素单元,包括光电二极管、传输晶体管、浮置扩散区、以及连接至所述浮置扩散区的读出电路。所述传输晶体管具有槽栅,所述槽栅 的底部具有向外凸的弧形结构,沿着所述弧形结构的底部形成弧形沟道区。
进一步的,所述弧形结构具有多个曲率半径。
进一步的,所述光电二极管由所述槽栅一侧的P型区域和所述P型区域内的N型区域构成,所述槽栅的深度大于所述P型区域的深度以及形成于所述槽栅另一侧的所述浮置扩散区的深度。
根据本发明的另一方面,还提供了一种制造上述图像传感器像素单元的方法。该方法包括以下步骤:
S1:在半导体基板中刻蚀形成底部具有弧形结构的沟槽;
S2:在所述沟槽表面形成一层栅介质层;
S3:在所述沟槽底部的弧形结构下方进行离子掺杂以形成所述弧形沟道区;
S4:在所述沟槽中填充多晶硅以形成所述传输晶体管的槽栅;
S5:在所述槽栅的一侧形成所述光电二极管,另一侧形成所述浮置扩散区。
进一步的,步骤S1包括:
S11:采用第一工艺气体在所述半导体基板中形成预定深度的沟槽;
S12:采用第二工艺气体刻蚀所述沟槽底部形成所述弧形结构,其中所述第二工艺气体包括刻蚀气体和氧气,所述刻蚀气体为NF4、SF6和NF6中的至少一种。
进一步地,步骤S12中通过调节所述刻蚀气体与氧气的比例改变所述弧形结构的曲率半径。
进一步地,步骤S5包括:
S51:通过P型离子注入在所述栅槽一侧的所述半导体基板中形成P型区域,其中P型离子注入的深度小于所述沟槽的深度;
S52:通过N型离子注入在所述P型区域中以及所述栅槽另一侧的所述半导体基板中形成N型区域,以在所述槽栅两侧分别形成光电二极管和浮置扩散区,其中N型离子注入的深度小于所述P型区域的深度;
S53:通过P+型离子注入在所述光电二极管表面形成P型隔离区。
进一步地,步骤S4包括:
S41:通过LPCVD工艺在所述半导体基板表面以及所述沟槽内部淀积多晶硅;
S42:通过化学机械抛光工艺对所述半导体基板表面进行平坦化;
S43:在所述半导体基板表面通过湿法氧化形成一层二氧化硅介质层。
进一步地,步骤S12所采用的第二工艺气体包括NF4、O2和Ar;其中NF4的流量为180sccm、O2流量为30sccm、Ar流量为60sccm,气压37mTorr,源功率为500瓦,偏置功率为100瓦,工艺温度为50℃,刻蚀时间为10秒。
进一步地,步骤S3中注入离子为B+,离子注入能量为30keV,离子注入剂量为3E11cm-2,倾斜角度为14度,旋转为27度,旋转次数为4次。
本发明的优点在于,通过将图像传感器像素单元的传输晶体管从平面结构改为槽栅结构,可以有效解决平面结构传输晶体管在缩小过程中遇到的瓶颈问题。此外传输晶体管的槽栅底部为弧形结构可以大幅提高栅长,并由此改善器件的短沟效应和穿通效应,提高传输晶体管的栅控能力。进一步地,通过该槽栅结构还可提高光电二极管和浮置扩散区之间的隔离效果,将槽栅结构置于光电二极管和浮置扩散区之间,从物理上隔绝了相互之间的电流泄漏通道,提升了隔离效果。此外,还提升了传输晶体管的传输效率,减少了在传输过程中光电二极管的残余电荷,并且有效降低了传输晶体管的噪声水平。
附图说明
图1为本发明一实施例的图像传感器像素单元的示意图。
图2-18为本发明一实施例的图像传感器像素单元制造方法各步骤的剖视图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
请参见图1,其所示为本发明一实施例的图像传感器像素单元的示意图。图像传感器像素单元包括光电二极管34,37、传输晶体管、浮置扩散区、以及连接至浮置扩散区的读出电路(图中未示)。如图所示,传输晶体管具有槽栅,槽栅的底部具有向外凸的弧形结构,沿着弧形结构的底部形成弧形沟道区23。通过将平面栅极结构更改为槽栅,可以有效解决平面结构传输晶体管在缩小过程中遇到的瓶颈问题。此外将传输晶体管的槽栅底部设置为具有弧形结构,可以增加沟道区长度,并由此改善器件的短沟效应和穿通效应,提高传输晶体管的栅控能力。可选地,槽栅底部的弧形结构可以具有多个曲率半径。
请继续参考图1,光电二极管位于槽栅一侧,其由P型区域和P型区域内的N型区域构 成,浮置扩散区位于槽栅的另一侧。本实施中槽栅的深度大于P型区域的深度以及浮置扩散区的深度,从而物理隔绝了光电二极管和浮置扩散区之间的电流泄漏通道,提升了隔离效果。
接下来请参考图2-图10,其所示为本发明上述图像传感器像素单元制造方法各个步骤后器件结构剖视图。以下将结合图2-10详细说明本发明的额图像传感器像素单元的制造方法。
首先,如图2所示,提供半导体基板。对半导体基板1进行常规RCA清洗之后,在半导体基板1的表面形成多层结构。本实施两种,多层结构包括衬垫二氧化硅层2、多晶硅层3、氮化硅层4。具体地,半导体基板为电阻率80-100Ω·cm的N型外延基板。RCA清洗用的是SC1、HF、SC2溶液。采用湿法热氧化的方法在半导体基板1表面生长衬垫二氧化硅层2,工艺温度为950℃、持续时间为20分钟,形成厚度为15纳米的二氧化硅薄膜。采用LPCVD的方法形成厚度为50纳米的多晶硅层3,工艺温度为600℃、持续时间为35分钟。采用LPCVD的方法淀积厚度为120纳米的氮化硅层4,工艺温度为780℃、持续时间为20分钟。
如图3所示,光刻形成浅槽隔离区图形,以光阻5为掩模依次刻蚀氮化硅层4、多晶硅层3、衬垫二氧化硅层2和半导体基板1,在半导体基板中形成沟槽6。具体地,在光刻过程中,使用的光阻厚度为1微米,采用步进式光刻进行图形化。刻蚀工艺采用反应离子刻蚀的干法刻蚀,形成的沟槽深度为300纳米。完成刻蚀后,采用灰化工艺去除光阻,并用硫酸双氧水溶液(H2SO4+H2O2+H2O)清洗。
如图4所示,预清洗后在半导体基板沟槽6表面形成二氧化硅层7。具体的,采用SC1、HF、SC2混合溶液进行预清洗,采用热氧化方法形成厚度为35纳米的二氧化硅层7,氧化温度为1100℃。
如图5所示,以光阻8为掩膜进行离子注入9以在沟槽底部形成掺杂区10。具体地,注入的离子为B+,离子注入能量为25keV,离子注入总剂量为2.9E13cm-2,离子注入倾斜角度为14度,分别以旋转27度、117度、207度、297度进行4次注入。
如图6所示,在半导体基板1上淀积二氧化硅介质11,填充沟槽6。一般地,可以采用化学汽相淀积(CVD)的方法来淀积二氧化硅介质11。本实施例中,采用CVD的方法淀积厚度为600纳米的HDP二氧化硅,淀积温度为400℃。然后,在氮气氛围下对HDP二氧化硅进行950℃、90分钟的热处理,使得二氧化硅膜变得更加致密和稳定。
如图7所示,通过化学机械抛光(CMP)的方法对半导体基板1表面进行平坦化处理,并依次去除部分HDP二氧化硅和多层结构(包括氮化硅层、多晶硅层、衬垫二氧化硅层)。具体地,在CMP工艺时,采用CeO研磨颗粒对HDP二氧化硅进行研磨,停止于氮化硅层。 采用干法刻蚀去除沟槽表面60纳米的HDP二氧化硅,采用热磷酸湿法腐蚀去除氮化硅层,采用干法刻蚀去除多晶硅层,采用氢氟酸溶液去处衬垫二氧化硅层,最后采用SC1溶液对半导体基板表面进行清洗,去除颗粒。这样,完成浅槽隔离区12的制造。
接下来,请参考图8,通过离子注入形成P阱。首先在半导体基板1表面形成二氧化硅层13,然后进行光刻工艺以光阻14为掩模对浅沟槽隔离区域中间的半导体基板进行离子注入15。去胶后进行热退火形成P阱16。具体地,通过工艺温度为950℃、工艺时间为30分钟的湿法氧化在半导体基板1表面形成厚度为20纳米的二氧化硅层13。光阻14的厚度为500纳米。离子注入的菜单依次为:B++,能量2.7MeV,剂量2.3E13cm-2;B++,能量1.8MeV,剂量2.0E12cm-2;B++,能量1.2MeV,剂量7.0E11cm-2;B+,能量700keV,剂量4.0E11cm-2;B+,能量320keV,剂量1.7E12cm-2。采用的热退火条件为1050℃、45秒,从而激活P阱中的杂质。
如图9所示,清洗半导体基板后,在半导体基板1表面再次形成多层结构,多层结构包括二氧化硅层17,多晶硅层18,氮化硅层19。在多层结构上形成沟槽图形化的光阻20。具体地,清洗半导体基板的是SC1、HF、SC2混合溶液。通过工艺温度为950℃、工艺时间为20分钟的湿法氧化在半导体表面形成厚度为15纳米的二氧化硅层17,通过工艺温度为600℃、工艺时间为35分钟的LPCVD工艺淀积厚度为50纳米的多晶硅层18,通过工艺温度为780℃、工艺时间为45分钟的LPCVD工艺淀积厚度为150纳米的氮化硅层19,并在SC1溶液湿法清洗后通过光刻和显影在基板表面形成光阻20的沟槽图形区21。
如图10所示,以光阻20为掩模,在半导体基板中刻蚀形成底部具有向外凸的弧形结构的沟槽。刻蚀形成底部具有弧形结构的沟槽的具体方法为,先以常规干法刻蚀方法刻蚀半导体基板形成预定深度(如50纳米)的沟槽22,再变换刻蚀条件进一步刻蚀形成弧形结构。其中形成底部弧形结构时的工艺气体包括刻蚀气体和氧气,刻蚀气体为NF4、SF6和NF6中的至少一种。通过调节刻蚀气体与氧气的比例可改变弧形结构的曲率半径。而获得不同曲率半径的底部弧形结构。此外,沟槽宽度优选为小于5微米,在本实施例中沟槽宽度为0.3微米。本实施例中,常规干法刻蚀工艺条件为:采用氯气、氮气和氧气作为工艺气体,其中氯气流量为180sccm、氮气流量为22sccm、氧气流量为8sccm,气压为20mTorr,源功率为750瓦,偏置功率为300瓦,平台温度为20℃,刻蚀时间为40秒。之后形成底部弧形结构的刻蚀条件为:采用NF4、氧气和氩气作为工艺气体,其中NF4的流量为180sccm、氧气流量为30sccm、氩气流量为60sccm,气压为37mTorr,源功率为500瓦,偏置功率为100瓦,平台温度为50℃, 刻蚀时间为10秒,从而形成曲率半径为0.26微米的弧形结构23。
请参见图11,在形成具有向外凸的弧形结构的沟槽之后,在整个半导体基板表面、沟槽的侧面及底部形成热氧化的二氧化硅24。二氧化硅24位于沟槽侧面的部分用作栅介质层。具体的,在形成热氧化的二氧化硅前先去除前层的光刻胶20、氮化硅层19、多晶硅层18、二氧化硅层17。热氧化形成二氧化硅24的具体工艺条件为ISSG氧化,温度950℃,气流比为H2:10%、O2:90%,形成的二氧化硅24的厚度为7纳米。
请参见图12,以光阻26为掩膜进行离子注入27,对沟槽底部进行掺杂,形成弧形沟道区域28。具体地,离子注入的条件为:注入离子为B+,离子注入能量为30keV,离子注入剂量为3E11cm-2,离子注入倾斜角度14度,旋转27度、4次旋转。
请参见图13和图14,在沟槽中填充多晶硅以形成传输晶体管的槽栅。本实施例中通过LPCVD工艺在半导体基板表面以及沟槽内部淀积多晶硅29。具体的,LPCVD工艺条件为:工艺温度800℃、气压0.1帕。所形成的多晶硅29厚度为500纳米,且掺磷。接着,通过化学机械抛光工艺对半导体基板表面进行平坦化。具体地,采用多晶硅专用的研磨颗粒进行化学机械抛光,研磨停止于二氧化硅层24。抛光后采用HF溶液进行清洗。接着,在使用SC1、HF、SC2混合溶液进行清洗后,通过950℃、10分钟的湿法氧化形成5纳米厚的二氧化硅31。通过本步骤,在沟槽内填充了多晶硅,作为传输晶体管的栅电极。
请参考图15-18,在槽栅的一侧形成光电二极管,另一侧形成所述浮置扩散区。首先如图15所示,以图形化的光阻32为掩膜进行P型离子注入33,在槽栅一侧的半导体基板中形成P型区34。具体的,离子注入的条件为:B+,注入能量250keV,注入剂量3.8E12cm-2,注入倾斜角度0度。其中P型离子注入深度优选为小于槽栅的深度。接着如图16所示,以图形化的光阻35为掩膜进行N型离子注入36,在P型区域34内部形成N型区域37。具体地,离子注入的条件为:As++,注入能量340keV,注入剂量5.7E12cm-2,注入倾斜角度0度。这一N型区域37和前一步形成的P型区域34,即构成图像传感器像素单元的光电二极管。请参参考图17,以图像化的光阻38为掩膜进行P型离子注入,在半导体基板中的光电二极管区表面形成P型隔离区40。具体地,离子注入的条件为:B+,能量10keV,剂量3.8E13cm-2,倾斜角度0度。之后,图18所示,以图形化的光阻41为掩膜进行N型离子注入42,在半导体基板中槽栅另一侧形成浮置扩散区43(Floating Diffusion)。具体地,形成浮置扩散区的离子注入的条件为:As+,注入能量65keV,注入剂量4.5E15cm-2,注入倾斜角度0度。由此,光电二极管区和浮置扩散区分别位于槽栅两侧,形成了如图1所示的像素单元的结构。优选 地,N型离子注入的深度小于槽栅深度,从而光电二极管区和浮置扩散区的深度均小于槽栅的深度,槽栅物理隔绝了光电二极管和浮置扩散区之间的电流泄漏通道,提升了隔离效果。
最后,通过各种集成电路制造的常规工艺,在半导体基板上进一步制备接触孔和形成金属硅化物、金属布线工程、层间介质层及平坦化过程,从而制备出所需要的CMOS图像传感器。
综上所述,相较于现有技术,本发明通过将图像传感器像素单元的传输晶体管从平面结构改为槽栅结构,可以有效解决平面结构传输晶体管在缩小过程中遇到的瓶颈问题。此外传输晶体管的槽栅底部为弧形结构可以大幅提高栅长,并由此改善器件的短沟效应和穿通效应,提高传输晶体管的栅控能力。进一步地,通过该槽栅结构还可提高光电二极管和浮置扩散区之间的隔离效果,将槽栅结构置于光电二极管和浮置扩散区之间,从物理上隔绝了相互之间的电流泄漏通道,提升了隔离效果。此外,还提升了传输晶体管的传输效率,减少了在传输过程中光电二极管的残余电荷,并且有效降低了传输晶体管的噪声水平。
虽然本发明已以较佳实施例揭示如上,然所述诸多实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种图像传感器像素单元,包括光电二极管、传输晶体管、浮置扩散区、以及连接至所述浮置扩散区的读出电路,其特征在于,所述传输晶体管具有槽栅,所述槽栅的底部具有向外凸的弧形结构,沿着所述弧形结构的底部形成弧形沟道区。
2.根据权利要求1所述的图像传感器像素单元,其特征在于,所述弧形结构具有多个曲率半径。
3.根据权利要求1所述的图像传感器像素单元,其特征在于,所述光电二极管由所述槽栅一侧的P型区域和所述P型区域内的N型区域构成,所述槽栅的深度大于所述P型区域的深度以及形成于所述槽栅另一侧的所述浮置扩散区的深度。
4.一种制造如权利要求1所述的图像传感器像素单元的方法,其特征在于,包括以下步骤:
S1:在半导体基板中刻蚀形成底部具有向外凸的弧形结构的沟槽;
S2:在所述沟槽表面形成一层栅介质层;
S3:在所述沟槽底部的弧形结构下方进行离子掺杂以形成所述弧形沟道区;
S4:在所述沟槽中填充多晶硅以形成所述传输晶体管的槽栅;
S5:在所述槽栅的一侧形成所述光电二极管,另一侧形成所述浮置扩散区。
5.根据权利要求4所述的方法,其特征在于,步骤S1包括:
S11:采用第一工艺气体在所述半导体基板中形成预定深度的沟槽;
S12:采用第二工艺气体刻蚀所述沟槽底部形成所述弧形结构,其中所述第二工艺气体包括刻蚀气体和氧气,所述刻蚀气体为NF4、SF6和NF6中的至少一种。
6.根据权利要求5所述的方法,其特征在于,步骤S12中通过调节所述刻蚀气体与氧气的比例改变所述弧形结构的曲率半径。
7.根据权利要求4所述的方法,其特征在于,步骤S5包括:
S51:通过P型离子注入在所述栅槽一侧的所述半导体基板中形成P型区域,其中P型离子注入的深度小于所述槽栅的深度;
S52:通过N型离子注入在所述P型区域中形成N型区域,以在所述槽栅一侧形成所述光电二极管;
S53:通过P型离子注入在所述光电二极管表面形成P型隔离区
S54:通过N型离子注入在所述槽栅另一侧的所述半导体基板中形成N型区域,以形成所述浮置扩散区,其中N型离子注入的深度小于所述槽栅的深度。
8.根据权利要求4所述的方法,其特征在于,步骤S4包括:
S41:通过LPCVD工艺在所述半导体基板表面以及所述沟槽内部淀积多晶硅;
S42:通过化学机械抛光工艺对所述半导体基板表面进行平坦化;
S43:在所述半导体基板表面通过湿法氧化形成一层二氧化硅介质层。
9.根据权利要求5所述的方法,其特征在于,步骤S12所采用的第二工艺气体包括NF4、O2和Ar;其中NF4的流量为180sccm、O2流量为30sccm、Ar流量为60sccm,气压37mTorr,源功率为500瓦,偏置功率为100瓦,工艺温度为50℃,刻蚀时间为10秒。
10.据权利要求4所述的方法,其特征在于,步骤S3中注入离子为B+,离子注入能量为30keV,离子注入剂量为3E11cm-2,倾斜角度为14度,旋转为27度,旋转次数为4次。
CN201611257289.0A 2016-12-30 2016-12-30 一种图像传感器像素单元及其制造方法 Active CN107046044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611257289.0A CN107046044B (zh) 2016-12-30 2016-12-30 一种图像传感器像素单元及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611257289.0A CN107046044B (zh) 2016-12-30 2016-12-30 一种图像传感器像素单元及其制造方法

Publications (2)

Publication Number Publication Date
CN107046044A true CN107046044A (zh) 2017-08-15
CN107046044B CN107046044B (zh) 2020-03-31

Family

ID=59543879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611257289.0A Active CN107046044B (zh) 2016-12-30 2016-12-30 一种图像传感器像素单元及其制造方法

Country Status (1)

Country Link
CN (1) CN107046044B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742629A (zh) * 2017-10-16 2018-02-27 德淮半导体有限公司 一种半导体器件及其形成方法
CN111933791A (zh) * 2020-09-07 2020-11-13 浙江驰拓科技有限公司 磁性随机存储器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819237A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
US20110108897A1 (en) * 2009-11-06 2011-05-12 Junemo Koo Image sensor
US20160013240A1 (en) * 2014-07-11 2016-01-14 Samsung Electronics Co., Ltd. Pixel of an image sensor, and image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819237A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
US20110108897A1 (en) * 2009-11-06 2011-05-12 Junemo Koo Image sensor
US20160013240A1 (en) * 2014-07-11 2016-01-14 Samsung Electronics Co., Ltd. Pixel of an image sensor, and image sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107742629A (zh) * 2017-10-16 2018-02-27 德淮半导体有限公司 一种半导体器件及其形成方法
CN111933791A (zh) * 2020-09-07 2020-11-13 浙江驰拓科技有限公司 磁性随机存储器件及其制造方法

Also Published As

Publication number Publication date
CN107046044B (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
TWI395295B (zh) 積體電路及其製造方法
JP3782297B2 (ja) 固体撮像装置及びその製造方法
JP4698021B2 (ja) 半導体素子の製造方法
JP2827958B2 (ja) 半導体記憶装置の容量素子の製造方法
US20220384496A1 (en) Back-side deep trench isolation structure for image sensor
KR100672729B1 (ko) 씨모스 이미지 센서의 제조방법
JP2008510316A (ja) アレイトランジスタ用のエピタキシャルsicおよび/または炭化チャンネルを有する低暗電流の画像センサ
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
JP2007027686A (ja) イメージセンサ及びその製造方法
TWI613816B (zh) 半導體裝置及其製造方法
TW201727269A (zh) 影像感測器裝置及方法
JP2007027730A (ja) イメージセンサ及びその製造方法
US20230411425A1 (en) Light absorbing layer to enhance p-type diffusion for dti in image sensors
TWI281251B (en) Buried photodiode for image sensor with shallow trench isolation technology
JP4061609B2 (ja) 延伸されたピンドフォトダイオ―ドを有するイメ―ジセンサ及びその製造方法
CN107046044A (zh) 一种图像传感器像素单元及其制造方法
JP2003264277A (ja) Cmosイメージセンサおよびその製造方法
CN114725147B (zh) 一种图像传感器及其制造方法
JP4070876B2 (ja) Cmos回路の製造方法
TW201530750A (zh) 一種透過植入氮而質變多晶矽層之方法
JP2005056917A (ja) 半導体装置の製造方法
TWI541988B (zh) 半導體元件及其製法
KR100967479B1 (ko) 반도체 소자의 제조 방법
JP2005026472A (ja) 半導体装置の製造方法
JP4041676B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant