CN107039336A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN107039336A
CN107039336A CN201610079660.2A CN201610079660A CN107039336A CN 107039336 A CN107039336 A CN 107039336A CN 201610079660 A CN201610079660 A CN 201610079660A CN 107039336 A CN107039336 A CN 107039336A
Authority
CN
China
Prior art keywords
layer
semiconductor devices
forming method
dielectric
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610079660.2A
Other languages
English (en)
Other versions
CN107039336B (zh
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610079660.2A priority Critical patent/CN107039336B/zh
Publication of CN107039336A publication Critical patent/CN107039336A/zh
Application granted granted Critical
Publication of CN107039336B publication Critical patent/CN107039336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的形成方法，包括：提供基底和位于基底上的介质层；在所述介质层上由下到上依次形成多晶硅层、阻挡层和图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀阻挡层、多晶硅层和部分厚度的介质层，在所述介质层中形成接触孔；在所述图形化的掩膜层表面和接触孔中形成填充满所述接触孔的导电层，所述阻挡层的强度至少为导电层的强度的10倍；以所述阻挡层为停止层平坦化所述导电层和掩膜层。所述方法能够使得所述平坦化的过程能够停止在阻挡层上，避免对介质层造成损伤，从而避免不同半导体器件中介质层高度的差异性及导电层高度的差异性。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体集成电路工艺技术的不断进步，当半导体器件缩小至深亚微米的范围时，半导体器件之间的高性能、高密度连接需要通过互联结构连接。互联结构中易形成寄生电阻和寄生电容，从而出现寄生效应，导致金属连线传递的时间延迟，人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。
为了克服互联中的寄生效应，在大规模集成电路后段工艺互联的集成工艺中，一方面，寄生电容正比于互联层绝缘介质的相对介电常数K，因此使用低K材料尤其是超低介电常数(Ultra-low dielectric constant，ULK)的材料代替传统的SiO2介质材料已成为满足高速芯片的发展的需要，另一方面，由于铜具有较低的电阻率、优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。
然而，现有技术形成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，避免对介质层造成损伤，从而避免不同半导体器件形成的介质层高度的差异性及导电层高度的差异性。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底和位于基底上的介质层；在所述介质层上由下到上依次形成多晶硅层、阻挡层和图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀阻挡层、多晶硅层和部分厚度的介质层，在所述介质层中形成接触孔；在所述图形化的掩膜层表面和接触孔中形成填充满所述接触孔的导电层，所述阻挡层的强度至少为导电层的强度的10倍；以所述阻挡层为停止层平坦化所述导电层和掩膜层。
可选的，所述阻挡层的厚度为20埃～100埃。
可选的，所述阻挡层的材料为石墨烯或黑磷。
可选的，当所述阻挡层的材料为石墨烯时，形成所述阻挡层的工艺为：在所述多晶硅层上形成含碳材料层；对所述含碳材料层和多晶硅层进行退火处理，在所述多晶硅层的表面形成石墨烯材料的阻挡层；退火处理之后，去除所述含碳材料层。
可选的，所述含碳材料层的材料为聚甲基丙乙烯酸甲酯、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。
可选的，形成所述含碳材料层的工艺为旋转涂覆工艺。
可选的，所述退火处理为激光退火或快速热退火，采用的退火温度为1400摄氏度至1500摄氏度。
可选的，当所述阻挡层的材料为黑磷时，形成所述阻挡层的工艺为：在所述多晶硅层上外延生长红磷层；对所述红磷层进行热处理，形成黑磷材料的阻挡层。
可选的，对所述红磷层进行热处理包括：在高压下将所述红磷层加热至1000摄氏度；以每小时100摄氏度的速率将所述红磷冷却至600摄氏度。
可选的，形成所述多晶硅层的工艺为：采用等离子体化学气相沉积工艺或射频磁控溅射工艺沉积非晶硅层；对所述非晶硅层进行准分子激光退火，形成多晶硅层。
可选的，所述图形化的掩膜层的材料为氮化钛或氮化钽。
可选的，所述介质层的材料为低K介质材料或超低K介质材料。
可选的，以所述图形化的掩膜层为掩膜刻蚀阻挡层、多晶硅层和部分厚度的介质层的工艺为各向异性干刻工艺。
可选的，平坦化所述导电层和掩膜层后，还包括：去除所述阻挡层后，回刻蚀导电层；去除所述多晶硅层，使得所述导电层的表面与介质层的表面齐平。
可选的，所述多晶硅层的厚度为所述接触孔高度的1/10～1/2。
与现有技术相比，本发明的技术方案具有以下优点：
(1)由于在介质层上形成了阻挡层，所述阻挡层的强度至少为导电层的强度的10倍，使得所述阻挡层的强度较大，使得平坦化所述导电层和掩膜层的过程能够停止在阻挡层上，避免对介质层造成损伤，从而避免不同半导体器件介质层损伤的差异性而导致的介质层高度的差异和导电层高度的差异。
另外，由于平坦化导电层和掩膜层的过程能够停止在阻挡层上，避免了对介质层的损伤，使得对接触孔的深宽比要求降低，从而降低了工艺成本和工艺复杂度。
(2)进一步的，所述阻挡层的厚度为20埃～100埃，若所述阻挡层的厚度小于20埃，平坦化导电层和掩膜层的过程中将阻挡层损耗完的几率增加，所述阻挡层作为停止层的作用减弱；若所述阻挡层的厚度大于100埃，造成工艺成本的增加。所述阻挡层厚度选择在此范围内，能够使得平坦化导电层和掩膜层的过程精确的停止在阻挡层上，且使得工艺成本较少。
附图说明
图1至图3是现有技术中半导体器件形成过程的结构示意图；
图4至图10为本发明第一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的半导体器件的性能有待提高。
图1至图3是现有技术中半导体器件形成过程的结构示意图。
参考图1，提供基底100和位于基底100上的介质层110；在介质层110上形成图形化的掩膜层120；以所述图形化的掩膜层120为掩膜刻蚀介质层110，在介质层110中形成接触孔130。
参考图2，在所述掩膜层120表面和接触孔130(参考图1)中形成填充满所述接触孔130的导电层140。所述导电层140的材料为铜。
参考图3，采用化学机械研磨工艺平坦化所述导电层140。
研究发现，现有技术中形成的半导体器件会对介质层造成损耗，导致不同半导体器件形成的介质层高度出现差异及导电层高度出现差异，原因在于：
由于所述导电层的强度比所述掩膜层及介质层的强度大，当对导电层平坦化的过程时，采用较大研磨强度，当平坦化去除导电层后，掩膜层不能承受平坦化导电层时采用的研磨强度而导致所述平坦化的过程不能停止在所述掩膜层上，从而会对介质层进一步的研磨对介质层造成损耗，而不同半导体器件中由于不能控制对介质层损耗的程度，导致不同半导体器件介质层的高度出现差异及导电层的高度出现差异。
在此基础上，本发明提供一种半导体器件的形成方法，提供基底和位于基底上的介质层；在所述介质层上由下到上依次形成多晶硅层、阻挡层和图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀阻挡层、多晶硅层和部分厚度的介质层，在所述介质层中形成接触孔；然后在所述图形化的掩膜层表面和接触孔中形成填充满所述接触孔的导电层，所述阻挡层的强度至少为导电层的强度的10倍，然后以所述阻挡层为停止层平坦化所述导电层和掩膜层。使得所述平坦化的过程能够停止在阻挡层上，避免对介质层造成损伤，从而避免不同半导体器件中介质层高度的差异性及导电层高度的差异性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图4至图10为本发明第一实施例中半导体器件形成过程的结构示意图。
参考图4，提供基底200和位于基底200上的介质层210。
所述基底200可以为半导体衬底，所述半导体衬底可以是单晶硅、多晶硅或非晶硅；半导体衬底也可以是硅、锗、锗化硅、砷化镓等半导体材料。所述半导体衬底中还可以具有半导体结构，所述半导体结构为PMOS晶体管、NMOS晶体管、CMOS晶体管、电容器、电阻器或电感器。所述基底200还可以为半导体衬底和位于半导体衬底上的金属介质层(未图示)，所述底层金属层位于金属介质层中。
所述介质层210的材料为低K介质材料(低K介质材料指相对介电常数大于等于2.6、小于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数小于2.6的介质材料)。所述介质层210的材料为低K介质材料或超低K介质材料时，介质层210的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。本实施例中，所述介质层210的材料为超低K介质材料，所述超低K介质材料为SiCOH。
继续参考图4，在所述介质层210上形成多晶硅层220。
所述多晶硅层220的作用为：作为后续形成阻挡层的基质材料。
形成所述多晶硅层220的工艺为：采用等离子体化学气相沉积工艺、低压化学气相沉积工艺或射频磁控溅射工艺沉积非晶硅层；对所述非晶硅层进行准分子激光退火，形成多晶硅层220。
当采用等离子体化学气相沉积工艺沉积所述非晶硅层时，参数为：采用的气体为SiH4、H2，SiH4的流量为800sccm～1000sccm，H2的流量为800sccm～1000sccm，源射频功率为100瓦～1000瓦，偏置射频功率为50瓦～200瓦，腔室压强为5mtorr～50mtorr，温度为300摄氏度～400摄氏度；当采用射频磁控溅射工艺沉积所述非晶硅层时，参数为：靶材为多晶硅，溅射气体为Ar，Ar的流量为800sccm～1000sccm，溅射功率为1000瓦～1200瓦，温度为200摄氏度～300摄氏度。
准分子激光退火利用瞬间激光脉冲产生的高能量入射到所述非晶硅层表面，激光的能量瞬间被所述非晶硅层吸收，无过多热量传递至基底，基底损伤较小。
本实施例中，优选采用射频磁控溅射工艺沉积非晶硅层，然后对所述非晶硅层进行准分子激光退火，从而形成多晶硅层220，好处在于：采用射频磁控溅射工艺形成的非晶硅层中含氢量较少，在准分子激光退火的过程中，减少非晶硅层出现消蚀的程度。
本实施例中，形成多晶硅层220的工艺采用低温多晶硅技术，工艺过程中的温度较低，能够避免在后段工艺中对其它元器件的损伤。
继续参考图4，在所述多晶硅层220上形成阻挡层230，所述阻挡层230的强度至少为后续形成的导电层的强度的10倍。
所述强度指的是抗压强度。
所述阻挡层230作用为：作为后续平坦化导电层和掩膜层的停止层，避免在后续平坦化过程中对介质层210造成损耗。
所述阻挡层230的材料可以为石墨烯或黑磷。
当所述阻挡层230的材料为石墨烯时，形成阻挡层230的工艺为：在所述多晶硅层220上形成含碳材料层；对所述含碳材料层和多晶硅层220进行退火处理，在所述多晶硅层220的表面形成石墨烯材料的阻挡层；退火处理之后，去除所述含碳材料层。
所述含碳材料层为形成石墨烯材料的阻挡层230提供碳原子。所述含碳材料层的材料为聚甲基丙烯酸甲酯(PMMA，Polymethyl Methacrylate)、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。形成所述含碳材料层的工艺为旋转涂覆工艺或化学气相沉积工艺。本实施例中，所述含碳材料层的材料为聚甲基丙烯酸甲酯，采用旋转涂覆工艺形成所述含碳材料层。
对所述含碳材料层和多晶硅层220进行的退火处理包括依次进行的升温过程、保温过程以及降温过程。
在升温过程中，碳原子从所述含碳材料层中分解出；在温度升高至退火温度之后，对含碳材料层和多晶硅层220进行保温过程，在保温过程中，碳原子会继续将从所述含碳材料层中分解出，并且在保温过程中，多晶硅层220表面将处于熔融状态，所述处于熔融状态的多晶硅层220表面吸收所述分解出的碳原子，此时碳原子在多晶硅层220表面具有第一溶解度；当多晶硅层220表面吸收一定含量的碳原子之后，对所述含碳材料层以及多晶硅层220进行降温过程，在降温过程中，碳原子在多晶硅层220表面具有第二溶解度，所述第二溶解度小于第一溶解度，因此碳原子从多晶硅层220表面析出，所述析出的碳原子在多晶硅层220表面凝聚成核，从而在多晶硅层220表面形成石墨烯材料的阻挡层230。
所述退火处理可以为激光退火或快速热退火。所述退火处理的退火温度为1400摄氏度至1500摄氏度。本实施例中，所述退火处理为激光退火。
当所述阻挡层230的材料为黑磷时，形成所述阻挡层230的工艺为：在所述多晶硅层220上外延生长红磷层；对所述红磷层进行热处理，形成黑磷材料的阻挡层230。在所述多晶硅层220上外延生长红磷层的工艺可以为化学气相沉积或者分子束外延工艺；对所述红磷层进行热处理的工艺包括：在恒定高压10千巴(kbar)的条件下，将所述红磷层加热升温至1000摄氏度；接着，以100摄氏度每小时的冷却速率将所述红磷层降温至600摄氏度，从而将所述红磷层转化为黑磷材料的阻挡层230。为了获得较高的黑磷的质量，上述的升温和降温过程可以多次循环执行。
所述阻挡层230的厚度需要选择合适的范围，若所述阻挡层230的厚度小于20埃，导致后续平坦化导电层和掩膜层的过程中将阻挡层230损耗完的几率增加，所述阻挡层230作为停止层的作用减弱；若所述阻挡层230的厚度大于100埃，造成工艺成本的增加；故阻挡层230的厚度选择为20埃～100埃。
需要说明的是，所述阻挡层230的材料不限于石墨烯或黑磷。在其它实施例中，所述阻挡层230可以采用其它材料，需要满足所述阻挡层230的强度至少为后续形成的导电层的强度的10倍。
继续参考图4，在所述阻挡层230上形成图形化的掩膜层240。
所述图形化的掩膜层240的材料为氮化钛或氮化钽；所述图形化的掩膜层240定义出后续形成接触孔的位置。
由于所述掩膜层240的强度小于后续形成的导电层的强度，故不适宜作为后续平坦化过程的停止层。
参考图5，以所述图形化的掩膜层240为掩膜刻蚀阻挡层230、多晶硅层220和部分厚度的介质层210，在所述介质层210中形成接触孔250。
具体的，以所述图形化的掩膜层240为掩膜刻蚀阻挡层230、多晶硅层220和部分厚度的介质层210的工艺为各向异性干刻工艺，如各向异性等离子体刻蚀工艺或反应离子刻蚀工艺，本实施例中，采用各向异性等离子体刻蚀工艺刻蚀阻挡层230、多晶硅层220和部分厚度的介质层210以形成接触孔250，参数为：采用的气体为CF4、CH2F2、CH3F、CHF3、N2和H2，CF4的流量为0sccm～100sccm，CH2F2的流量为10sccm～200sccm，CH3F的流量为0sccm～100sccm，CHF3的流量为0sccm～100sccm，N2的流量为10sccm～200sccm，H2的流量为10sccm～300sccm，源射频功率为100瓦～1000瓦，偏置射频功率为50瓦～200瓦，腔室压强为5mtorr～50mtorr。
参考图6，在所述图形化的掩膜层240表面和接触孔250(参考图5)中形成填充满所述接触孔250的导电层260。
所述导电层260的材料为铜或铜铝合金等导电材料。本实施例中，所述导电层260的材料为铜。形成所述导电层260的工艺为电镀工艺或沉积工艺。
参考图7，以所述阻挡层230为停止层平坦化所述导电层260(参考图6)和掩膜层240(参考图6)。
平坦化所述导电层260和掩膜层240的工艺为化学机械研磨工艺。
由于在介质层210上形成了阻挡层230，所述阻挡层的强度至少为导电层的强度的10倍，所述阻挡层230的强度较大且远大于导电层260和掩膜层240的强度，使得平坦化所述导电层260和掩膜层240的过程能够停止在阻挡层230上，避免对介质层210造成损伤，从而避免不同半导体器件介质层210损伤的差异性而导致的介质层210高度的差异和导电层260高度的差异。
所述介质层210的高度和导电层260的高度均指的是垂直于基底200表面方向上的尺寸。
另外，由于平坦化所述导电层260和掩膜层240的过程能够停止在阻挡层230上，避免了对介质层210的损伤，相比现有技术，使得对接触孔250的深宽比要求降低，从而降低了工艺成本和工艺复杂度。
参考图8，去除所述阻挡层230(参考图7)。
当所述阻挡层230的材料为石墨烯时，可以采用灰化工艺或干刻工艺去除所述阻挡层230；当所述阻挡层230的材料为黑磷时，可以采用干刻工艺去除所述阻挡层230。
参考图9，去除所述阻挡层230(参考图7)后，回刻蚀导电层260。
具体的，回刻蚀导电层260的工艺为各向异性干刻工艺，如各向异性等离子体刻蚀工艺或反应离子刻蚀工艺，采用的气体为CH4和H2。
回刻蚀导电层260后，使得导电层260的表面低于介质层210的表面或与介质层210的表面齐平。
参考图10，回刻蚀导电层260后，去除多晶硅层220，使得所述导电层260的表面与介质层210的表面齐平。
去除所述多晶硅层220的工艺为湿刻工艺或干刻工艺。
若回刻蚀导电层260后，导电层260的表面低于介质层210的表面，在去除所述多晶硅层220的过程中，可以对介质层210进一步的刻蚀，使得所述导电层260的表面与介质层210的表面齐平。若回刻蚀导电层260后，导电层260的表面与介质层210的表面齐平，只需要去除多晶硅层220层即可。
第二实施例
第二实施例与第一实施例的区别在于：进一步使得多晶硅层的厚度至少为在介质层中形成的接触孔的高度的1/10，使得在介质层中形成接触孔的过程中，能够防止刻蚀气体对接触孔侧壁形成损伤。
所述接触孔的高度指的是垂直于基底表面方向上的尺寸。
在形成接触孔的过程中，刻蚀气体容易对接触孔的顶部侧壁造成损伤，本实施例中，多晶硅层的厚度至少为在介质层中形成的接触孔的高度的1/10，使得刻蚀气体将容易造成损伤的位置集中在多晶硅层侧壁，且由于所述多晶硅层的致密度大于所述介质层的致密度，使得所述多晶硅层能够阻挡刻蚀气体的刻蚀损伤，避免接触孔的侧壁出现刻蚀损伤的缺陷，而且平坦化所述导电层和掩膜层后，会将所述多晶硅层去除，避免在接触孔中形成的导电层侧壁形成缺陷，从而避免相邻接触孔内导电层之间的介质层发生击穿。
考虑到工艺成本的因素，所述多晶硅层的厚度不宜超过接触孔的高度的1/2。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底和位于基底上的介质层；
在所述介质层上由下到上依次形成多晶硅层、阻挡层和图形化的掩膜层；
以所述图形化的掩膜层为掩膜刻蚀阻挡层、多晶硅层和部分厚度的介质层，在所述介质层中形成接触孔；
在所述图形化的掩膜层表面和接触孔中形成填充满所述接触孔的导电层，所述阻挡层的强度至少为导电层的强度的10倍；
以所述阻挡层为停止层平坦化所述导电层和掩膜层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的厚度为20埃～100埃。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为石墨烯或黑磷。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，当所述阻挡层的材料为石墨烯时，形成所述阻挡层的工艺为：在所述多晶硅层上形成含碳材料层；对所述含碳材料层和多晶硅层进行退火处理，在所述多晶硅层的表面形成石墨烯材料的阻挡层；退火处理之后，去除所述含碳材料层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述含碳材料层的材料为聚甲基丙乙烯酸甲酯、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。
6.根据权利要求4所述的半导体器件的形成方法，其特征在于，形成所述含碳材料层的工艺为旋转涂覆工艺。
7.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述退火处理为激光退火或快速热退火，采用的退火温度为1400摄氏度至1500摄氏度。
8.根据权利要求3所述的半导体器件的形成方法，其特征在于，当所述阻挡层的材料为黑磷时，形成所述阻挡层的工艺为：在所述多晶硅层上外延生长红磷层；对所述红磷层进行热处理，形成黑磷材料的阻挡层。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，对所述红磷层进行热处理包括：在高压下将所述红磷层加热至1000摄氏度；以每小时100摄氏度的速率将所述红磷冷却至600摄氏度。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述多晶硅层的工艺为：采用等离子体化学气相沉积工艺或射频磁控溅射工艺沉积非晶硅层；对所述非晶硅层进行准分子激光退火，形成多晶硅层。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述图形化的掩膜层的材料为氮化钛或氮化钽。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层的材料为低K介质材料或超低K介质材料。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，以所述图形化的掩膜层为掩膜刻蚀阻挡层、多晶硅层和部分厚度的介质层的工艺为各向异性干刻工艺。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，平坦化所述导电层和掩膜层后，还包括：去除所述阻挡层后，回刻蚀导电层；去除所述多晶硅层，使得所述导电层的表面与介质层的表面齐平。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述多晶硅层的厚度为所述接触孔高度的1/10～1/2。
CN201610079660.2A 2016-02-03 2016-02-03 半导体器件的形成方法 Active CN107039336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610079660.2A CN107039336B (zh) 2016-02-03 2016-02-03 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610079660.2A CN107039336B (zh) 2016-02-03 2016-02-03 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN107039336A true CN107039336A (zh) 2017-08-11
CN107039336B CN107039336B (zh) 2019-07-02

Family

ID=59532563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079660.2A Active CN107039336B (zh) 2016-02-03 2016-02-03 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN107039336B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403275A (zh) * 2020-03-12 2020-07-10 上海华虹宏力半导体制造有限公司 沟槽的刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679161A (zh) * 2002-09-04 2005-10-05 皇家飞利浦电子股份有限公司 嵌入式金属互连的制造方法
US20140159244A1 (en) * 2012-12-06 2014-06-12 Taiwan Semiconductor Manufacturing Co. Ltd. Process to Achieve Contact Protrusion for Single Damascene Via
CN104051423A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 互连装置和方法
CN104485310A (zh) * 2014-12-25 2015-04-01 上海集成电路研发中心有限公司 一种形成石墨烯互连线的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679161A (zh) * 2002-09-04 2005-10-05 皇家飞利浦电子股份有限公司 嵌入式金属互连的制造方法
US20140159244A1 (en) * 2012-12-06 2014-06-12 Taiwan Semiconductor Manufacturing Co. Ltd. Process to Achieve Contact Protrusion for Single Damascene Via
CN104051423A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 互连装置和方法
CN104485310A (zh) * 2014-12-25 2015-04-01 上海集成电路研发中心有限公司 一种形成石墨烯互连线的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403275A (zh) * 2020-03-12 2020-07-10 上海华虹宏力半导体制造有限公司 沟槽的刻蚀方法
CN111403275B (zh) * 2020-03-12 2022-08-16 上海华虹宏力半导体制造有限公司 沟槽的刻蚀方法

Also Published As

Publication number Publication date
CN107039336B (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
US10522399B2 (en) Physical vapor deposition process for semiconductor interconnection structures
TWI682497B (zh) 半導體結構及半導體製程方法
US5674355A (en) Diamond-like carbon for use in VLSI and ULSI interconnect systems
KR102066251B1 (ko) 도전성 피처 형성 및 구조물
JPH08236481A (ja) 軟金属導体およびその形成方法
US10685867B2 (en) Method of semiconductor integrated circuit fabrication
US20190279873A1 (en) Liner planarization-free process flow for fabricating metallic interconnect structures
CN105097650B (zh) 接触插塞的形成方法
CN106356330B (zh) 半导体结构的形成方法
JP2000306996A (ja) 半導体装置の製造方法
CN107039336A (zh) 半导体器件的形成方法
CN106952863A (zh) 半导体器件的形成方法
CN106158729B (zh) 半导体结构的形成方法
CN105826279B (zh) 半导体结构及其形成方法
CN107516646A (zh) 半导体器件的形成方法
Warashina et al. Advanced air gap formation scheme using volatile material
CN105826179B (zh) 半导体结构的形成方法
CN105742229B (zh) 半导体结构的形成方法
CN108695238B (zh) 半导体器件及其形成方法
CN107170678A (zh) 半导体器件的形成方法
CN105655288A (zh) 半导体结构的形成方法
CN105448644B (zh) 半导体结构的形成方法
CN106952862A (zh) 半导体器件的形成方法
US20230369109A1 (en) Conductive Feature Formation and Structure
CN100361279C (zh) 一种含硅低介电常数材料刻蚀后的预清洗工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant