CN105448644B - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供若干衬底，所述衬底具有第一表面、以及与第一表面相对的第二表面，所述衬底的第一表面具有器件层；提供物理气相沉积设备，所述物理气相沉积设备包括相互连通的预处理腔和工艺腔；将若干衬底置于所述工艺腔内，采用物理气相沉积工艺在若干衬底的第二表面或所述器件层表面形成导电层；在形成导电层之后，使若干衬底进入预处理腔内，对所述导电层进行退火处理。所形成的导电层电学厚度均一，电性能稳定。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

在半导体制造领域中，为了实现半导体器件之间的电连接，目前已发展出各种金属互连结构以及形成工艺，例如，采用物理气量沉积(Physical Vapor Deposition，简称PVD)工艺，形成以铝(Al)或铝铜(AlCu)合金为材料的电互连结构。然而，随着超大规模集成电路(ULSI)的发展，形成金属互连结构的工艺也受到了挑战。

以现有的硅通孔(Through Silicon Via，简称TSV)结构为例，图1至图3是现有技术的硅通孔结构的形成过程的剖面结构示意图。

请参考图1，提供衬底100，所述衬底100的第一表面101具有器件层102；采用刻蚀工艺在所述器件层102和衬底100内形成通孔103。

请参考图2，采用物理气相沉积工艺在所述通孔103内和衬底100表面形成导电膜104，所述导电膜104填充满所述通孔103(如图1所示)。

请参考图3，对所述导电膜104(如图2所示)进行平坦化，直至暴露出器件层102表面为止，在通孔内103形成导电插塞104a。

在平坦化所述导电膜104之后，需要对所述衬底100的第二表面进行平坦化，直到暴露出导电插塞104a为止，所述第二表面与所述第一表面101相对。经过对所述衬底100的第二表面进行平坦化之后，所述导电插塞103贯穿所述衬底100，形成硅通孔结构。之后，能够将形成有器件层的若干衬底堆叠设置，并通过所述导电插塞使位于若干衬底表面的器件层电学连接，从而使芯片集成。

然而，由于所形成的导电膜的电学性能不稳定，导致由所述导电膜形成的导电插塞的电性能存在差异。

发明内容

本发明解决的问题是所形成的导电层电学厚度均一，电性能稳定。

为解决上述问题，本发明提供一种提供半导体结构的形成方法，包括：提供若干衬底，所述衬底具有第一表面、以及与第一表面相对的第二表面，所述衬底的第一表面具有器件层；提供物理气相沉积设备，所述物理气相沉积设备包括相互连通的预处理腔和工艺腔；将所述若干衬底置于所述工艺腔内，采用物理气相沉积工艺在所述若干衬底的第二表面或所述器件层表面形成导电层；在形成导电层之后，使所述若干衬底进入预处理腔内，对所述导电层进行退火处理。

可选的，所述工艺腔内还包括：位于工艺腔底部的基座，所述基座用于放置若干衬底；与所述基座相对的气体发生装置；位于基座底部的第一冷却管道，所述第一冷却管道包括与工艺腔外部连通的第一入水口和第一出水口，所述第一入水口用于向第一冷却管道内输入冷却液，所述第一出水口用于将冷却液排出第一冷却管道。

可选的，所述气体发生装置包括：靶材，靶材的正面与所述基座相对；位于所述靶材背面的第二冷却管道，用于使所述靶材降温，所述第二冷却管道包括与工艺腔外部连通的第二入水口和第二出水口，所述第二入水口用于向第二冷却管道内输入冷却液，所述第二出水口用于将冷却液排出第二冷却管道。

可选的，所述物理气相沉积工艺包括：温度小于200℃，时间大于2小时，气压小于10-7torr，轰击靶材的气体为氩气。

可选的，还包括：在所述物理气相沉积工艺之前，将若干衬底置于所述预处理腔内进行预处理，以去除衬底表面的杂质和水。

可选的，所述物理气相沉积装置还包括：位于预处理腔和工艺腔之间的传动腔室，所述传动腔室与外部环境相互隔离，所述传动腔室分别与预处理腔和工艺腔连通，所述传动腔室内具有传动机构。

可选的，在所述预处理之后，若干衬底通过所述传动机构，自所述预处理腔转移到所述工艺腔内以形成导电层。

可选的，在所述工艺腔内形成导电层之后，通过所述传动机构将若干衬底自工艺腔内转移到所述预处理腔内，以进行所述退火处理。

可选的，所述预处理腔内包括卤素灯，所述卤素灯用于对若干衬底进行退火处理。

可选的，所述退火处理的温度小于200℃，所述退火处理的气压为10-5torr～10-6torr，时间为1000秒～1500秒。

可选的，所述器件层和衬底内还具有开口，采用所述物理气相沉积工艺在器件层表面、以及所述开口内形成导电层，所述导电层填充满所述开口。

可选的，在所述退火处理之后，采用化学机械抛光工艺去除器件层表面的部分导电层，在所述开口内形成导电插塞；在所述化学机械抛光工艺之后，对所述衬底的第二表面进行抛光，直至暴露出导电插塞为止。

可选的，所述器件层包括：位于衬底表面的器件结构；位于衬底表面的绝缘层，所述绝缘层包围所述器件结构；位于所述绝缘层内的导电结构，所述导电结构与所述器件结构或衬底相连接。

可选的，所述器件结构包括图像传感器结构。

可选的，所述导电层的材料包括AlCu，所述导电层的厚度为3μm～5μm。

可选的，还包括：在所述退火处理之后，采用湿法刻蚀工艺去除部分导电层，在衬底的第二表面或器件层表面形成导电互连线。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，衬底的第一表面具有器件层，后续需要通过物理气相沉积工艺在所述器件层表面或衬底的第二表面形成导电层。所述导电层通过所述物理气相沉积设备形成，所述物理气相沉积设备包括相互连通的预处理腔和工艺腔，而所述工艺腔内能够同时对若干衬底进行物理气相沉积工艺。在将若干衬底置于所述工艺腔内，并在衬底的第二表面或所述器件层表面形成导电层之后，各衬底表面的导电层材料的晶粒尺寸存在差异，使各导电层的电阻率各不相同，致使各导电层的电学厚度容易存在差异。为了消除所述导电层电学厚度的差异，需要在物理气相沉积工艺之后，对所形成的导电层进行退火处理，所述退火处理能够促进导电层内的原子积聚，使导电层的晶粒尺寸增大。而且，当晶粒尺寸越大时，所述晶粒尺寸的增大速率越慢，因此，导电层内的较大的晶粒其尺寸增长缓慢，而较小的晶粒其尺寸增长较快，从而，在经过退火处理之后，能够使导电层内晶粒尺寸均一，使得各导电层的电阻率均一，则所形成的导电层的电学厚度均一，使得导电层的电性能稳定。而且，由于所述退火处理工艺在所述物理气相沉积设备的预处理腔内进行，则无需使若干衬底自所述物理气相沉积设备内取出，避免了外部环境的污染，而且，直接在所述预处理腔内进行热退火处理，则无需使用额外的退火处理设备，也无需增加额外的工艺步骤，使得工艺简单，不会过多的增加工艺时间，且制造成本降低。

进一步，所述工艺腔内还包括位于基座底部的第一冷却管道，用于对置于基座表面的衬底进行降温。所述第一冷却管道包括与工艺腔外部连通的第一入水口和第一出水口，所述第一入水口向第一冷却管道内输入冷却液，所述第一出水口用于将冷却液排出第一冷却管道。由于所述冷却液在经过所述第一冷却管道时，温度会逐渐上升，因此容易导致所述冷却液经过的衬底温度不均衡，容易导致衬底表面形成的导电层电学厚度存在差异。因此，需要在所述物理气相沉积工艺之后，对导电层进行退火处理，以使导电层的晶粒增大到均一尺寸，使导电层的电学厚度均匀，电性能稳定。

进一步，工艺腔内的气体发生装置包括位于靶材背面的第二冷却管道，所述第二冷却管道包括与工艺腔外部连通的第二入水口和第二出水口，所述第二入水口用于向第二冷却管道内输入冷却液，所述第二出水口用于将冷却液排出第二冷却管道。由于所述冷却液在经过所述第二冷却管道时，温度会逐渐上升，容易导致所述冷却液经过的靶材温度不均衡，则由所述靶材溅射出的沉积气体温度存在差异，继而容易导致衬底表面形成的导电层电学厚度存在差异。因此，需要在所述物理气相沉积工艺之后，对导电层进行退火处理，以使导电层的晶粒增大到均一尺寸，使导电层的电学厚度均匀，电性能稳定。

进一步，所述物理气相沉积工艺包括：温度小于200℃，时间大于2小时。由于所述衬底表面形成有器件层，为了避免所述物理气相沉积工艺对所述器件层造成损害，所述沉积温度较小。同时，为了保证所形成的导电层具有足够厚度，所述沉积的时间较长。由于所述沉积时间较长，使得导电层内的原子在沉积过程中不断发生急剧，并形成晶粒，而且各衬底表面形成的导电层晶粒尺寸存在差异，因此需要在所述物理气相沉积工艺之后，对导电层进行退火处理，使导电层内的晶粒尺寸均一，使导电层的电学厚度均一，电性能稳定。

附图说明

图1至图3是现有技术的硅通孔结构的形成过程的剖面结构示意图；

图4是对同一批次的6个衬底表面所形成的导电膜进行测量之后，得到的电学厚度比较图；

图5是物理气相沉积设备工艺腔的剖面结构示意图；

图6是图5中基座与冷却管道的俯视示意图；

图7是对图4中的衬底1和衬底2进行扫描电镜检测获得的扫描电镜图；

图8至图14是本发明实施例的半导体结构的形成过程的示意图。

具体实施方式

如现有技术所述，由于所形成的导电膜的电学性能不稳定，导致由所述导电膜形成的导电插塞的电性能存在差异。

经过研究发现，由于受到物理气相沉积工艺的限制，不同衬底表面所形成的导电膜的电学厚度不同，导致由所述导电膜形成的导电插塞的电性能存在差异，致使各衬底之间的电连接性能不稳定。

请继续参考图1至图3，由于在形成导电膜104之前，所述衬底100表面以形成有器件层102，为了避免形成所述导电膜104的工艺对所述器件层102造成损害，所述物理气相沉积工艺的温度需要低于200℃，因此，为了保证所形成的导电膜104具有足够厚度以填充满所述通孔103，所述物理气相沉积的时间较长，通常大于2小时。然而，当所述物理气相沉积工艺的时间较长时，容易导致形成于同一批次若干衬底100表面的导电膜104的电学厚度存在差异，所述同一批次的若干衬底100为置于同一物理气相沉积设备的工艺腔中，并同时进行物理气相沉积工艺的若干衬底100，通常同一批次的衬底100数量为6个。

请参考图4，图4是对同一批次的6个衬底表面所形成的导电膜进行测量之后，得到的电学厚度比较图(box chart)。在测试过程中，分别在各衬底上取49个测试点，通过对各测试点的电阻进行测量，换算获得该测试点的导电膜电学厚度。在图4中，衬底1至衬底6即同一批次的6个衬底，以衬底1为例，衬底1对应的图形顶部为各测试点中得到的最大值，图形底部为各测试点中得到的最小值，而位于图形顶部和底部之间的线段指的是49个测试点得到的平均值。由测量结果可知，在同一批次的若干衬底表面所形成的导电膜，其电学厚度的平均值差异约为4000埃左右。经过研究发现，产生这种差异的原因在于，同一批次的若干衬底在物理气相沉积设备中进行沉积工艺时，若干衬底之间无法被均匀冷却到相同的温度。

具体请参考图5，图5是物理气相沉积设备工艺腔的剖面结构示意图，包括：腔室100；位于腔室100内的基座101，所述基座101用于放置若干衬底；位于腔室100顶部，且与所述基座101相对的气体输出装置102；位于基座101底部的冷却装置103，所述冷却装置103用于使置于基座101表面的衬底降温。具体的，所述冷却装置103包括冷水管道，所述冷水管道弯曲排布，并且经过各衬底的放置位置，所述冷水管道的两端分别具有一个入水口和一个出水口，冷水自所述入水口进入冷水管道，并从所述出水口排出。请参考图6，图6是图5中基座101与冷却管道103a的俯视示意图，所述基座101表面同时放置6个衬底400，而所述冷水管道103a位于基座底部，且所述冷水管道103a弯曲排布并通过各个衬底400的底部。

然而，冷水管道中的冷水在经过各衬底的对应位置时，温度会逐渐升高，从而导致冷水对各衬底的冷却不均匀，则在所述物理气相沉积工艺中，各衬底的温度难以保持均衡，导致部分衬底的温度较高，而部分衬底的温度较低。而对于处于物理气相沉积工艺中的衬底来说，溅射到衬底表面的金属材料原子会发生积聚并形成晶粒，而且，当衬底表面的温度越高，溅射材料所形成的晶粒尺寸越大。因此，形成于同一批次的若干衬底表面的导电膜晶粒尺寸不一致。

具体的，对图4中的衬底1和衬底6进行扫描电镜(Scanning ElectronMicroscope，简称SEM)检测，检测形成于衬底1和衬底6表面的导电膜的晶粒，获得如图7所示的扫描电镜图，其中，图7(a)为衬底1的测试结果，图7(b)为衬底6的参数结果，由图7可知，衬底1表面的导电膜晶粒较小，衬底6表面的导电膜晶粒较大。而晶粒尺寸越大，导电膜的电阻越低，则个衬底表面的导电膜电阻不一致，从而导致所述导电膜的电性能存在差异。

而且，当导电膜的晶粒尺寸不同时，后续对所述导电膜进行抛光或刻蚀工艺的速率也会存在差异。具体的，当导电膜的晶粒尺寸越大时，晶粒之间的缝隙越小，则抛光液或刻蚀液渗入晶粒缝隙之间的难度越大，则所述抛光工艺或刻蚀工艺的速率越慢。以所述导电膜的材料为铜铝合金为例，当采用湿法刻蚀工艺刻蚀同一批次形成于若干衬底表面的导电膜时，对所述导电膜的刻蚀速率能够在4000埃/分钟～6500埃/分钟之间波动，可见对形成于各衬底表面的导电膜进行刻蚀时，刻蚀速率的差异较大，容易导致以所述导电膜形成的导电结构的尺寸不均一，影响导电结构的电连接性能。

本发明实施例提供了一种解决上述问题的方法，即在物理气相沉积工艺的过程中，延长每次工艺循环中的冷却时间，使得同一批次的各衬底温度能够在工艺过程中被冷却到均衡温度；然而，这种方法会大量地延长工艺时间，不利于提高生产效率。本发明另一实施例提供了一种方法，即改变冷却管道的排布，在基座底部设置若干条冷却管道，各冷却管道分别具有入水口和出水口，各冷却管道能够分别对基座表面放置的各衬底进行冷却，使各衬底温度均衡。然而，这种方法需要对物理气相沉积设备作出改造，其成本较高，不易实施。

为了解决上述问题，本发明的实施例提出一种半导体结构的形成方法。其中，用于形成导电层的物理气相沉积设备包括相互连通的预处理腔和工艺腔。将若干衬底置于工艺腔内进行物理气相沉积工艺之后，使若干衬底进入预处理腔内，以便对形成于衬底第二表面或器件层表面的导电层进行退火处理。所述退火处理能够促进导电层材料的原子积聚，使导电层的晶粒尺寸增大。而且，当晶粒尺寸越大，所述晶粒尺寸的增大速率越慢，因此，即使所形成的导电层晶粒尺寸存在差异，也能够通过所述退火处理使若干衬底表面形成的导电层晶粒尺寸均一，保证了所述导电层的电学性能稳定。而且，在预处理腔室内进行退火，不会增加过多的工艺步骤和工艺时间，也不需要对物理气相沉积设备作出任何改变，不会提高工艺成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图8至图14是本发明实施例的半导体结构的形成过程的示意图。

请参考图8，提供若干衬底200，所述衬底200具有第一表面210、以及与第一表面210相对的第二表面220，所述衬底200的第一表面210具有器件层201。

所述衬底200为硅衬底、锗衬底、绝缘体上硅衬底、硅锗衬底、碳化硅衬底或III-V族化合物衬底(例如氮化镓或砷化镓)。本实施例中，所述衬底200为硅衬底。

本实施例中，所述衬底200表面已形成有器件层201，所述器件层201包括：位于衬底200表面的器件结构；位于衬底200表面的绝缘层，所述绝缘层包围所述器件结构；位于所述绝缘层内的导电结构，所述导电结构与所述器件结构或衬底相连接。

所述器件结构用于构成芯片电路，所述器件结构包括：晶体管的栅极结构、存储器结构，传感器结构、熔丝结构、电阻、电容、电感中的一种或多种。所述绝缘层包围所述器件结构和导电结构，用于使所述器件结构和导电结构之间电隔离，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。所述导电结构与衬底200或器件结构电连接，以形成芯片电路，所述导电结构包括位于衬底200或器件结构表面的导电插塞、以及位于导电插塞顶部的互连线，所述导电结构的材料包括金属或金属化合物，包括：铜、钨、铝、钛、捏、钛、氮化钛、钽和氮化钽中的一种或多种组合。

在本实施例中，所述器件层201内的器件结构包括图像传感器结构(ContactImage Sensor，简称CIS)。而所述器件层201形成于衬底200的第一表面210，后续需要在衬底200的第二表面220形成芯片电路，或在衬底200的第二表面220键合其它已形成有芯片电路的衬底。为了使形成于衬底200第一表面210的器件层201能够与衬底200第二表面220的芯片电路实现电连接，需要在所述衬底200内形成硅通孔结构。

为了形成所述硅通孔结构，在本实施例中，所述器件层201和衬底200内形成有开口202，后续在所述开口202填充导电材料，即能够在开口202内形成导电插塞，后续在形成导电插塞之后，对衬底200的第二表面220进行减薄，直至暴露出导电插塞底部，即能够在衬底200内形成硅通孔结构。所述开口202的形成方法包括：在器件层201表面形成掩膜层，所述掩膜层暴露出需要形成开口202的对应位置；以所述掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀所述器件层201和衬底200，形成开口202；在刻蚀工艺之后，去除所述掩膜层。

由于所述开口202用于形成硅通孔结构，因此所述开口202的深度较深，本实施例中，所述开口202的深度大于100μm，而所述开口202的宽度为20微米～50微米，而且所述开口202的顶部宽度大于底部宽度，当后续在所述开口202内沉积导电层时，易于使导电层的材料进入所述开口202的底部，避免因开口202顶部过早闭合，而在开口202内部产生空隙，保证了后续所形成的导电插塞的致密均匀、电性能稳定。

由于所述衬底200的第一表面210已形成有器件层201，后续采用物理气相沉积工艺在所述器件层201表面和开口202内沉积导电层时，沉积温度不宜过高，以避免高温对器件层201内的器件结构和导电结构造成热损伤。然而，为了填充满所述开口202，沉积的导电层厚度较厚，因此，后续形成导电层的物理气相沉积工艺的间较长，使沉积而成的导电层具有足够厚的厚度。

请参考图9，提供物理气相沉积设备300，所述物理气相沉积设备300包括相互连通的预处理腔302和工艺腔301。

需要说明的是，图8是物理气相沉积设备300的俯视结构图。

所述物理气相沉积设备300即本实施例中用于在开口202(如图7所示)内填充导电层的工艺设备。其中，所述预处理腔302具有高温加热功能，能够在衬底200进入工艺腔301之前，对一个批次的若干衬底200进行预处理，以去除衬底200表面的水分或杂质。经过预处理的衬底200被转移到对应的工艺腔301，以在衬底200表面沉积导电层。本实施例中，一个批次的衬底200数量为6个。

此外，所述物理气相沉积装置300还包括：位于预处理腔302和工艺腔301之间的传动腔室303，所述传动腔室303与外部环境相互隔离，所述传动腔室303分别与预处理腔302和工艺腔301连通，所述传动腔室303内具有传动机构。当若干衬底200经过预处理之后，能够自所述预处理腔302传输至所述传动腔室303内，并且通过所述传动机构传送到对应的工艺腔室301内，以进行后续的沉积工艺。而所述传动腔室303至少与1个工艺腔202和1个预处理腔302相连通；本实施例中，所述传动腔室303与1个预处理腔302、以及3个工艺腔202连通。

具体的，请参考图10，图10是图9中工艺腔301的剖面结构示意图，所述工艺腔301内还包括：位于工艺腔301底部的基座310，所述基座310用于放置若干衬底；与所述基座310相对的气体发生装置320；位于基座310底部的第一冷却管道330，所述第一冷却管道330包括与工艺腔301外部连通的第一入水口331和第一出水口332，所述第一入水口331用于向第一冷却管道330内输入冷却液，所述第一出水口332用于将冷却液排出第一冷却管道330。本实施例中，所述第一冷却管道330弯曲排布，并通过同时放置于基座310表面的若干衬底200底部，所述第一冷却管道330能够如图6中冷水管道103a所示排布。

由于所述第一冷却管道330仅具有一个第一入水口331和一个第一出水口332，当冷却液自所述第一冷却管道330中流过时，温度会逐渐上升，导致在沉积工艺的冷却过程中，同一批次的若干衬底200温度不易被冷却到相同温度，从而导致若干衬底200表面所形成的导电层质量电学厚度存在差异。因此，后续需要在完成沉积工艺之后，对导电层进行退火处理，以消除所述电学厚度的差异。

所述气体发生装置320包括：靶材321，靶材321的正面与所述基座310相对；位于所述靶材321背面的第二冷却管道322，用于使所述靶材320降温，所述第二冷却管道322包括与工艺腔301外部连通的第二入水口323和第二出水口324，所述第二入水口323用于向第二冷却管道322内输入冷却液，所述第二出水口324用于将冷却液排出第二冷却管道322。

由于所述第二冷却管道322仅具有一个第二入水口323和一个第二出水口324，当冷却液自所述第二冷却管道322中流过时，温度会逐渐上升，靶材不同位置溅射出的沉积气体温度不同，所述沉积气体在各衬底200表面形成导电膜时的温度不一致，也容易导致所形成的导电层电学厚度存在差异。因此，后续需要在完成沉积工艺之后，对导电层进行退火处理，以消除所述电学厚度的差异。

请参考图11，将若干衬底200置于所述工艺腔301(如图8所示)内，采用物理气相沉积工艺在若干衬底200的第二表面220或所述器件层201表面形成导电层203。

需要说明的是，在进行沉积工艺之前，同一批次的若干衬底200经过预处理，即通过加热烘烤，以去除衬底200表面的水分和杂质，所述预处理在预处理腔302(如图8所示)内进行，且所述预处理的温度低于200℃，以防止所述预处理对器件层201造成损伤。

在所述预处理之后，位于预处理腔302内的衬底200被传动机构转移到传动腔室303内，并通过传动腔室303内的传动机构传输到对应的工艺腔301内，以在衬底200表面沉积导电层203。

本实施例中，所述物理气相沉积工艺在器件层201表面、以及所述开口202内形成导电层203，所述导电层203填充满所述开口202(如图7所示)，所述导电层203用于形成导电插塞。

所述导电层203的材料包括金属或金属化合物，本实施例中，所述导电层203的材料包括AlCu，所述导电层203的厚度为3μm～5μm。在沉积所述AlCu材料之前，还能够在所述器件层201表面、以及所述开口202内壁表面形成阻挡层，所述阻挡层的材料包括钽、氮化钽、钛、氮化钛中的一种或多种组合。此外，在形成导电层203之前，还能够在器件层201表面、以及所述开口202内壁表面介质层，所述介质层用于防止导电层203的材料向衬底200或器件层201内扩散，所述介质层的材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种组合。

在本实施例中，所述物理气相沉积工艺包括：温度小于200℃，时间大于2小时，气压小于10^-7torr，轰击靶材的气体为氩气。由于所述衬底200表面形成有器件层201，为了避免所述沉积工艺对所形成的器件层201造成热损伤，所述沉积工艺的温度较低，然而，当沉积温度较低时，沉积速率也相应降低，而所需形成的导电层203的厚度较厚，为3μm～5μm，因此，需要较长的沉积时间使导电层203的厚度达到工艺需求。

所述物理气相沉积工艺包括：相互交替循环的沉积过程和冷却过程；在所述沉积过程中，轰击靶材产生的沉积气体在衬垫200表面形成导电材料膜；在所述冷却过程中，通过降低基座310(如图9所示)的温度，使衬底200以及所形成的导电材料膜的温度降低；如此往复若干次，直至形成厚度足够的导电层203为止。

然而，在所述工艺腔301(如图9所示)内，位于基座310底部的冷却管道330(如图9所示)仅具有一个第一入水口331(如图9所示)和一个第一出水口332(如图9所示)，当冷却液在所述第一冷却管道330中流动时，冷却液的温度会逐渐上升，导致对若干衬底200的降温不均匀，容易造成同一批次的若干衬底200温度难以被冷却到相同温度，继而导致各衬底200表面的导电材料膜在冷却过程中，原子积聚的程度存在差异，晶粒生长的尺寸不一，致使所形成的导电层203的电阻不一致，电学厚度存在差异。因此，后续需要在完成沉积工艺之后，对导电层203进行退火处理，以促进导电层203内的晶粒继续生长的均衡尺寸，以消除电阻不一致的问题，使导电层203的电学厚度均一。

请参考图12，在形成导电层202之后，使若干衬底200进入预处理腔302(如图8所示)内，对所述导电层203进行退火处理。

在所述工艺腔301(如图8所示)内形成导电层203之后，通过所述传动腔室303(如图8所示)内的传动机构将若干衬底200转移到所述预处理腔302(如图8所示)内，以进行所述退火处理。

由于所形成的导电层203内晶粒尺寸存在差异，导致所述导电层203的电学厚度不一致，因此需要在所述物理气相沉积工艺之后，对所形成的导电层203进行退火处理，以消除电学厚度不一致的问题。由于沉积形成的导电层203内晶粒尺寸大小不一，而在所述退火处理的过程中，所述导电层203内的原子会进一步发生积聚，使得导电层203内的晶粒继续生长，晶粒尺寸继续增大。而且，当所述晶粒尺寸越小，则晶粒生长的速率越快，晶粒尺寸增长越多，因此，导电层203内的小尺寸晶粒能够以较快的速率增加尺寸，而大尺寸晶粒的尺寸增加较为缓慢，从而通过所述退火处理能够促使导电层203内的晶粒生长至尺寸均一的状态。而各衬底200表面的导电层203晶粒尺寸均一，能够使所述导电层203的电阻率相同，使所述导电层203的电学厚度相同，以所述导电层203形成的导电插塞电性能稳定。

由于所述退火处理工艺在所述预处理腔302内进行，因此无需将衬底200自所述物理气相沉积设备300中取出，从而避免了外部环境对导电层203造成污染。而且，所述预处理腔302使将衬底200自所述物理气相沉积设备300中取出的必经路径，直接在所述预处理腔302内进行所述退火处理，不会增加过多的工艺时间，更无需使用额外的退火处理设备，也无需增加额外的工艺步骤，有利于使工艺简单，不会过多的增加工艺时间，且制造成本降低。

在本实施例中，所述预处理腔302内包括卤素灯，所述卤素灯用于加热，以此对导电层203进行退火处理。其中，所述卤素灯能够精确控制温度，使得退火处理的效果更稳定。

所述退火处理的温度小于200℃，所述退火处理的气压为10^-5torr～10^-6torr，时间为1000秒～1500秒。所述退火处理的温度较低，因此不会对形成于衬底200表面的器件层201造成热损害。在本实施例中，所述退火处理的温度为180℃，时间为1200秒，对退火处理后的同一批次的6个衬底200进行检测，能够得到如图13所示的电学厚度折线图。

请参考图13，其中，各折线标志对应的slot1至slot6指的是同一批次进行沉积的6个衬底。图13(a)是在同一批次6个衬底表面形成导电层之后，未进行退火处理，并在各衬底表面选取49个测试点，检测所述测试点之后得到的各衬底表面导电层的电学厚度折线图。而图13(b)是在同一批次6个衬底表面形成导电层，并进行退火处理之后，再于各衬底表面选取49个测试点，检测所述测试点之后得到的各衬底表面导电层的电学厚度折线图。由图13(a)和图13(b)可知，未经过退火处理时，同一批次形成的导电层电学厚度差异较大，而经过退火处理之后，同一批次形成的导电层电学厚度均一。

请参考图14，在所述退火处理之后，采用化学机械抛光工艺去除器件层201表面的部分导电层203(如图10所示)，在所述开口202(如图7所示)内形成导电插塞204；在所述化学机械抛光工艺之后，对所述衬底200的第二表面220进行抛光，直至暴露出导电插塞204为止。

所述导电插塞204用于形成硅通孔结构。所述化学机械抛光工艺进行至暴露出器件层201表面为止，由于所述导电层203经过退火处理，使得各衬底200表面的导电层203内晶粒尺寸均一，在所述化学机械抛光工艺中，抛光液进入各导电层203的速度相同，因此所述化学机械抛光工艺对各导电层203的抛光速率均一，有利于保证所形成的导电插塞204的特征尺寸精确，使所述导电插塞204的形貌和电性能稳定。

在形成所述导电插塞204之后，对所述衬底200的第二表面220所进行的抛光工艺为化学机械抛光工艺，所述化学机械抛光工艺进行至暴露出导电插塞204的底部为止，使所述导电插塞204贯穿所述衬底200，即形成硅通孔结构。

在另一实施例中，在所述退火处理之后，采用湿法刻蚀工艺去除部分导电层，在衬底的第二表面或器件层表面形成导电互连线。由于所述导电层203经过退火处理，使得各衬底200表面的导电层203内晶粒尺寸均一，在所述湿法刻蚀工艺中，刻蚀液进入各导电层203的速度相同，因此所述湿法刻蚀工艺对各导电层203的刻蚀速率均一，有利于保证所形成的导电互连线的特征尺寸精确，使所述导电互连线的形貌和电性能稳定。

本实施例中，衬底的第一表面具有器件层，后续需要通过物理气相沉积工艺在所述器件层表面或衬底的第二表面形成导电层。所述导电层通过所述物理气相沉积设备形成，所述物理气相沉积设备包括相互连通的预处理腔和工艺腔，而所述工艺腔内能够同时对若干衬底进行物理气相沉积工艺。在将若干衬底置于所述工艺腔内，并在衬底的第二表面或所述器件层表面形成导电层之后，各衬底表面的导电层材料的晶粒尺寸存在差异，使各导电层的电阻率各不相同，致使各导电层的电学厚度容易存在差异。为了消除所述导电层电学厚度的差异，需要在物理气相沉积工艺之后，对所形成的导电层进行退火处理，所述退火处理能够促进导电层内的原子积聚，使导电层的晶粒尺寸增大。而且，当晶粒尺寸越大时，所述晶粒尺寸的增大速率越慢，因此，导电层内的较大的晶粒其尺寸增长缓慢，而较小的晶粒其尺寸增长较快，从而，在经过退火处理之后，能够使导电层内晶粒尺寸均一，使得各导电层的电阻率均一，则所形成的导电层的电学厚度均一，使得导电层的电性能稳定。而且，由于所述退火处理工艺在所述物理气相沉积设备的预处理腔内进行，则无需使若干衬底自所述物理气相沉积设备内取出，避免了外部环境的污染，而且，直接在所述预处理腔内进行热退火处理，则无需使用额外的退火处理设备，也无需增加额外的工艺步骤，使得工艺简单，不会过多的增加工艺时间，且制造成本降低。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：

提供多个衬底，所述衬底具有第一表面、以及与第一表面相对的第二表面，所述衬底的第一表面具有器件层；

提供物理气相沉积设备，所述物理气相沉积设备包括相互连通的预处理腔和工艺腔；

将所述多个衬底置于所述工艺腔内，采用物理气相沉积工艺在所述多个衬底的第二表面或所述器件层表面形成导电层，所述物理气相沉积工艺的温度小于200℃，时间大于2小时，所述物理气相沉积工艺包括：多次相互交替循环的沉积过程和冷却过程，直至形成厚度为3μm～5μm的导电层为止；

在形成导电层之后，使所述多个衬底进入预处理腔内，对所述导电层进行退火处理。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述工艺腔内还包括：位于工艺腔底部的基座，所述基座用于放置若干衬底；与所述基座相对的气体发生装置；位于基座底部的第一冷却管道，所述第一冷却管道包括与工艺腔外部连通的第一入水口和第一出水口，所述第一入水口用于向第一冷却管道内输入冷却液，所述第一出水口用于将冷却液排出第一冷却管道。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述气体发生装置包括：靶材，靶材的正面与所述基座相对；位于所述靶材背面的第二冷却管道，用于使所述靶材降温，所述第二冷却管道包括与工艺腔外部连通的第二入水口和第二出水口，所述第二入水口用于向第二冷却管道内输入冷却液，所述第二出水口用于将冷却液排出第二冷却管道。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述物理气相沉积工艺包括：气压小于10^-7torr，轰击靶材的气体为氩气。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述物理气相沉积工艺之前，将若干衬底置于所述预处理腔内进行预处理，以去除衬底表面的杂质和水。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述物理气相沉积装置还包括：位于预处理腔和工艺腔之间的传动腔室，所述传动腔室与外部环境相互隔离，所述传动腔室分别与预处理腔和工艺腔连通，所述传动腔室内具有传动机构。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述预处理之后，若干衬底通过所述传动机构，自所述预处理腔转移到所述工艺腔内以形成导电层。

8.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述工艺腔内形成导电层之后，通过所述传动机构将若干衬底自工艺腔内转移到所述预处理腔内，以进行所述退火处理。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述预处理腔内包括卤素灯，所述卤素灯用于对若干衬底进行退火处理。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的温度小于200℃，所述退火处理的气压为10^-5torr～10^-6torr，时间为1000秒～1500秒。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述器件层和衬底内还具有开口，采用所述物理气相沉积工艺在器件层表面、以及所述开口内形成导电层，所述导电层填充满所述开口。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，在所述退火处理之后，采用化学机械抛光工艺去除器件层表面的部分导电层，在所述开口内形成导电插塞；在所述化学机械抛光工艺之后，对所述衬底的第二表面进行抛光，直至暴露出导电插塞为止。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述器件层包括：位于衬底表面的器件结构；位于衬底表面的绝缘层，所述绝缘层包围所述器件结构；位于所述绝缘层内的导电结构，所述导电结构与所述器件结构或衬底相连接。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述器件结构包括图像传感器结构。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电层的材料包括AlCu。

16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述退火处理之后，采用湿法刻蚀工艺去除部分导电层，在衬底的第二表面或器件层表面形成导电互连线。