CN107035596B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107035596B
CN107035596B CN201611076287.1A CN201611076287A CN107035596B CN 107035596 B CN107035596 B CN 107035596B CN 201611076287 A CN201611076287 A CN 201611076287A CN 107035596 B CN107035596 B CN 107035596B
Authority
CN
China
Prior art keywords
semiconductor element
power semiconductor
potential
reset
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611076287.1A
Other languages
English (en)
Other versions
CN107035596A (zh
Inventor
宫沢繁美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107035596A publication Critical patent/CN107035596A/zh
Application granted granted Critical
Publication of CN107035596B publication Critical patent/CN107035596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T15/00—Circuits specially adapted for spark gaps, e.g. ignition circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • F02P3/0552—Opening or closing the primary coil circuit with semiconductor devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • F02P3/0552—Opening or closing the primary coil circuit with semiconductor devices
    • F02P3/0554—Opening or closing the primary coil circuit with semiconductor devices using digital techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

本发明提供在检测到功率半导体器件的异常状态的情况下，能够可靠地中断或停止动作的驱动功率半导体器件的半导体装置。本发明提供的半导体装置具备：功率半导体元件，其栅极根据控制信号被控制；切断条件检测部，检测是否满足了预定的切断条件；复位部，在输入了使功率半导体元件导通的控制信号时，输出指示在预定的期间内复位的复位信号；锁存部，根据复位信号进行复位，并在复位后对表示检测到切断条件的产生的信息进行锁存；切断电路，在锁存部对表示检测到切断条件的产生的信息进行了锁存时，将功率半导体元件的栅极控制为关断电位；以及防止电路，在锁存部的复位期间内，无论切断条件是否成立都防止功率半导体元件的栅极成为导通电位。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，作为用于内燃机的点火等的半导体装置，已知有处理大功率的功率半导体器件。已知驱动这样的功率半导体器件的电路具备检测该功率半导体器件过热等异常状态，防止对内燃机带来影响的电路(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2013-194530号公报
发明内容
技术问题
这样的功率半导体器件的驱动电路如果在异常状态下直接继续动作，则不仅是该驱动电路，甚至与该驱动电路连接的内燃机等都会发生故障等。因此，期望该驱动电路具有在检测到功率半导体器件过热等异常状态的情况下，能够可靠地将动作中断或停止的保护功能。
技术方案
在本发明的第一形态中，提供一种半导体装置，其特征在于，具备：功率半导体元件，其栅极根据控制信号被控制；切断条件检测部，检测是否满足了预定的切断条件；复位部，在输入了使功率半导体元件导通的控制信号时，输出指示在预定的期间内复位的复位信号；锁存部，根据复位信号进行复位，并在复位后对表示检测到切断条件的产生的信息进行锁存；切断电路，在锁存部对表示检测到切断条件的产生的信息进行了锁存时，将功率半导体元件的栅极控制为关断电位；防止电路，在锁存部的复位期间内，无论切断条件是否成立都防止功率半导体元件的栅极成为导通电位。
应予说明，上述的发明的概要并未列举本发明的必要特征的全部。此外，这些特征组的重新组合也可构成发明。
附图说明
图1示出本实施方式的点火装置1000的构成例。
图2示出本实施方式的半导体装置100的各部分的动作波形的一例。
图3示出本实施方式的点火装置2000的构成例。
图4示出本实施方式的切断条件检测部130的构成例。
图5示出本实施方式的复位部140的构成例。
图6示出本实施方式的复位部140的各部分的动作波形的一例。
图7示出本实施方式的锁存部150的构成例。
图8示出本实施方式的半导体装置200的各部分的动作波形的一例。
图9示出本实施方式的点火装置3000的构成例。
图10示出本实施方式的点火装置4000的构成例。
图11示出形成有本实施方式的半导体装置200的基板的一部分的构成例。
符号说明
10：控制信号产生部，20：火花塞，30：点火线圈，32：初级线圈，34：次级线圈，40：电源，100：半导体装置，102：控制端子，104：第一端子，106：第二端子，110：功率半导体元件，112：栅极端子，114：发射极端子，116：集电极端子，120：切断电路，122：电阻，123：源极，124：漏极，130：切断条件检测部，132：控制信号输入部，134：检测信号输出部，136：基准电位输入部，140：复位部，142：控制信号输入部，144：复位信号输出部，146：基准电位输入部，150：锁存部，152：置位信号输入部，154：复位信号输入部，156：控制信号输入部，158：切断信号输出部，159：基准电位输入部，200：半导体装置，202：控制端子，204：第一端子，206：第二端子，210：防止电路，300：半导体装置，302：控制端子，304：第一端子，306：第二端子，400：半导体装置，402：控制端子，404：第一端子，406：第二端子，410：FET，412：二极管，414：二极管，416：二极管，418：二极管，420：反相器，432：电阻，434：电阻，436：反相器，438：反相器，440：电阻，442：电容器，444：反相器，460：反相器，462：第一NOR电路，464：第二NOR电路，466：第三NOR电路，700：基板，710：p+层区，720：n层区，722：第一阱区，724：第二阱区，726：第三阱区，727：第四阱区，728：第五阱区，730：第一绝缘膜，740：第二绝缘膜，750：半导体膜，760：栅极，762：栅极绝缘膜，770：第三绝缘膜，780：发射极，784：电极部，1000：点火装置，2000：点火装置，3000：点火装置，4000：点火装置
具体实施方式
以下，通过本发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。此外，在实施方式中说明的特征的组合的全部不一定是发明的技术方案所必需的。
图1示出本实施方式的点火装置1000的构成例。点火装置1000使汽车等的内燃机等所使用的火花塞点火。在本实施方式中，对点火装置1000搭载于汽车的发动机的一例进行说明。点火装置1000具备：控制信号产生部10、火花塞20、点火线圈30、电源40和半导体装置100。
控制信号产生部10产生控制半导体装置100的导通和关断的切换的开关控制信号。控制信号产生部10例如是搭载有点火装置1000的汽车的发动机控制单元(ECU)的一部分或全部。控制信号产生部10将产生的控制信号提供给半导体装置100。通过控制信号产生部10将控制信号提供给半导体装置100，点火装置1000开始火花塞20的点火动作。
火花塞20通过放电来产生电火花。火花塞20例如由10kV左右以上的施加电压而放电。作为一例，火花塞20设置于内燃机，在此情况下，将燃烧室的混合气等燃烧气体点燃。火花塞20例如设置于从气缸的外部贯通到气缸内部的燃烧室为止的贯通孔，并以密封该贯通孔的方式固定。在此情况下，火花塞20的一端露出到燃烧室内，另一端从气缸外部接收电信号。
点火线圈30向火花塞20提供电信号。点火线圈30将使火花塞20放电的高电压作为电信号进行提供。点火线圈30可以作为变压器而发挥功能，例如，是具有初级线圈32和次级线圈34的点火线圈。初级线圈32的一端和次级线圈34的一端电连接。初级线圈32与次级线圈34相比线圈数量少，且与次级线圈34共用磁芯。次级线圈34根据在初级线圈32上产生的电动势而产生电动势(互感电动势)。次级线圈34的另一端与火花塞20连接，将产生的电动势提供给火花塞20而使其放电。
电源40向点火线圈30提供电压。电源40例如向初级线圈32和次级线圈34的一端提供预定的恒定电压Vb(作为一例为14V)。作为一例，电源40为汽车的蓄电池。
半导体装置100根据从控制信号产生部10提供的控制信号来切换点火线圈30的初级线圈32的另一端和基准电位之间的导通和不导通。半导体装置100例如在控制信号为高电位(导通电位)时，使初级线圈32和基准电位之间导通，并在控制信号为低电位(关断电位)时，使初级线圈32和基准电位之间不导通。
这里，基准电位可以是汽车的控制系统中的基准电位，此外，也可以是汽车内的与半导体装置100对应的基准电位。基准电位可以是使半导体装置100关断的低电位，作为一例为0V。半导体装置100具备：控制端子102、第一端子104、第二端子106、功率半导体元件110、切断电路120、电阻122、切断条件检测部130、复位部140和锁存部150。
控制端子102将控制功率半导体元件110的控制信号进行输入。控制端子102与控制信号产生部10连接，接收控制信号。第一端子104经由点火线圈30与电源40连接。第二端子106连接到基准电位。即，第一端子104与第二端子106相比为高电位侧的端子，第二端子106与第一端子104相比为低电位侧的端子。
功率半导体元件110的栅极根据控制信号而被控制。功率半导体元件110包括栅极端子(G)、集电极端子(C)和发射极(E)端子，根据输入到栅极端子的控制信号，来使集电极端子和发射极端子之间电连接或电切断。功率半导体元件110连接到高电位侧的第一端子104和低电位侧的第二端子106之间，并根据栅极电位被控制为导通或关断。功率半导体元件110的栅极电位根据控制信号而被控制。作为一例，功率半导体元件110为绝缘栅双极型晶体管(IGBT)。此外，功率半导体元件110也可以为MOSFET。
作为一例，功率半导体元件110具有达到几百V的耐压。功率半导体元件110例如为在基板的第一面侧形成有集电极，在与第一面相反的一侧的第二面侧形成有栅极和发射极的纵向型器件。此外，功率半导体元件110也可以是纵向型MOSFET。作为一例，功率半导体元件110的发射极端子与基准电位连接。此外，集电极端子连接到初级线圈32的另一端。应予说明，在本实施例中，对功率半导体元件110为在控制信号成为导通电位时使集电极端子和发射极端子之间电连接的n沟道型的IGBT的例子进行说明。
切断电路120连接于功率半导体元件110的栅极端子和基准电位之间。作为一例，切断电路120为根据栅极电位将漏极端子和源极端子之间控制为导通或关断的FET。就切断电路120而言，漏极端子连接于功率半导体元件110的栅极端子，源极端子连接于基准电位，并对是否将从控制端子102输入的控制信号提供到功率半导体元件110的栅极端子进行切换。
换言之，切断电路120的漏极端子连接于功率半导体元件110的栅极端子，切断电路120的源极端子连接于功率半导体元件110的发射极端子，将功率半导体元件110的栅极端子和发射极端子电连接，而对是否将功率半导体元件110的栅极设置为关断电位进行切换。作为一例，切断电路120为在栅极端子成为高电位时，将漏极端子和源极端子之间电连接的常闭的开关元件。在此情况下，切断电路120优选为n沟道型的MOSFET。
电阻122连接于控制端子102和功率半导体元件110的栅极端子之间。电阻122在切断电路120为关断状态的情况下，将控制信号传递到功率半导体元件110的栅极端子。电阻122在切断电路120在导通状态下将控制信号流通到基准电位的情况下，使该控制信号电压下降。即，基准电位被提供给功率半导体元件110的栅极端子。
切断条件检测部130检测是否满足了预定的切断条件。切断条件检测部130在功率半导体元件110发生异常的情况下，设为满足了切断条件。切断条件检测部130例如在功率半导体元件110被加热到基准温度以上时设为满足了切断条件。
作为一例，切断条件检测部130具有检测功率半导体元件110的温度的温度传感器，在检测出的温度超过了基准温度时，将高电位作为检测信号进行输出。切断条件检测部130将检测信号提供给锁存部150。作为一例，切断条件检测部130将从控制端子102输入的控制信号作为电源进行动作，并在该控制信号为低电位的情况下不输出信号。
复位部140在输入了使功率半导体元件110导通的控制信号Vin时，输出指示在预定的期间内复位的复位信号。复位部140例如在控制信号变为高电位时输出复位信号。作为一例，复位部140将预定的脉冲宽度的脉冲信号作为复位信号提供给锁存部150。作为一例，复位部140将从控制端子102输入的控制信号作为电源进行动作，并在该控制信号为低电位的情况下不输出信号。
锁存部150根据复位信号进行复位，并在复位后对表示检测到切断条件的产生的信息进行锁存。即，锁存部150在接收复位信号而进行复位的复位期间结束之后，对从切断条件检测部130接收到检测信号的信息进行锁存。此外，锁存部150产生切断信号而提供给切断电路120的栅极端子。切断电路120在锁存部150对表示检测到切断条件的产生的信息进行了锁存时，将功率半导体元件110的栅极控制为关断电位。即，锁存部150通过输出切断信号来切断从控制端子102向功率半导体元件110的控制信号的提供。
作为一例，锁存部150产生从低电位变为高电位的切断信号。由此，功率半导体元件110切换为关断状态。作为一例，锁存部150将从控制端子102输入的控制信号作为动作电源来保持已锁存的值，在该控制信号为低电位的情况下，不输出信号。作为一例，锁存部150为RS触发器。
在以上的本实施方式的半导体装置100中，在功率半导体元件110处于正常状态，控制信号成为高电位的情况下，功率半导体元件110成为导通状态。由此，从电源40经由点火线圈30的初级线圈32而流通有集电极电流Ic。应予说明，集电极电流Ic的时间变化dIc/dt根据初级线圈32的电感和电源40的提供电压而确定，并增加到预定(或设定)的电流值为止。例如，集电极电流Ic增加到几A、十几A、或几十A左右。
然后，如果控制信号成为低电位，则功率半导体元件110成为关断状态，集电极电流急剧减小。因集电极电流的急剧减小，初级线圈32的两端电压因自感电动势而急剧增加，在次级线圈34的两端产生达到几十kV左右的感应电动势。点火装置1000将这样的次级线圈34的电压提供给火花塞20，由此使火花塞20放电而点燃燃烧气体。
这里，在因控制信号产生部10等的故障，控制信号的高电位的状态持续保持的情况下，功率半导体元件110保持导通状态，并使集电极端子和发射极端子间的集电极电流Ic持续流通。由此，功率半导体元件110温度上升，在超过基准温度的情况下，切断条件检测部130检测出异常而将检测信号提供给锁存部150。锁存部150对检测信号进行锁存，并切断从控制端子102向功率半导体元件110的控制信号的提供，因此，功率半导体元件110的栅极电位成为关断电位，集电极电流Ic被切断。
如果功率半导体元件110流通有集电极电流Ic的状态持续，则该功率半导体元件110和点火线圈30被加热，会导致产生故障等。本实施方式的点火装置1000即使产生了导致这样的故障等的因素的控制信号的高电位的持续，切断电路120也切断向功率半导体元件110的控制信号的提供而切断集电极电流Ic，因此，能够防止在该点火装置1000和汽车的零件上产生损坏和动作不良等。
图2示出本实施方式的半导体装置100的各部分的动作波形的一例。图2中，将横轴设为时间，将纵轴设为电压值或电流值。此外，图2将从控制端子102输入的控制信号设为“Vin”，将复位部140输出的复位信号设为“Vr”，将切断条件检测部130输出的检测信号设为“Vt”，将锁存部150输出的切断信号设为“Vs”，将功率半导体元件110的栅极端子的电位设为“Vg”，将功率半导体元件110的集电极-发射极间电流(作为集电极电流)设为“Ic”，将功率半导体元件110的集电极-发射极间电压(作为集电极电压)设为“Vc”，并示出各自的时间波形。
在输入到半导体装置100的控制信号Vin为低电位(作为一例为0V)的情况下，复位信号Vr、检测信号Vt、切断信号Vs和栅极电位Vg变成低电位(0V)，功率半导体元件110成为关断状态，集电极电流Ic成为0A，集电极电压Vc成为电源40的输出电压(作为一例为14V)。
然后，当控制信号Vin变为高电位(作为一例为5V)时，栅极电位Vg成为高电位，功率半导体元件110切换为导通状态，集电极电流Ic开始增加，集电极电压Vc从为大致0V起开始增加。此外，复位部140输出高电位的复位信号Vr，使锁存部150复位。
并且，如果在控制信号Vin变为高电位之后，保持功率半导体元件110的温度不超过基准温度的状态，控制信号Vin再次变为低电位，则因为该低电位为功率半导体元件110的栅极电位Vg，所以功率半导体元件110切换为关断状态。由此，图1中说明的点火动作被执行，集电极电流Ic返回到大致0A，集电极电压Vc返回到电源的输出电位。应予说明，作为点火动作，集电极电压Vc瞬时地变为高电压之后返回到电源的输出电位。以上为图2的控制信号Vin中表示为“正常”的范围的半导体装置100的动作。
接下来，对持续保持控制信号Vin成为高电位的状态，功率半导体元件110的温度超过基准温度的情况的例子进行说明。在此情况下，在直到控制信号Vin变为高电位的状态为止，如前所述，功率半导体元件110切换为导通状态，集电极电流Ic开始增加，集电极电压Vc从为大致0V起开始增加。
这里，如果持续控制信号Vin的高电位的状态，则集电极电流Ic持续增加，功率半导体元件110的温度上升。并且，如果功率半导体元件110的温度超过基准温度，则切断条件检测部130检测出功率半导体元件110的异常，开始切断动作。图2中利用虚线表示为“切断开始”的时刻为半导体装置100开始切断动作的时刻的例子。
切断条件检测部130输出高电位的检测信号Vt。锁存部150将检测信号Vt进行锁存并输出高电位的切断信号Vs，将栅极电位Vg设为低电位。由此，功率半导体元件110切换为关断状态，图1中说明的点火动作被执行，集电极电流Ic大致成为0A，集电极电压Vc返回到电源的输出电压。
如果集电极电流Ic和集电极电压Vc返回到原来状态之后，控制信号Vin变为低电位，则向锁存部150进行的电源提供被切断，因此切断信号Vs成为低电位。以上为图2的控制信号Vin中表示为“ON固定”的范围的半导体装置100的动作。如上所述，本实施方式的半导体装置100即使功率半导体元件110产生异常的温度上升，也能够检测出该异常的状态而将功率半导体元件110切换为关断状态。
这里，对图1所示的半导体装置100使用包括RS触发器等在内的锁存部150的例子进行了说明。更准确地说，这样的锁存部150在输入有高电位的复位信号的复位期间输出低电位。即，锁存部150即使在复位期间输入置位信号(检测信号)，也无法立即输出高电位，而是在复位期间结束之后输出高电位。因此，在复位期间内，即使切断条件检测部130检测出功率半导体元件110的过热，功率半导体元件110也将导通状态持续到复位期间结束为止。
图2中说明的“ON固定”状态的动作是在复位期间结束，复位信号成为关断电位之后，检测出功率半导体元件110的过热的持续，因此，锁存部150能够在对检测信号进行了锁存时迅速地输出切断信号。然而，在控制信号Vin重叠有噪声等，控制信号Vin瞬时地变为高电位，而输出有复位信号的情况下，功率半导体元件110在从开始复位期间直到该复位期间结束为止处于导通状态。
例如，在控制信号Vin重叠有高频噪声等，控制信号Vin反复为瞬时的高电位，根据该高电位而多次输出有复位信号的情况下，在多次的复位期间内，功率半导体元件110成为导通状态。在此情况下，功率半导体元件110间歇性地成为导通状态而使电流流通，因此，功率半导体元件110和周围的器件等被加热。
在图2中将由高频噪声而产生多次的复位期间，从而持续进行功率半导体元件110的加热的期间表示为“加热+高频噪声”。功率半导体元件110等如果持续进行这样的加热，则存在成为温度为基准温度以上的过热状态的情况，但是即使检测出该过热而将检测信号提供给锁存部150，锁存部150也无法输出切断信号。因此，存在导致这样的过热状态进一步持续，且导致功率半导体元件110等故障的情况。因此，本实施方式的半导体装置200在锁存部150的复位期间内将功率半导体元件110控制为关断状态，即使高频噪声重叠在控制信号Vin上也防止功率半导体元件110被加热。
图3示出本实施方式的点火装置2000的构成例。在图3所示的点火装置2000中，对与图1所示的本实施方式的点火装置1000的动作大致相同的部件标记相同的符号，并省略说明。点火装置2000具备半导体装置200。应予说明，对于点火装置2000所具备的控制信号产生部10、火花塞20、点火线圈30和电源40，省略说明。
半导体装置200具备：控制端子202、第一端子204、第二端子206、功率半导体元件110、切断电路120、电阻122、切断条件检测部130、复位部140、锁存部150和防止电路210。控制端子202将控制功率半导体元件110的控制信号进行输入。控制端子202与控制信号产生部10连接，接收控制信号。第一端子204经由点火线圈30与电源40连接。第二端子206连接于基准电位。即，第一端子204与第二端子206相比为高电位侧的端子，第二端子206与第一端子204相比为低电位侧的端子。
应予说明，对于功率半导体元件110、切断电路120、电阻122、切断条件检测部130和锁存部150，因为在图1中进行了说明，所以这里省略说明。此外，复位部140除了图1中所说明的动作之外，还在输入了控制信号Vin时，将复位信号提供给防止电路210。
防止电路210在锁存部150的复位期间内，无论切断条件是否成立都防止功率半导体元件110的栅极成为导通电位。防止电路210例如在复位部140输出了复位信号的期间，将功率半导体元件110的栅极控制为关断电位。作为一例，防止电路210在复位信号成为了高电位时，将功率半导体元件110的栅极端子和发射极端子电连接，使功率半导体元件110的栅极端子为关断电位。
作为一例，防止电路210具有在栅极端子成为高电位时，将漏极端子和源极端子之间电连接的常闭的开关元件。在此情况下，防止电路210优选为n沟道型的MOSFET。即，防止电路210优选为与切断电路120相同类型的开关元件。
以上的本实施方式的半导体装置200与在图1中说明的半导体装置100同样，在功率半导体元件110处于正常状态，控制信号成为高电位的情况下，功率半导体元件110成为导通状态。由此，如图1中所说明的，点火装置2000能够使火花塞20放电而点燃燃烧气体。
此外，在功率半导体元件110产生过热等异常的情况下，如图1中所说明的，切断条件检测部130检测出该过热而将检测信号提供给锁存部150。由此，锁存部150将功率半导体元件110的栅极电位设为关断电位，而切断集电极电流Ic。此外，在锁存部150的复位期间，防止电路210将功率半导体元件110的栅极端子设为关断电位，因此，半导体装置200即使噪声等重叠在控制信号Vin上，也能够防止将功率半导体元件110切换为导通状态的误动作。接下来，对这样的点火装置2000的各部分进行详细说明。
图4示出本实施方式的切断条件检测部130的构成例。切断条件检测部130具有：控制信号输入部132、检测信号输出部134、基准电位输入部136、FET 410、二极管412、二极管414、二极管416、二极管418和反相器420。
控制信号输入部132将从控制端子202输入的控制信号进行输入。切断条件检测部130将该控制信号作为电源进行动作。检测信号输出部134输出切断条件检测部130的检测结果。作为一例，检测信号输出部134连接于锁存部150，并作为过热的检测结果而输出高电位。基准电位输入部136连接于基准电位。
FET 410根据从控制信号输入部132输入的控制信号而成为导通状态。就FET 410而言，漏极端子连接于控制信号输入部132，栅极端子和源极端子连接，并根据控制信号的高电位而作为大致恒定的电阻值的电阻进行动作。作为一例，FET 410为常开的耗尽型MOSFET。
二极管412、二极管414、二极管416、二极管418的四个二极管串联连接于FET 410和基准电位输入部136之间。就该四个二极管而言，阳极端子连接于FET 410侧，阴极端子连接于基准电位输入部136侧。这里，因为在二极管中流通正向电流的情况下的阈值电压具有随着温度的上升而减小的倾向，所以能够使该二极管利用这样的特性作为温度传感器进行动作。
例如，为了使二极管的温度也随着功率半导体元件110的温度变化而进行变化，将该二极管的位置设置在功率半导体元件110的附近。并且，以在功率半导体元件110的温度在正常范围的情况下，使串联连接的二极管的阈值电压的合计值比控制信号的高电位高的方式进行调节。此外，以在功率半导体元件110的温度为基准温度以上的情况下，使串联连接的二极管的阈值电压的合计值比控制信号的高电位低的方式进行调节。该调节可通过二极管数量的增减和/或串联电阻等来进行。
图4示出了串联连接四个二极管，并以在功率半导体元件110成为了基准温度以上时使正向电流流通的方式进行调节的例子。由此，FET 410的源极端子在功率半导体元件110的温度在正常范围的情况下，成为高电位，在功率半导体元件110的温度为基准温度以上的情况下，成为低电位。应予说明，作为一例，二极管的数量可以根据控制信号和基准温度等而变更。
反相器420将FET 410的源极端子的电位反相输出。例如，反相器420在功率半导体元件110的温度处于正常范围的情况下，输出低电位，在功率半导体元件110的温度为基准温度以上的情况下，输出高电位。即，反相器420将根据功率半导体元件110的温度的输出作为检测信号而从检测信号输出部134输出。
如上所述，切断条件检测部130具有一个或多个二极管来作为检测功率半导体元件110的温度的温度传感器，并在检测到的温度超过了基准温度时，将高电位作为检测信号输出。应予说明，作为温度传感器而使用一个或多个二极管的情况为一个例子，也可以使用利用了热敏电阻、铂金等的电阻温度检测器或热电偶等来代替。
图5示出本实施方式的复位部140的构成例。复位部140包括：控制信号输入部142、复位信号输出部144、基准电位输入部146、电阻432、电阻434、反相器436、反相器438、电阻440、电容器442和反相器444。
控制信号输入部142将从控制端子202输入的控制信号进行输入。复位信号输出部144将该复位部140生成的复位信号进行输出。基准电位输入部146连接于基准电位。
电阻432和电阻434串联连接于控制信号输入部142和基准电位输入部146之间，并将从控制信号输入部142输入的控制信号Vin进行分压。如果将电阻432的电阻值设为R1、将电阻434的电阻值设为R2，则分压电位成为Vin·R2/(R1+R2)。作为一例，在控制信号瞬时地从关断电位(作为一例为0V)线性上升为导通电位(作为一例为5V)的情况下，分压电位也从0V线性上升到5·R2/(R1+R2)。
反相器436连接在电阻432和电阻434之间，接收分压电位并进行反相输出。反相器438接收反相器436的输出并进行反相输出。电阻440和电容器442构成RC电路，接收反相器438的输出并输出具有时间常数RC的延迟而上升的信号。反相器444接收电阻440和电容器442的输出并进行反相输出。
应予说明，反相器436、反相器438和反相器444分别将从控制信号输入部142输入的控制信号作为动作电源。因此，各反相器在控制信号瞬时地上升的过程中，在直到该控制信号达到反相器的阈值为止，输出与控制信号大致相同的电位的信号。应予说明，在本例中，各反相器的阈值设为大致相同的值V1。使用图6来说明这样的复位部140的各部分中的动作。
图6示出本实施方式的复位部140的各部分的动作波形的一例。图6中将横轴设为时间，将纵轴设为输出电位。图6示出反相器436、反相器438和反相器444的输出电位相对于输入到控制信号输入部142的控制信号Vin从关断电压(0V)线性上升为导通电位(5V)的情况的一例。反相器436、反相器438和反相器444的输出电位Vout1、Vout2和Vout3，在直到输入电位达到反相器的阈值为止，为与电源电位(即，控制信号Vin)大致相同的电位。
就反相器436而言，即使电源的电位超过阈值V1，由于输入的分压电位Vin·R2/(R1+R2)为阈值V1以下的值，所以也将输入电位作为低电位，并反相输出高电位。应予说明，反相器436即使以输出高电位的方式动作，在电源电位为达到高电位(例如5V)的过程的瞬时的电位的情况下，也将该电源电位作为高电位进行输出。图6示出反相器436的输出电位Vout1在时刻t1以后输出与电源电位Vin大致相同的电位的例子。
反相器436根据电源的电位超过阈值V1，且输入的分压电位超过了阈值V1(即，高电位的输入)，而将低电位反相输出。图6示出反相器436的输出电位Vout1在时刻t2成为低电位(0V)的例子。
反相器438在电源的电位超过了阈值V1，输入电位为超过了阈值V1的电位时，将低电位反相输出。图6示出反相器438的输出电位Vout2在时刻t1成为低电位的例子。反相器438在电源的电位超过了阈值V1，输入电位为低电位时，将高电位反相输出。应予说明，反相器438在电源电位为达到高电位的过程的瞬时的电位的情况下，将该电源电位作为高电位输出。图6示出反相器438的输出电位Vout2在时刻t2以后成为与电源电位Vin大致相同的电位的例子。
由电阻440和电容器442构成的RC电路使反相器438的输出信号延迟。图6示出RC电路使输出信号延迟10μs的例子。反相器444在电源的电位超过了阈值V1，输入电位为超过了阈值V1的电位时，将低电位反相输出。图6示出反相器444的输出电位Vout3在时刻t3成为低电位的例子。
如上所述，本实施方式的复位部140在从导通电位输入到控制信号输入部142起经过了基准时间t2之后输出复位信号。作为一例，图6所示的复位信号为以由电阻440和电容器442所设定的时间常数为脉冲宽度的脉冲信号。
图7示出本实施方式的锁存部150的构成例。锁存部150包括：置位信号输入部152、复位信号输入部154、控制信号输入部156、切断信号输出部158、基准电位输入部159、反相器460、第一NOR电路462、第二NOR电路464和第三NOR电路466。
置位信号输入部152连接于切断条件检测部130的检测信号输出部134，被输入过热的检测信号。复位信号输入部154连接于复位部140的复位信号输出部144，被输入复位信号。控制信号输入部156将从控制端子202输入的控制信号进行输入。切断信号输出部158将该锁存部150生成的切断信号进行输出。基准电位输入部159连接于基准电位。
反相器460、第一NOR电路462、第二NOR电路464和第三NOR电路466分别将从控制端子202输入的控制信号作为动作电源。因此，以控制信号为高电位为条件，锁存部150输出与切断条件的检测对应的切断信号。对控制信号为高电位的情况下的锁存部150的动作说明如下。
反相器460将检测信号的逻辑反相，并输出到第一NOR电路462。即，反相器460在切断条件检测部130的检测信号为高电位的情况下，输出低电位。即，反相器460在未检测出功率半导体元件110存在过热等异常的情况下，输出高电位，并在检测到异常时输出低电位。
第一NOR电路462分别接收反相器460的输出和复位部140的复位信号，并输出NOR运算结果。即，第一NOR电路462在检测出功率半导体元件110异常，且未输入复位信号的情况下，输出高电位。
第二NOR电路464接收第一NOR电路462的输出和该锁存部150的输出，并输出NOR运算结果。此外，第三NOR电路466接收第二NOR电路464的输出和复位信号，并输出NOR运算结果。第二NOR电路464和第三NOR电路466构成RS触发器。即，第二NOR电路464和第三NOR电路466在第三NOR电路466被输入了复位信号之后，将输入到第二NOR电路464的与功率半导体元件110的异常检测对应的高电位作为置位信号进行锁存。
如上所述，本实施方式的锁存部150以控制信号为高电位为条件，对功率半导体元件110的过热的检测信号进行锁存。此外，锁存部150将切断信号提供给切断电路120。切断电路120在锁存部150对表示满足了切断条件的信息进行了锁存时，将功率半导体元件110的栅极电位设为关断电位。
如上所述，本实施方式的半导体装置200作为根据来自外部的控制信号，且根据功率半导体元件110的过热来限制动作，并控制点火线圈30中流通的电流的点火器进行动作。对于半导体装置200的动作，使用图8进行说明
图8示出本实施方式的半导体装置200的各部分的动作波形的例子。图8中，将横轴设为时间，将纵轴设为电压值或电流值。此外，图8将从控制端子102输入的控制信号设为“Vin”，将复位部140输出的复位信号设为“Vr”，将切断条件检测部130输出的检测信号设为“Vt”，将锁存部150输出的切断信号设为“Vs”，将功率半导体元件110的栅极端子的电位设为“Vg”，将功率半导体元件110的集电极-发射极间电流(作为集电极电流)设为“Ic”，将功率半导体元件110的集电极-发射极间电压(作为集电极电压)设为“Vc”，并示出各自的时间波形。
在输入到半导体装置200的控制信号Vin为低电位(作为一例为0V)的情况下，与图2同样地，复位信号Vr、检测信号Vt、切断信号Vs和栅极电位Vg为低电位(0V)，功率半导体元件110成为关断状态，集电极电流Ic成为0A，集电极电压Vc成为电源40的输出电压(作为一例为14V)。
然后，在控制信号Vin变为高电位(作为一例为5V)时，复位部140输出高电位的复位信号Vr，使锁存部150复位。此外，复位部140将复位信号Vr提供给防止电路210。防止电路210在复位信号Vr为高电位的复位期间，将功率半导体元件110的栅极电位Vg设为低电位。由此，在该复位期间持续保持集电极电流Ic为0A，集电极电压Vc为电源40的输出电压。
并且，在复位期间结束而复位信号变为低电位时，防止电路210将功率半导体元件110的栅极电位Vg设为高电位而将功率半导体元件110切换为导通状态，集电极电流Ic开始增加，集电极电压Vc从成为大致0V起开始增加。
并且，如果在控制信号Vin变为高电位之后，保持功率半导体元件110的温度不超过基准温度的状态，控制信号Vin再次变为低电位，则因为该低电位为功率半导体元件110的栅极电位Vg，所以功率半导体元件110切换为关断状态。由此，图1中说明的点火动作被执行，集电极电流Ic返回到大致0A，集电极电压Vc返回到电源的输出电位。应予说明，作为点火动作，集电极电压Vc瞬时地变为高电压之后返回到电源的输出电位。以上为图8的控制信号Vin中表示为“正常”的范围的半导体装置200的动作。
接下来，对持续保持控制信号Vin成为高电位的状态，功率半导体元件110的温度超过基准温度的情况的例子进行说明。在此情况下，在直到控制信号Vin变为高电位的状态为止，如前所述，功率半导体元件110切换为导通状态，集电极电流Ic开始增加，集电极电压Vc从成为大致0V起开始增加。
这里，如果持续控制信号Vin的高电位的状态，则集电极电流Ic持续增加，功率半导体元件110的温度上升。并且，如果功率半导体元件110的温度超过基准温度，则切断条件检测部130检测出功率半导体元件110的异常，开始切断动作。图8中利用虚线表示为“切断开始”的时刻为半导体装置200开始切断动作的时刻的例子。
切断条件检测部130输出高电位的检测信号Vt。锁存部150将检测信号Vt进行锁存并输出高电位的切断信号Vs，将栅极电位Vg设为低电位。由此，功率半导体元件110切换为关断状态，图1中说明的点火动作被执行，集电极电流Ic成为大致0A，集电极电压Vc返回到电源的输出电压。
如果集电极电流Ic和集电极电压Vc返回到原来状态之后，控制信号Vin变为低电位，则向锁存部150进行的电源提供被切断，因此切断信号Vs成为低电位。以上为图8的控制信号Vin中表示为“ON固定”的范围的半导体装置200的动作。如上所述，本实施方式的半导体装置200即使功率半导体元件110产生异常的温度上升，也能够检测出该异常的状态而将功率半导体元件110切换为关断状态。
此外，半导体装置200在复位部140输出复位信号的复位期间，将功率半导体元件110设为关断状态，因此，即使高频噪声等重叠在控制信号Vin上而瞬时地成为高电位，也能够使功率半导体元件110的关断状态持续保持。因此，半导体装置200即使因高频噪声而产生多次的复位期间，也能够将功率半导体元件110保持在关断状态。在图8中，将因高频噪声而产生多次的复位期间的期间的例子表示为“加热+高频噪声”。
对以上的本实施方式的防止电路210具有常闭的开关元件，并在复位期间将功率半导体元件110设为关断状态的例子进行了说明。防止电路210也可以具有逻辑或电路来代替常闭的开关元件。对于具备这样的防止电路210的半导体装置300说明如下。
图9示出本实施方式的点火装置3000的构成例。在图9所示的点火装置3000中，对与图3所示的本实施方式的点火装置2000的动作大致相同的部件标记相同的符号，并省略说明。点火装置3000具备半导体装置300。应予说明，对于点火装置3000所具备的控制信号产生部10、火花塞20、点火线圈30和电源40，省略说明。
半导体装置300具备：控制端子302、第一端子304、第二端子306、功率半导体元件110、切断电路120、电阻122、切断条件检测部130、复位部140、锁存部150和防止电路210。控制端子302将控制功率半导体元件110的控制信号进行输入。控制端子302与控制信号产生部10连接，接收控制信号。第一端子304经由点火线圈30与电源40连接。第二端子306连接于基准电位。即，第一端子304与第二端子306相比为高电位侧的端子，第二端子306与第一端子304相比为低电位侧的端子。
应予说明，对于功率半导体元件110、切断电路120、电阻122、切断条件检测部130和锁存部150，因为在图1中进行了说明，所以这里省略说明。此外，复位部140除了图1中所说明的动作之外，还在被输入了控制信号Vin时，将复位信号提供给防止电路210。此外，锁存部150将切断信号提供给防止电路210，而不提供给切断电路120。
防止电路210在切断条件检测部130检测到切断条件的产生的期间，将功率半导体元件110的栅极控制为关断电位。此外，防止电路210在复位部140输出复位信号的期间，将功率半导体元件110的栅极控制为关断电位。防止电路210具有逻辑或电路，并对复位信号和切断信号的逻辑或进行运算，将运算得出的逻辑或提供给切断电路120。
即，防止电路210根据从锁存部150输出且指示将功率半导体元件110的栅极控制为关断电位的切断信号与复位信号的逻辑或，来将功率半导体元件110的栅极控制为关断电位。这样，本实施方式的防止电路210即使在复位期间也将功率半导体元件110的栅极控制为关断电位，因此，在该复位期间内，无论切断条件是否成立都能够防止功率半导体元件110的栅极成为导通电位。因此，半导体装置300即使因高频噪声而产生多次的复位期间，也能够将功率半导体元件110保持在关断状态。
图10示出本实施方式的点火装置4000的构成例。在图10所示的点火装置4000中，对与图3和图9所示的本实施方式的点火装置2000和点火装置3000的动作大致相同的部件标记相同的符号，并省略说明。点火装置4000具备半导体装置400。应予说明，对于点火装置4000所具备的控制信号产生部10、火花塞20、点火线圈30和电源40，省略说明。
半导体装置400具备：控制端子402、第一端子404、第二端子406、功率半导体元件110、切断电路120、电阻122、切断条件检测部130、复位部140、锁存部150和防止电路210。控制端子402将控制功率半导体元件110的控制信号进行输入。控制端子402与控制信号产生部10连接，接收控制信号。第一端子404经由点火线圈30与电源40连接。第二端子406连接于基准电位。即，第一端子404与第二端子406相比为高电位侧的端子，第二端子406与第一端子404相比为低电位侧的端子。
应予说明，对于功率半导体元件110、切断电路120、电阻122、切断条件检测部130和锁存部150，因为在图1中进行了说明，所以这里省略说明。此外，切断条件检测部130除了图1中所说明的动作之外，还在检测到过热时将检测信号提供给防止电路210。此外，锁存部150将切断信号提供给防止电路210，而不提供给切断电路120。
防止电路210在切断条件检测部130检测到切断条件的产生的期间，将功率半导体元件110的栅极控制为关断电位。此外，防止电路210在锁存部150输出切断信号的期间，将功率半导体元件110的栅极控制为关断电位。防止电路210具有逻辑或电路，并对检测信号和切断信号的逻辑或进行运算，将运算得出的逻辑或提供给切断电路120。
即，防止电路210根据从锁存部150输出且指示将功率半导体元件110的栅极控制为关断电位的切断信号与切断条件检测部130检测出切断条件的产生而输出的检测信号的逻辑或，来将功率半导体元件110的栅极控制为关断电位。这样，本实施方式的防止电路210即使在复位期间也根据切断信号的产生而将功率半导体元件110的栅极控制为关断电位，因此，在该复位期间内，无论切断条件是否成立都能够防止功率半导体元件110的栅极成为导通电位。因此，半导体装置400即使因高频噪声而产生多次的复位期间，也能够将功率半导体元件110保持在关断状态。
对以上的本实施方式的半导体装置200将功率半导体元件110等开关元件设为n沟道型并使其动作的例子进行了说明。在将这样的半导体装置200形成于基板的情况下，优选将该n沟道型的开关元件以大致相同的配置来形成。例如，在将纵向型半导体开关形成于基板的情况下，在基板的一侧的面形成集电极端子，在基板的另一侧的面形成栅极端子和发射极端子。作为一例，功率半导体元件110具有：设置于基板的第一面侧的第一端子侧的集电极端子、设置于基板的第二面侧的栅极端子以及设置于基板的第二面侧的第二端子侧的发射极端子。
在此情况下，基板的第二面侧为n导电型。因此，切断电路120和在图3中说明的防止电路210优选为形成于基板的第二面侧的n沟道型的MOSFET。例如，切断电路120和防止电路210将栅极端子、漏极端子和源极端子设置于基板的第二面侧，漏极端子与功率半导体元件110的栅极端子连接。
这样，将同类型的晶体管形成于基板，由此能够形成功率半导体元件110、切断电路120和防止电路210。因此，能够使形成功率半导体元件110、切断电路120和防止电路210的工序中的至少一部分共用，能够使半导体装置200的制造工序效率化。
如上所述，使用图11对将本实施方式的半导体装置200形成于基板的例子进行说明。图11示出形成有本实施方式的半导体装置200的基板的一部分的构成例。图11示出设置于半导体装置200的功率半导体元件110和切断电路120的剖面结构的一例。功率半导体元件110具有：设置于基板700的第一面侧的集电极端子116、与设置于基板700的第二面侧的栅极端子112和发射极端子114。此外，切断电路120具有：设置于基板700的第二面侧的源极123和漏极124。半导体装置200根据输入到栅极端子112的控制信号来切换发射极端子114与集电极端子116之间的纵向(Z方向)的电连接和电切断。
半导体装置200形成于基板700。对于基板700，在p+层区710的第二面侧设置有n层区720。作为一例，基板700为硅基板。基板700例如通过在掺杂有硼等的p型基板的第二面侧注入磷或砷等杂质来形成n层区720。图11示出将基板700的朝向-Z方向的面设为第一面，并将该第一面作为与XY面大致平行的面的例子。此外，图11示出半导体装置200的在与该第一面大致垂直的XZ面上的剖面的构成例。在基板700的p+层区710侧形成有集电极端子116。应予说明，还可以在基板700的第一面侧形成有集电极。
在n层区720分别形成第一阱区722、第二阱区724、第三阱区726、第四阱区727、第五阱区728。第一阱区722形成功率半导体元件110的发射极区。在n层区720形成多个第一阱区722。作为一例，第一阱区722形成为导电性的p+区，在该p+区形成作为n+区的发射极区。第一阱区722与发射极区一同与发射极端子114连接。应予说明，作为一例，第一阱区722可以与杂质浓度比第一阱区722低的p区相邻而形成。
第二阱区724以与第一阱区722电绝缘的方式形成在比第一阱区722更靠近基板700的端部侧。第二阱区724例如以在基板700的第二面侧包围形成第一阱区722的区域的方式形成。作为一例，第二阱区724形成为环状。作为一例，第二阱区724形成为导电性的p+区。第二阱区724与包围周围的n层区720形成基于pn结的耗尽层，防止因施加于基板700的高电压等产生的载流子流向第一阱区722侧的情况。第三阱区726形成于基板700的外周，与集电极端子116电连接。
第四阱区727为形成除了功率半导体元件110以外的晶体管元件等的区域。作为一例，第四阱区727形成为导电性的p+区。在该p+区形成构成n沟道型的MOSFET的作为n+区的源极区和漏极区，并作为切断电路120的一部分进行动作。此外，在源极区与漏极区之间形成切断电路120的栅极。第五阱区728以包围第四阱区727的方式形成。作为一例，第五阱区728形成为导电性的p+区。作为一例，第四阱区727可以形成为杂质浓度比第五阱区728低。
在n层区720的第二面层叠形成第一绝缘膜730、第二绝缘膜740、半导体膜750、栅极760、第三绝缘膜770、发射极780和电极部784。第一绝缘膜730和第二绝缘膜740形成于n层区720的第二面侧。第一绝缘膜730和第二绝缘膜740例如包括氧化膜。作为一例，第一绝缘膜730和第二绝缘膜740包括氧化硅。第二绝缘膜740与第一绝缘膜730接触，且形成得比第一绝缘膜730薄。
半导体膜750形成于第一绝缘膜730和第二绝缘膜740的上表面，一端连接于发射极780，另一端连接于第三阱区726。作为一例，半导体膜750由多晶硅形成。半导体膜750可以形成电阻和/或二极管等。即，半导体膜750形成在栅极端子112和发射极端子114之间。
栅极760与栅极端子112连接。应予说明，在栅极760和n层区720之间形成栅极绝缘膜762。第三绝缘膜770将在形成该第三绝缘膜770之后层叠的发射极780和电极部784进行电绝缘。作为一例，第三绝缘膜770为硼磷硅玻璃(BPSG)。此外，对于第三绝缘膜770，通过蚀刻来使基板700的一部分露出而形成接触孔。
发射极780为与第一阱区722接触而形成的电极。作为一例，发射极780形成于第三绝缘膜770所形成的接触孔。作为一例，发射极780在半导体装置200形成有多个第一阱区722的情况下，与该多个第一阱区722接触而形成。此外，作为一例，发射极780的至少一部分为发射极端子114。此外，发射极780的至少一部分可以形成为电极焊盘。在半导体装置200容纳于封装材料等的情况下，发射极780的至少一部分通过引线键合等与设置于该封装材料的端子电连接。
电极部784将第三阱区726和半导体膜750电连接。作为一例，电极部784形成于第三绝缘膜770所形成的接触孔，并与第三阱区726接触。
如上所述，图11示出将功率半导体元件110和切断电路120作为n沟道型的开关而形成于基板700的例子。应予说明，在图3中说明的防止电路210也可以与图11的例子同样地作为形成于基板的第二面侧的n沟道型的MOSFET来形成。在此情况下，例如切断电路120和防止电路210分别具有设置于基板700的第二面侧的栅极端子、漏极端子和源极端子。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。可以对上述实施方式进行各种变更或改进对本领域技术人员来说是显而易见的。根据权利要求书的记载，进行了那样的变更或改进的方式显然也可以包括在本发明的技术范围内。
权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序并未特别明示“早于”、“预先”等，此外，应注意，只要不是在后的处理中需要使用之前的处理的结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (12)

1.一种半导体装置，其特征在于，具备：
功率半导体元件，其栅极根据控制信号被控制；
切断条件检测部，检测是否满足了预定的切断条件；
复位部，在输入了使所述功率半导体元件导通的控制信号时，输出指示在预定的期间内复位的复位信号；
锁存部，根据所述复位信号进行复位，并在复位后对表示检测到所述切断条件的产生的信息进行锁存；
切断电路，在所述锁存部对表示检测到所述切断条件的产生的信息进行了锁存时，将所述功率半导体元件的栅极控制为关断电位；以及
防止电路，在所述锁存部的复位期间内，无论所述切断条件是否成立都防止所述功率半导体元件的栅极成为导通电位，
所述防止电路在所述复位部输出了所述复位信号的期间，将所述功率半导体元件的栅极控制为关断电位。
2.根据权利要求1所述的半导体装置，其特征在于，
所述防止电路在所述切断条件检测部检测到所述切断条件的产生的期间，将所述功率半导体元件的栅极控制为关断电位。
3.根据权利要求1所述的半导体装置，其特征在于，
所述切断电路和所述防止电路分别将所述功率半导体元件的栅极和发射极电连接，将所述功率半导体元件的栅极设为关断电位。
4.根据权利要求1所述的半导体装置，其特征在于，
所述防止电路根据从所述锁存部输出且指示将所述功率半导体元件的栅极控制为关断电位的切断信号与所述复位信号的逻辑或，来将所述功率半导体元件的栅极控制为关断电位。
5.根据权利要求1所述的半导体装置，其特征在于，
所述防止电路根据从所述锁存部输出且指示将所述功率半导体元件的栅极控制为关断电位的切断信号与所述切断条件检测部检测出所述切断条件的产生而输出的检测信号的逻辑或，来将所述功率半导体元件的栅极控制为关断电位。
6.根据权利要求4所述的半导体装置，其特征在于，
所述防止电路具有逻辑或电路，并将运算得出的逻辑或提供给所述切断电路。
7.根据权利要求1所述的半导体装置，其特征在于，
所述锁存部将所述控制信号作为动作电源来保持已锁存的值。
8.根据权利要求1所述的半导体装置，其特征在于，
所述切断条件检测部和所述复位部中的至少一个将所述控制信号作为动作电源。
9.根据权利要求1所述的半导体装置，其特征在于，
所述切断条件检测部在所述功率半导体元件被加热到基准温度以上时，设为满足了切断条件。
10.根据权利要求1所述的半导体装置，其特征在于，
所述功率半导体元件具有设置于基板的第一面侧的集电极端子、设置于所述基板的第二面侧的栅极端子和发射极端子，
所述切断电路具有设置于所述基板的所述第二面侧的漏极端子和源极端子。
11.根据权利要求1所述的半导体装置，其特征在于，
所述功率半导体元件为IGBT或纵向型MOSFET，其中，所述IGBT为绝缘栅双极型晶体管。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，
该半导体装置为根据来自外部的控制信号来控制流向点火线圈的电流的点火器。
CN201611076287.1A 2016-01-29 2016-11-29 半导体装置 Active CN107035596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016016517A JP6707874B2 (ja) 2016-01-29 2016-01-29 半導体装置
JP2016-016517 2016-01-29

Publications (2)

Publication Number Publication Date
CN107035596A CN107035596A (zh) 2017-08-11
CN107035596B true CN107035596B (zh) 2021-01-08

Family

ID=59386214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611076287.1A Active CN107035596B (zh) 2016-01-29 2016-11-29 半导体装置

Country Status (3)

Country Link
US (1) US9899804B2 (zh)
JP (1) JP6707874B2 (zh)
CN (1) CN107035596B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075674A (en) * 1972-12-18 1978-02-21 Texas Instruments Incorporated Expandable electronic protection system
JPH0895859A (ja) * 1994-09-28 1996-04-12 Toshiba Corp 半導体記憶装置
US6205010B1 (en) * 1996-11-14 2001-03-20 Hitachi, Ltd. Switch circuit having protection function to interrupt input of control signal
CN102170284A (zh) * 2009-12-15 2011-08-31 三菱电机株式会社 点火器用功率半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275701A (en) * 1979-04-26 1981-06-30 Fairchild Camera & Instrument Corp. Ignition control system
US4440130A (en) * 1980-07-15 1984-04-03 Tokyo Shibaura Denki Kabushiki Kaisha Ignition control device
JPS5949425B2 (ja) * 1980-12-08 1984-12-03 株式会社デンソー 内燃機関用点火装置
US4931940A (en) * 1987-06-05 1990-06-05 Honda Giken Kogyo Kabushiki Kaisha Rotational position detector for controlling an internal combustion engine
JP3477852B2 (ja) * 1994-11-04 2003-12-10 株式会社デンソー Ｉｇｂｔ駆動回路および点火装置
JP3210561B2 (ja) * 1995-06-14 2001-09-17 株式会社小糸製作所 放電灯点灯回路
JP3484123B2 (ja) * 2000-01-12 2004-01-06 株式会社日立製作所 内燃機関用点火装置
US7051724B2 (en) * 2002-12-13 2006-05-30 Hitachi, Ltd. Car-mounted igniter using IGBT
JP3968711B2 (ja) * 2003-04-11 2007-08-29 株式会社デンソー 内燃機関用点火装置およびそのイグナイタ
JP4223331B2 (ja) * 2003-06-13 2009-02-12 株式会社日立製作所 電力制御用半導体素子の保護装置及びそれを備えた電力変換装置
JP4287332B2 (ja) * 2004-07-27 2009-07-01 株式会社ルネサステクノロジ 積分回路、漸減回路、および半導体装置
JP4455972B2 (ja) * 2004-10-08 2010-04-21 三菱電機株式会社 半導体装置
JP4732191B2 (ja) * 2006-02-28 2011-07-27 矢崎総業株式会社 過熱保護機能付き半導体装置の制御回路
JP5201321B2 (ja) * 2007-12-04 2013-06-05 富士電機株式会社 イグナイタシステム
JP4924705B2 (ja) * 2009-04-15 2012-04-25 株式会社デンソー 内燃機関点火装置
US8387598B2 (en) * 2009-08-04 2013-03-05 Fairchild Semiconductor Corporation Ignition system open secondary detection
JP5951429B2 (ja) * 2012-02-01 2016-07-13 ルネサスエレクトロニクス株式会社 ウォッチドッグ回路、電源ｉｃ、及びウォッチドッグ監視システム
JP5929361B2 (ja) * 2012-03-16 2016-06-01 富士電機株式会社 半導体装置
WO2014073656A1 (ja) * 2012-11-08 2014-05-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075674A (en) * 1972-12-18 1978-02-21 Texas Instruments Incorporated Expandable electronic protection system
JPH0895859A (ja) * 1994-09-28 1996-04-12 Toshiba Corp 半導体記憶装置
US6205010B1 (en) * 1996-11-14 2001-03-20 Hitachi, Ltd. Switch circuit having protection function to interrupt input of control signal
CN102170284A (zh) * 2009-12-15 2011-08-31 三菱电机株式会社 点火器用功率半导体装置

Also Published As

Publication number Publication date
US9899804B2 (en) 2018-02-20
JP2017135684A (ja) 2017-08-03
JP6707874B2 (ja) 2020-06-10
CN107035596A (zh) 2017-08-11
US20170222407A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN107070438B (zh) 半导体装置
CN106958502B (zh) 半导体装置
US8836042B2 (en) Semiconductor device comprising an IGBT and a constant voltage circuit having switches and normally-on type MOSFETs connected in parallel
KR100748570B1 (ko) 반도체 장치
US7910949B2 (en) Power semiconductor device
US20160265501A1 (en) Semiconductor device
CN106979114B (zh) 开关装置
US20160010615A1 (en) Ignition control device for internal combustion engine
CN107725248B (zh) 半导体装置
JP2014013798A (ja) ワンチップイグナイタ及び内燃機関点火装置
KR100423367B1 (ko) 전력변환장치 및 반도체 장치
US7051724B2 (en) Car-mounted igniter using IGBT
JP6922563B2 (ja) 半導体装置
CN107035596B (zh) 半导体装置
JP2014013796A (ja) ワンチップイグナイタ及び内燃機関点火装置
JP2001244463A (ja) 半導体装置
JP5125899B2 (ja) 内燃機関用点火装置
US9559498B2 (en) Ignition control circuit with dual (two-stage) clamp
JP2014013797A (ja) ワンチップイグナイタ及び内燃機関点火装置
US20040255920A1 (en) Multichannel electronic ignition device with high-voltage controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant