JP2017135684A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017135684A
JP2017135684A JP2016016517A JP2016016517A JP2017135684A JP 2017135684 A JP2017135684 A JP 2017135684A JP 2016016517 A JP2016016517 A JP 2016016517A JP 2016016517 A JP2016016517 A JP 2016016517A JP 2017135684 A JP2017135684 A JP 2017135684A
Authority
JP
Japan
Prior art keywords
semiconductor element
power semiconductor
potential
reset
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016016517A
Other languages
English (en)
Other versions
JP6707874B2 (ja
Inventor
繁美 宮沢
Shigemi Miyazawa
繁美 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016016517A priority Critical patent/JP6707874B2/ja
Priority to CN201611076287.1A priority patent/CN107035596B/zh
Priority to US15/364,261 priority patent/US9899804B2/en
Publication of JP2017135684A publication Critical patent/JP2017135684A/ja
Application granted granted Critical
Publication of JP6707874B2 publication Critical patent/JP6707874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T15/00—Circuits specially adapted for spark gaps, e.g. ignition circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • F02P3/0552—Opening or closing the primary coil circuit with semiconductor devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • F02P3/0552—Opening or closing the primary coil circuit with semiconductor devices
    • F02P3/0554—Opening or closing the primary coil circuit with semiconductor devices using digital techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

【課題】パワー半導体デバイスの異常な状態を検知した場合、確実に動作を中断または停止できるパワー半導体デバイスを駆動する半導体装置。
【解決手段】制御信号に応じてゲートが制御されるパワー半導体素子と、予め定められた遮断条件が満たされたか否かを検出する遮断条件検出部と、パワー半導体素子をオンさせる制御信号が入力されたことに応じて、予め定められた期間の間リセットを指示するリセット信号を出力するリセット部と、リセット信号に応じてリセットされ、リセット後に遮断条件の発生が検出されたことをラッチするラッチ部と、ラッチ部が遮断条件の発生をラッチしていることに応じて、パワー半導体素子のゲートをオフ電位に制御する遮断回路と、ラッチ部のリセット期間中に、遮断条件が成立しているにもかかわらずパワー半導体素子のゲートがオン電位となることを防止する防止回路と、を備える半導体装置を提供する。
【選択図】図３

Description

本発明は、半導体装置に関する。
従来、内燃機関の点火等に用いられる半導体装置として、大電力を取り扱うパワー半導体デバイスが知られていた。このようなパワー半導体デバイスを駆動する回路は、当該パワー半導体デバイスが過熱等の異常な状態を検知して、内燃機関への影響を保護する回路を備えることが知られていた（例えば、特許文献１参照）。
特許文献１ 特開２０１３−１９４５３０号公報
このようなパワー半導体デバイスの駆動回路は、異常な状態のまま動作を継続すると、当該駆動回路だけでなく、当該駆動回路と接続する内燃機関等にまで不具合等を発生させてしまう。したがって、当該駆動回路は、パワー半導体デバイスが過熱等の異常な状態を検知した場合、確実に動作を中断または停止できる保護機能を有することが望まれていた。
本発明の第１の態様においては、制御信号に応じてゲートが制御されるパワー半導体素子と、予め定められた遮断条件が満たされたか否かを検出する遮断条件検出部と、パワー半導体素子をオンさせる制御信号が入力されたことに応じて、予め定められた期間の間リセットを指示するリセット信号を出力するリセット部と、リセット信号に応じてリセットされ、リセット後に遮断条件の発生が検出されたことをラッチするラッチ部と、ラッチ部が遮断条件の発生をラッチしていることに応じて、パワー半導体素子のゲートをオフ電位に制御する遮断回路と、ラッチ部のリセット期間中に、遮断条件が成立しているにもかかわらずパワー半導体素子のゲートがオン電位となることを防止する防止回路と、を備える半導体装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る点火装置１０００の構成例を示す。 本実施形態に係る半導体装置１００の各部の動作波形の例を示す。 本実施形態に係る点火装置２０００の構成例を示す。 本実施形態に係る遮断条件検出部１３０の構成例を示す。 本実施形態に係るリセット部１４０の構成例を示す。 本実施形態に係るリセット部１４０の各部の動作波形の一例を示す。 本実施形態に係るラッチ部１５０の構成例を示す。 本実施形態に係る半導体装置２００の各部の動作波形の例を示す。 本実施形態に係る点火装置３０００の構成例を示す。 本実施形態に係る点火装置４０００の構成例を示す。 本実施形態に係る半導体装置２００が形成された基板の一部の構成例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る点火装置１０００の構成例を示す。点火装置１０００は、自動車等の内燃機関等に用いられる点火プラグを点火する。本実施形態において、点火装置１０００が自動車のエンジンに搭載される例を説明する。点火装置１０００は、制御信号発生部１０と、点火プラグ２０と、点火コイル３０と、電源４０と、半導体装置１００と、を備える。
制御信号発生部１０は、半導体装置１００のオンおよびオフの切り換えを制御するスイッチング制御信号を発生する。制御信号発生部１０は、例えば、点火装置１０００が搭載される自動車のエンジンコントロールユニット（ＥＣＵ）の一部または全部である。制御信号発生部１０は、発生した制御信号を、半導体装置１００に供給する。制御信号発生部１０が制御信号を半導体装置１００に供給することにより、点火装置１０００は点火プラグ２０の点火動作を開始する。
点火プラグ２０は、放電により電気的に火花を発生させる。点火プラグ２０は、例えば、１０ｋＶ程度以上の印加電圧により放電する。点火プラグ２０は、一例として、内燃機関に設けられ、この場合、燃焼室の混合気等の燃焼ガスを点火する。点火プラグ２０は、例えば、シリンダの外部からシリンダ内部の燃焼室まで貫通する貫通孔に設けられ、当該貫通孔を封止するように固定される。この場合、点火プラグ２０の一端は燃焼室内に露出され、他端はシリンダ外部から電気信号を受け取る。
点火コイル３０は、点火プラグに電気信号を供給する。点火コイル３０は、点火プラグ２０を放電させる高電圧を電気信号として供給する。点火コイル３０は、変圧器として機能してよく、例えば、一次コイル３２および二次コイル３４を有するイグニッションコイルである。一次コイル３２および二次コイル３４の一端は、電気的に接続される。一次コイル３２は、二次コイル３４よりも巻き線数が少なく、二次コイル３４とコアを共有する。二次コイル３４は、一次コイル３２に発生する起電力に応じて、起電力（相互誘導起電力）を発生させる。二次コイル３４は、他端が点火プラグ２０と接続され、発生させた起電力を点火プラグ２０に供給して放電させる。
電源４０は、点火コイル３０に電圧を供給する。電源４０は、例えば、一次コイル３２および二次コイル３４の一端に予め定められた定電圧Ｖｂ（一例として、１４Ｖ）を供給する。電源４０は、一例として、自動車のバッテリーである。
半導体装置１００は、制御信号発生部１０から供給される制御信号に応じて、点火コイル３０の一次コイル３２の他端および基準電位の間の導通および非導通を切り換える。半導体装置１００は、例えば、制御信号がハイ電位（オン電位）であることに応じて、一次コイル３２および基準電位の間を導通させ、ロー電位（オフ電位）であることに応じて、一次コイル３２および基準電位の間を非導通にさせる。
ここで、基準電位は、自動車の制御システムにおける基準電位でよく、また、自動車内における半導体装置１００に対応する基準電位でもよい。基準電位は、半導体装置１００をオフにするロー電位でもよく、一例として、０Ｖである。半導体装置１００は、制御端子１０２と、第１端子１０４と、第２端子１０６と、パワー半導体素子１１０と、遮断回路１２０と、抵抗１２２と、遮断条件検出部１３０と、リセット部１４０と、ラッチ部１５０と、を備える。
制御端子１０２は、パワー半導体素子１１０を制御する制御信号を入力する。制御端子１０２は、制御信号発生部１０に接続され、制御信号を受け取る。第１端子１０４は、点火コイル３０を介して電源４０に接続される。第２端子１０６は、基準電位に接続される。即ち、第１端子１０４は、第２端子１０６と比較して高電位側の端子であり、第２端子１０６は、第１端子１０４と比較して低電位側の端子である。
パワー半導体素子１１０は、制御信号に応じてゲートが制御される。パワー半導体素子１１０は、ゲート端子（Ｇ）、コレクタ端子（Ｃ）、およびエミッタ（Ｅ）端子を含み、ゲート端子に入力する制御信号に応じて、コレクタ端子およびエミッタ端子の間を電気的に接続または切断する。パワー半導体素子１１０は、高電位側の第１端子１０４および低電位側の第２端子１０６の間に接続され、ゲート電位に応じてオンまたはオフに制御される。パワー半導体素子１１０は、制御信号に応じてゲート電位が制御される。パワー半導体素子１１０は、一例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。また、パワー半導体素子１１０は、ＭＯＳＦＥＴであってもよい。
パワー半導体素子１１０は、一例として、数百Ｖに至る耐圧を有する。パワー半導体素子１１０は、例えば、基板の第１面側にコレクタ電極が形成され、第１面とは反対側の第２面側にゲート電極およびエミッタ電極が形成される縦型デバイスである。また、パワー半導体素子１１０は、縦型ＭＯＳＦＥＴでもよい。一例として、パワー半導体素子１１０のエミッタ端子は、基準電位と接続される。また、コレクタ端子は、一次コイル３２の他端に接続される。なお、本実施例において、パワー半導体素子１１０は、制御信号がオン電位となることに応じて、コレクタ端子およびエミッタ端子の間を電気的に接続するｎチャネル型のＩＧＢＴである例について説明する。
遮断回路１２０は、パワー半導体素子１１０のゲート端子および基準電位の間に接続される。遮断回路１２０は、一例として、ゲート電位に応じてドレイン端子およびソース端子の間をオンまたはオフに制御されるＦＥＴである。遮断回路１２０は、ドレイン端子がパワー半導体素子１１０のゲート端子に接続され、ソース端子が基準電位に接続され、制御端子１０２から入力する制御信号をパワー半導体素子１１０のゲート端子に供給するか否かを切り換える。
言い換えると、遮断回路１２０は、ドレイン端子がパワー半導体素子１１０のゲート端子に接続され、ソース端子がパワー半導体素子１１０のエミッタ端子に接続され、パワー半導体素子１１０のゲート端子およびエミッタ端子を電気的に接続して、パワー半導体素子１１０のゲートをオフ電位にするか否かを切り換える。遮断回路１２０は、一例として、ゲート端子がハイ電位となることに応じて、ドレイン端子およびソース端子の間を電気的に接続する、ノーマリーオフのスイッチ素子である。この場合、遮断回路１２０は、ｎチャネル型のＭＯＳＦＥＴであることが望ましい。
抵抗１２２は、制御端子１０２およびパワー半導体素子１１０のゲート端子の間に接続される。抵抗１２２は、遮断回路１２０がＯＦＦ状態の場合、制御信号をパワー半導体素子１１０のゲート端子に伝達する。抵抗１２２は、遮断回路１２０がＯＮ状態で制御信号を基準電位へと流す場合、当該制御信号を電圧降下させる。即ち、パワー半導体素子１１０のゲート端子には基準電位が供給されることになる。
遮断条件検出部１３０は、予め定められた遮断条件が満たされたか否かを検出する。遮断条件検出部１３０は、パワー半導体素子１１０に異常が発生した場合に、遮断条件が満たされたとする。遮断条件検出部１３０は、例えば、パワー半導体素子１１０が基準温度以上に加熱されたことに応じて、遮断条件が満たされたとする。
遮断条件検出部１３０は、一例として、パワー半導体素子１１０の温度を検出する温度センサを有し、検出した温度が基準温度を超えたことに応じて、検出信号としてハイ電位を出力する。遮断条件検出部１３０は、検出信号をラッチ部１５０に供給する。遮断条件検出部１３０は、一例として、制御端子１０２から入力する制御信号を電源として動作し、当該制御信号がロー電位の場合には信号を出力しない。
リセット部１４０は、パワー半導体素子１１０をオンさせる制御信号Ｖｉｎが入力されたことに応じて、予め定められた期間の間リセットを指示するリセット信号を出力する。リセット部１４０は、例えば、制御信号がハイ電位になったことに応じて、リセット信号を出力する。リセット部１４０は、一例として、予め定められたパルス幅のパルス信号を、リセット信号としてラッチ部１５０に供給する。リセット部１４０は、一例として、制御端子１０２から入力する制御信号を電源として動作し、当該制御信号がロー電位の場合には信号を出力しない。
ラッチ部１５０は、リセット信号に応じてリセットされ、リセット後に遮断条件の発生が検出されたことをラッチする。即ち、ラッチ部１５０は、リセット信号を受け取ってリセットするリセット期間が終了した後に、遮断条件検出部１３０から検出信号を受け取ったことをラッチする。また、ラッチ部１５０は、遮断信号を発生して、遮断回路１２０のゲート端子に供給する。遮断回路１２０は、ラッチ部１５０が遮断条件の発生をラッチしていることに応じて、パワー半導体素子１１０のゲートをオフ電位に制御する。即ち、ラッチ部１５０は、遮断信号を出力することにより、制御端子１０２からパワー半導体素子１１０への制御信号の供給を遮断する。
ラッチ部１５０は、一例として、ロー電位からハイ電位となる遮断信号を発生させる。これにより、パワー半導体素子１１０は、オフ状態に切り換わる。ラッチ部１５０は、一例として、制御端子１０２から入力する制御信号を動作電源としてラッチした値を保持し、当該制御信号がロー電位の場合には信号を出力しない。ラッチ部１５０は、一例として、ＲＳフリップフロップである。
以上の本実施形態に係る半導体装置１００は、パワー半導体素子１１０が正常な状態にあり、制御信号がハイ電位となる場合、パワー半導体素子１１０がオン状態となる。これにより、電源４０から点火コイル３０の一次コイル３２を介してコレクタ電流Ｉｃが流れる。なお、コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔは、一次コイル３２のインダクタンスおよび電源４０の供給電圧に応じて定まり、予め定められた（または設定された）電流値まで増加する。例えば、コレクタ電流Ｉｃは、数Ａ、十数Ａ、または数十Ａ程度まで増加する。
そして、制御信号がロー電位となると、パワー半導体素子１１０はオフ状態となり、コレクタ電流は急激に減少する。コレクタ電流の急激な減少により、一次コイル３２の両端電圧は、自己誘電起電力により急激に増加し、二次コイル３４の両端電圧に数十ｋＶ程度に至る誘導起電力を発生させる。点火装置１０００は、このような二次コイル３４の電圧を点火プラグ２０に供給することにより、点火プラグ２０を放電させて燃焼ガスを点火する。
ここで、制御信号発生部１０等の故障により、制御信号のハイ電位の状態が継続した場合、パワー半導体素子１１０はオン状態を継続させ、コレクタ端子およびエミッタ端子間のコレクタ電流Ｉｃを流し続ける。これにより、パワー半導体素子１１０は温度が上昇し、基準温度を超えた場合、遮断条件検出部１３０は、異常を検出して検出信号をラッチ部１５０に供給する。ラッチ部１５０は、検出信号をラッチして、制御端子１０２からパワー半導体素子１１０への制御信号の供給を遮断するので、パワー半導体素子１１０のゲート電位がオフ電位となり、コレクタ電流Ｉｃが遮断される。
パワー半導体素子１１０がコレクタ電流Ｉｃを流す状態が継続すると、当該パワー半導体素子１１０および点火コイル３０が加熱され、故障等が発生してしまうことがある。本実施形態に係る点火装置１０００は、このような故障等の要因となる制御信号のハイ電位の継続が発生しても、遮断回路１２０がパワー半導体素子１１０への制御信号の供給を遮断してコレクタ電流Ｉｃを遮断するので、当該点火装置１０００および自動車の部品に破壊および動作不良等が生じることを防止できる。
図２は、本実施形態に係る半導体装置１００の各部の動作波形の例を示す。図２は、横軸を時間、縦軸を電圧値または電流値とする。また、図２は、制御端子１０２から入力する制御信号を「Ｖｉｎ」、リセット部１４０が出力するリセット信号を「Ｖｒ」、遮断条件検出部１３０が出力する検出信号を「Ｖｔ」、ラッチ部１５０が出力する遮断信号を「Ｖｓ」、パワー半導体素子１１０のゲート端子の電位を「Ｖｇ」、パワー半導体素子１１０のコレクタ・エミッタ間電流（コレクタ電流とする）を「Ｉｃ」、パワー半導体素子１１０のコレクタ・エミッタ間電圧（コレクタ電圧とする）を「Ｖｃ」として、それぞれの時間波形を示す。
半導体装置１００に入力する制御信号Ｖｉｎがロー電位（一例として、０Ｖ）の場合、リセット信号Ｖｒ、検出信号Ｖｔ、遮断信号Ｖｓ、およびゲート電位Ｖｇはロー電位（０Ｖ）、パワー半導体素子１１０はオフ状態、コレクタ電流Ｉｃは０Ａ、コレクタ電圧Ｖｃは電源４０の出力電圧（一例として、１４Ｖ）となる。
そして、制御信号Ｖｉｎがハイ電位（一例として、５Ｖ）になると、ゲート電位Ｖｇがハイ電位となってパワー半導体素子１１０がオン状態に切り換わり、コレクタ電流Ｉｃは増加を開始し、コレクタ電圧Ｖｃは略０Ｖになってから増加を開始する。また、リセット部１４０はハイ電位のリセット信号Ｖｒを出力し、ラッチ部１５０をリセットする。
そして、制御信号Ｖｉｎがハイ電位になった後、パワー半導体素子１１０の温度が基準温度を超えない状態のまま、制御信号Ｖｉｎが再びロー電位になると、当該ロー電位がパワー半導体素子１１０のゲート電位Ｖｇとなるので、パワー半導体素子１１０はオフ状態に切り換わる。これにより、図１で説明した点火動作が実行され、コレクタ電流Ｉｃは略０Ａ、コレクタ電圧Ｖｃは電源の出力電位に戻る。なお、コレクタ電圧Ｖｃは、点火動作として、瞬時的に高電圧になってから電源の出力電位に戻る。以上が、図２の制御信号Ｖｉｎに「正常」と示した範囲の半導体装置１００の動作である。
次に、制御信号Ｖｉｎのハイ電位となった状態が継続し、パワー半導体素子１１０の温度が基準温度を超える場合の例を説明する。この場合、制御信号Ｖｉｎがハイ電位になった状態までは、既に説明したとおり、パワー半導体素子１１０がオン状態に切り換わり、コレクタ電流Ｉｃは増加を開始し、コレクタ電圧Ｖｃは略０Ｖになってから増加を開始する。
ここで、制御信号Ｖｉｎのハイ電位の状態が継続すると、コレクタ電流Ｉｃの増加が継続し、パワー半導体素子１１０の温度が上昇する。そして、パワー半導体素子１１０の温度が基準温度を超えると、遮断条件検出部１３０は、パワー半導体素子１１０の異常を検出して、遮断動作を開始する。図２に点線で「遮断開始」と示した時点が、半導体装置１００が遮断動作を開始する時点の例である。
遮断条件検出部１３０は、ハイ電位の検出信号Ｖｔを出力する。ラッチ部１５０は、検出信号Ｖｔをラッチしてハイ電位の遮断信号Ｖｓを出力し、ゲート電位Ｖｇをロー電位にする。これにより、パワー半導体素子１１０はオフ状態に切り換わり、図１で説明した点火動作が実行され、コレクタ電流Ｉｃは略０Ａになり、コレクタ電圧Ｖｃは電源の出力電圧に戻る。
コレクタ電流Ｉｃおよびコレクタ電圧Ｖｃが元に戻ってから、制御信号Ｖｉｎがロー電位になると、ラッチ部１５０への電源供給が遮断されるので、遮断信号Ｖｓがロー電位となる。以上が、図２の制御信号Ｖｉｎに「ＯＮ固定」と示した範囲の半導体装置１００の動作である。以上のように、本実施形態に係る半導体装置１００は、パワー半導体素子１１０に異常な温度上昇が発生しても、当該異常な状態を検出し、パワー半導体素子１１０をオフ状態へと切り換えることができる。
ここで、図１に示す半導体装置１００は、ＲＳフリップフロップ等を含むラッチ部１５０を用いる例を説明した。このようなラッチ部１５０は、より正確には、ハイ電位のリセット信号が入力するリセット期間において、ロー電位を出力する。即ち、ラッチ部１５０は、リセット期間にセット信号（検出信号）が入力しても、直ちにハイ電位を出力することはできず、リセット期間が終了してからハイ電位を出力することになる。したがって、リセット期間中において、遮断条件検出部１３０がパワー半導体素子１１０の過熱を検出しても、パワー半導体素子１１０は、リセット期間が終了するまでオン状態を継続することになる。
図２で説明した「ＯＮ固定」状態の動作は、リセット期間が終了し、リセット信号がオフ電位となってから、パワー半導体素子１１０の過熱の継続を検出するので、ラッチ部１５０は、検出信号をラッチしたことに応じて速やかに遮断信号を出力できる。しかしながら、制御信号Ｖｉｎにノイズ等が重畳し、過渡的に制御信号Ｖｉｎがハイ電位になり、リセット信号が出力された場合、リセット期間が開始して当該リセット期間が終了するまでパワー半導体素子１１０はオン状態となる。
例えば、制御信号Ｖｉｎに高周波ノイズ等が重畳し、制御信号Ｖｉｎが過渡的なハイ電位を繰り返し、当該ハイ電位に応じてリセット信号が複数出力された場合、複数のリセット期間の間、パワー半導体素子１１０はオン状態となってしまう。この場合、パワー半導体素子１１０は、間欠的にオン状態となって電流を流すので、パワー半導体素子１１０および周囲のデバイス等は加熱される。
高周波ノイズによって複数のリセット期間が発生し、パワー半導体素子１１０の加熱が継続する期間を、図２において、「加熱＋高周波ノイズ」と示す。パワー半導体素子１１０等は、このような加熱が継続すると、基準温度以上となる過熱状態になってしまうことがあるが、当該過熱を検出して検出信号をラッチ部１５０に供給しても、ラッチ部１５０は遮断信号を出力できない。したがって、このような過熱状態が更に継続してしまい、パワー半導体素子１１０等が故障してしまうことがあった。そこで、本実施形態に係る半導体装置２００は、ラッチ部１５０のリセット期間中にパワー半導体素子１１０をオフ状態に制御し、高周波ノイズが制御信号Ｖｉｎに重畳してもパワー半導体素子１１０が加熱されることを防止する。
図３は、本実施形態に係る点火装置２０００の構成例を示す。図３に示す点火装置２０００において、図１に示された本実施形態に係る点火装置１０００の動作と略同一のものには同一の符号を付け、説明を省略する。点火装置２０００は、半導体装置２００を備える。なお、点火装置２０００が備える制御信号発生部１０、点火プラグ２０、点火コイル３０、および電源４０については説明を省略する。
半導体装置２００は、制御端子２０２と、第１端子２０４と、第２端子２０６と、パワー半導体素子１１０と、遮断回路１２０と、抵抗１２２と、遮断条件検出部１３０と、リセット部１４０と、ラッチ部１５０と、防止回路２１０と、を備える。制御端子２０２は、パワー半導体素子１１０を制御する制御信号を入力する。制御端子２０２は、制御信号発生部１０に接続され、制御信号を受け取る。第１端子２０４は、点火コイル３０を介して電源４０に接続される。第２端子２０６は、基準電位に接続される。即ち、第１端子２０４は、第２端子２０６と比較して高電位側の端子であり、第２端子２０６は、第１端子２０４と比較して低電位側の端子である。
なお、パワー半導体素子１１０、遮断回路１２０、抵抗１２２、遮断条件検出部１３０、およびラッチ部１５０については、図１で説明したので、ここでは説明を省略する。また、リセット部１４０は、図１で説明した動作に加え、制御信号Ｖｉｎが入力されたことに応じて、リセット信号を防止回路２１０に供給する。
防止回路２１０は、ラッチ部１５０のリセット期間中に、遮断条件が成立しているにもかかわらずパワー半導体素子１１０のゲートがオン電位となることを防止する。防止回路２１０は、例えば、リセット部１４０がリセット信号を出力した期間において、パワー半導体素子１１０のゲートをオフ電位に制御する。防止回路２１０は、一例として、リセット信号がハイ電位となったことに応じて、パワー半導体素子１１０のゲート端子およびエミッタ端子を電気的にそれぞれ接続して、パワー半導体素子１１０のゲート端子をオフ電位にする。
防止回路２１０は、一例として、ゲート端子がハイ電位となることに応じて、ドレイン端子およびソース端子の間を電気的に接続する、ノーマリーオフのスイッチ素子を有する。この場合、防止回路２１０は、ｎチャネル型のＭＯＳＦＥＴであることが望ましい。即ち、防止回路２１０は、遮断回路１２０と同種のスイッチ素子であることが望ましい。
以上の本実施形態に係る半導体装置２００は、図１で説明した半導体装置１００と同様に、パワー半導体素子１１０が正常な状態にあり、制御信号がハイ電位となる場合、パワー半導体素子１１０がオン状態となる。これにより、図１で説明したように、点火装置２０００は点火プラグ２０を放電させて燃焼ガスを点火できる。
また、パワー半導体素子１１０に過熱等の異常が発生した場合、図１で説明したように、遮断条件検出部１３０が当該過熱を検出して検出信号をラッチ部１５０に供給する。これにより、ラッチ部１５０は、パワー半導体素子１１０のゲート電位をオフ電位にして、コレクタ電流Ｉｃを遮断する。また、ラッチ部１５０のリセット期間において、防止回路２１０がパワー半導体素子１１０のゲート端子をオフ電位にするので、半導体装置２００は、制御信号Ｖｉｎにノイズ等が重畳しても、パワー半導体素子１１０をオン状態に切り換えてしまう誤動作を防止することができる。このような点火装置２０００の各部の詳細について次に説明する。
図４は、本実施形態に係る遮断条件検出部１３０の構成例を示す。遮断条件検出部１３０は、制御信号入力部１３２、検出信号出力部１３４、基準電位入力部１３６、ＦＥＴ４１０、ダイオード４１２、ダイオード４１４、ダイオード４１６、ダイオード４１８、およびインバータ４２０を有する。
制御信号入力部１３２は、制御端子２０２から入力される制御信号を入力する。遮断条件検出部１３０は、当該制御信号を電源として動作する。検出信号出力部１３４は、遮断条件検出部１３０の検出結果を出力する。検出信号出力部１３４は、一例として、ラッチ部１５０に接続され、過熱の検出結果として、ハイ電位を出力する。基準電位入力部１３６は、基準電位に接続される。
ＦＥＴ４１０は、制御信号入力部１３２から入力する制御信号に応じて、オン状態となる。ＦＥＴ４１０は、ドレイン端子が制御信号入力部１３２に接続され、ゲート端子およびソース端子が接続され、制御信号のハイ電位に応じて、略一定の抵抗値の抵抗として動作する。ＦＥＴ４１０は、一例として、ノーマリオンのデプレッション型ＭＯＳＦＥＴである。
ダイオード４１２、ダイオード４１４、ダイオード４１６、およびダイオード４１８の４つのダイオードは、ＦＥＴ４１０および基準電位入力部１３６の間に直列接続される。当該４つのダイオードは、ＦＥＴ４１０側にアノード端子、基準電位入力部１３６側にカソード端子が接続される。ここで、ダイオードに順方向電流を流す場合の閾値電圧は、温度の上昇に伴って減少する傾向があるので、当該ダイオードは、このような特性を用いて温度センサとして動作させることができる。
例えば、パワー半導体素子１１０の温度変動に伴ってダイオードの温度も変動するように、当該ダイオードの位置をパワー半導体素子１１０の近傍に設ける。そして、パワー半導体素子１１０の温度が正常な範囲の場合、直列に接続されたダイオードの閾値電圧の合計値が、制御信号のハイ電位よりも高くなるように調節する。また、パワー半導体素子１１０の温度が基準以上の場合、直列に接続されたダイオードの閾値電圧の合計値が、制御信号のハイ電位よりも低くなるように調節する。当該調節は、ダイオードの数の増減および／または抵抗を直列に接続すること等で実行できる。
図４の例は、ダイオードを直列に４つ接続し、パワー半導体素子１１０が基準温度以上となったことに応じて、順方向電流が流れるように調節した例を示す。これにより、ＦＥＴ４１０のソース端子は、パワー半導体素子１１０の温度が正常な範囲の場合、ハイ電位となり、パワー半導体素子１１０の温度が基準以上の場合、ロー電位となる。なお、ダイオードの数は、一例であり、制御信号および基準温度等に応じて、変更してよい。
インバータ４２０は、ＦＥＴ４１０のソース端子の電位を反転出力する。例えば、インバータ４２０は、パワー半導体素子１１０の温度が正常な範囲の場合、ロー電位を出力し、パワー半導体素子１１０の温度が基準以上の場合、ハイ電位を出力する。即ち、インバータ４２０は、パワー半導体素子１１０の温度に応じた出力を、検出信号として検出信号出力部１３４から出力させる。
以上のように、遮断条件検出部１３０は、１または複数のダイオードをパワー半導体素子１１０の温度を検出する温度センサとして有し、検出した温度が基準温度を超えたことに応じて、検出信号としてハイ電位を出力する。なお、温度センサとして１または複数のダイオードを用いることは一例であり、これに代えて、サーミスタ、白金等を用いた測温抵抗体、または熱電対等を用いてもよい。
図５は、本実施形態に係るリセット部１４０の構成例を示す。リセット部１４０は、制御信号入力部１４２、リセット信号出力部１４４、基準電位入力部１４６、抵抗４３２、抵抗４３４、インバータ４３６、インバータ４３８、抵抗４４０、キャパシタ４４２、およびインバータ４４４を含む。
制御信号入力部１４２は、制御端子２０２から入力される制御信号が入力される。リセット信号出力部１４４は、当該リセット部１４０が生成するリセット信号を出力する。基準電位入力部１４６は、基準電位に接続される。
抵抗４３２および抵抗４３４は、制御信号入力部１４２および基準電位入力部１４６の間に直列に接続され、制御信号入力部１４２から入力する制御信号Ｖｉｎを分圧する。抵抗４３２の抵抗値をＲ１、抵抗４３４の抵抗値をＲ２とすると、分圧電位は、Ｖｉｎ・Ｒ２／（Ｒ１＋Ｒ２）となる。一例として、制御信号が過渡的にオフ電位（一例として、０Ｖ）からオン電位（一例として、５Ｖ）にリニアに立ち上がる場合、分圧電位も、０Ｖから５・Ｒ２／（Ｒ１＋Ｒ２）までリニアに立ち上がる。
インバータ４３６は、抵抗４３２および抵抗４３４の間に接続され、分圧電位を受け取って反転出力する。インバータ４３８は、インバータ４３６の出力を受け取って反転出力する。抵抗４４０およびキャパシタ４４２は、ＲＣ回路を構成し、インバータ４３８の出力を受け取って時定数ＲＣの遅延を有して立ち上がる信号を出力する。インバータ４４４は、抵抗４４０およびキャパシタ４４２の出力を受け取って反転出力する。
なお、インバータ４３６、インバータ４３８、およびインバータ４４４は、それぞれ制御信号入力部１４２から入力する制御信号を動作電源とする。したがって、各インバータは、制御信号が過渡的に立ち上がる過程において、当該制御信号がインバータの閾値に至るまでは、制御信号と略同一の電位の信号を出力する。なお、本例において、各インバータの閾値は、略同一の値Ｖ１とする。このようなリセット部１４０の各部における動作を、図６を用いて説明する。
図６は、本実施形態に係るリセット部１４０の各部の動作波形の一例を示す。図６は、横軸を時間、縦軸を出力電位とする。図６は、制御信号入力部１４２に入力する制御信号Ｖｉｎがオフ電位（０Ｖ）からオン電位（５Ｖ）にリニアに立ち上がる場合に対する、インバータ４３６、インバータ４３８、およびインバータ４４４の出力電位の一例を示す。インバータ４３６、インバータ４３８、およびインバータ４４４の出力電位Ｖｏｕｔ１、Ｖｏｕｔ２、およびＶｏｕｔ３は、入力電位がインバータの閾値に至るまでは、電源電位（即ち、制御信号Ｖｉｎ）と略同一の電位となる。
インバータ４３６は、電源の電位が閾値Ｖ１を超えても、入力する分圧電位Ｖｉｎ・Ｒ２／（Ｒ１＋Ｒ２）が閾値Ｖ１以下の値なので、入力電位をロー電位として、ハイ電位を反転出力とする。なお、インバータ４３６は、ハイ電位を出力させるように動作しても、電源電位がハイ電位（例えば５Ｖ）に至る過程の過渡的な電位の場合、当該電源電位をハイ電位として出力する。図６は、インバータ４３６の出力電位Ｖｏｕｔ１が、時刻ｔ１以降において、電源電位Ｖｉｎと略同一の電位を出力する例を示す。
インバータ４３６は、電源の電位が閾値Ｖ１を超え、かつ、入力する分圧電位が閾値Ｖ１を超えたこと（即ち、ハイ電位の入力）に応じて、ロー電位を反転出力とする。図１は、インバータ４３６の出力電位Ｖｏｕｔ１が、時刻ｔ２においてロー電位（０Ｖ）となる例を示す。
インバータ４３８は、電源の電位が閾値Ｖ１を超え、入力電位が閾値Ｖ１を超えた電位であることに応じて、ロー電位を反転出力とする。図６は、インバータ４３８の出力電位Ｖｏｕｔ２が、時刻ｔ１においてロー電位となる例を示す。インバータ４３８は、電源の電位が閾値Ｖ１を超え、入力電位がロー電位であることに応じて、ハイ電位を反転出力とする。なお、インバータ４３８は、電源電位がハイ電位に至る過程の過渡的な電位の場合、当該電源電位をハイ電位として出力する。図６は、インバータ４３８の出力電位Ｖｏｕｔ２が、時刻ｔ２以降において、電源電位Ｖｉｎと略同一の電位となる例を示す。
抵抗４４０およびキャパシタ４４２によるＲＣ回路は、インバータ４３８の出力信号を遅延させる。図６は、ＲＣ回路が出力信号を１０μｓ遅延させる例を示す。インバータ４４４は、電源の電位が閾値Ｖ１を超え、入力電位が閾値Ｖ１を超えた電位であることに応じて、ロー電位を反転出力とする。図６は、インバータ４４４の出力電位Ｖｏｕｔ３が、時刻ｔ３においてロー電位となる例を示す。
以上のように、本実施形態に係るリセット部１４０は、制御信号入力部１４２にオン電位が入力してから基準時間ｔ２が経過した後に、リセット信号を出力する。図６に示すリセット信号は、一例として、抵抗４４０およびキャパシタ４４２で設定された時定数をパルス幅とするパルス信号である。
図７は、本実施形態に係るラッチ部１５０の構成例を示す。ラッチ部１５０は、セット信号入力部１５２、リセット信号入力部１５４、制御信号入力部１５６、遮断信号出力部１５８、基準電位入力部１５９、インバータ４６０、第１ＮＯＲ回路４６２、第２ＮＯＲ回路４６４、および第３ＮＯＲ回路４６６を含む。
セット信号入力部１５２は、遮断条件検出部１３０の検出信号出力部１３４に接続され、過熱の検出信号が入力される。リセット信号入力部１５４は、リセット部１４０のリセット信号出力部１４４に接続され、リセット信号が入力される。制御信号入力部１５６は、制御端子２０２から入力される制御信号が入力される。遮断信号出力部１５８は、当該ラッチ部１５０が生成する遮断信号を出力する。基準電位入力部１５９は、基準電位に接続される。
インバータ４６０、第１ＮＯＲ回路４６２、第２ＮＯＲ回路４６４、および第３ＮＯＲ回路４６６は、それぞれ制御端子２０２から入力する制御信号を動作電源とする。したがって、制御信号がハイ電位になっていることを条件に、ラッチ部１５０は、遮断条件の検出に応じた遮断信号を出力する。制御信号がハイ電位になった場合のラッチ部１５０の動作を次に説明する。
インバータ４６０は、検出信号の論理を反転して、第１ＮＯＲ回路４６２に出力する。即ち、インバータ４６０は、遮断条件検出部１３０の検出信号がハイ電位の場合、ロー電位を出力する。即ち、インバータ４６０は、パワー半導体素子１１０に過熱等の異常が検出されない場合、ハイ電位を出力し、異常が検出されたことに応じてロー電位を出力する。
第１ＮＯＲ回路４６２は、インバータ４６０の出力およびリセット部１４０のリセット信号をそれぞれ受け取り、ＮＯＲ演算結果を出力する。即ち、第１ＮＯＲ回路４６２は、パワー半導体素子１１０に異常が検出され、かつ、リセット信号が入力されない場合に、ハイ電位を出力する。
第２ＮＯＲ回路４６４は、第１ＮＯＲ回路４６２および当該ラッチ部１５０の出力を受け取り、ＮＯＲ演算結果を出力する。また、第３ＮＯＲ回路４６６は、第２ＮＯＲ回路４６４およびリセット信号を受け取り、ＮＯＲ演算結果を出力する。第２ＮＯＲ回路４６４および第３ＮＯＲ回路４６６は、ＲＳフリップフロップを構成する。即ち、第２ＮＯＲ回路４６４および第３ＮＯＲ回路４６６は、第３ＮＯＲ回路４６６にリセット信号が入力された後、第２ＮＯＲ回路４６４に入力するパワー半導体素子１１０の異常検出に応じたハイ電位を、セット信号としてラッチする。
以上のように、本実施形態に係るラッチ部１５０は、制御信号がハイ電位になっていることを条件に、パワー半導体素子１１０の過熱の検出信号をラッチする。また、ラッチ部１５０は、遮断信号を遮断回路１２０に供給する。遮断回路１２０は、遮断条件が満たされたことをラッチ部１５０がラッチしたことに応じて、パワー半導体素子１１０のゲート電位をオフ電位にする。
以上のように、本実施形態に係る半導体装置２００は、外部からの制御信号に応じて、パワー半導体素子１１０の過熱に応じて動作を制限しつつ、点火コイル３０に流れる電流を制御するイグナイタとして動作する。半導体装置２００の動作について、図８を用いて説明する。
図８は、本実施形態に係る半導体装置２００の各部の動作波形の例を示す。図８は、横軸を時間、縦軸を電圧値または電流値とする。また、図８は、制御端子１０２から入力する制御信号を「Ｖｉｎ」、リセット部１４０が出力するリセット信号を「Ｖｒ」、遮断条件検出部１３０が出力する検出信号を「Ｖｔ」、ラッチ部１５０が出力する遮断信号を「Ｖｓ」、パワー半導体素子１１０のゲート端子の電位を「Ｖｇ」、パワー半導体素子１１０のコレクタ・エミッタ間電流（コレクタ電流とする）を「Ｉｃ」、パワー半導体素子１１０のコレクタ・エミッタ間電圧（コレクタ電圧とする）を「Ｖｃ」として、それぞれの時間波形を示す。
半導体装置２００に入力する制御信号Ｖｉｎがロー電位（一例として、０Ｖ）の場合、図２と同様に、リセット信号Ｖｒ、検出信号Ｖｔ、遮断信号Ｖｓ、およびゲート電位Ｖｇはロー電位（０Ｖ）、パワー半導体素子１１０はオフ状態、コレクタ電流Ｉｃは０Ａ、コレクタ電圧Ｖｃは電源４０の出力電圧（一例として、１４Ｖ）となる。
そして、制御信号Ｖｉｎがハイ電位（一例として、５Ｖ）になると、リセット部１４０はハイ電位のリセット信号Ｖｒを出力し、ラッチ部１５０をリセットする。また、リセット部１４０は、リセット信号Ｖｒを防止回路２１０に供給する。防止回路２１０は、リセット信号Ｖｒがハイ電位となっているリセット期間において、パワー半導体素子１１０のゲート電位Ｖｇをロー電位にする。これにより、当該リセット期間において、コレクタ電流Ｉｃは０Ａ、コレクタ電圧Ｖｃは電源４０の出力電圧を継続する。
そして、リセット期間が終了してリセット信号がロー電位になると、防止回路２１０は、パワー半導体素子１１０のゲート電位Ｖｇをハイ電位にしてパワー半導体素子１１０をオン状態に切り換え、コレクタ電流Ｉｃは増加を開始し、コレクタ電圧Ｖｃは略０Ｖになってから増加を開始する。
そして、制御信号Ｖｉｎがハイ電位になった後、パワー半導体素子１１０の温度が基準温度を超えない状態のまま、制御信号Ｖｉｎが再びロー電位になると、当該ロー電位がパワー半導体素子１１０のゲート電位Ｖｇとなるので、パワー半導体素子１１０はオフ状態に切り換わる。これにより、図１で説明した点火動作が実行され、コレクタ電流Ｉｃは略０Ａ、コレクタ電圧Ｖｃは電源の出力電位に戻る。なお、コレクタ電圧Ｖｃは、点火動作として、瞬時的に高電圧になってから電源の出力電位に戻る。以上が、図８の制御信号Ｖｉｎに「正常」と示した範囲の半導体装置２００の動作である。
次に、制御信号Ｖｉｎのハイ電位となった状態が継続し、パワー半導体素子１１０の温度が基準温度を超える場合の例を説明する。この場合、制御信号Ｖｉｎがハイ電位になった状態までは、既に説明したとおり、パワー半導体素子１１０がオン状態に切り換わり、コレクタ電流Ｉｃは増加を開始し、コレクタ電圧Ｖｃは略０Ｖになってから増加を開始する。
ここで、制御信号Ｖｉｎのハイ電位の状態が継続すると、コレクタ電流Ｉｃの増加が継続し、パワー半導体素子１１０の温度が上昇する。そして、パワー半導体素子１１０の温度が基準温度を超えると、遮断条件検出部１３０は、パワー半導体素子１１０の異常を検出して、遮断動作を開始する。図８に点線で「遮断開始」と示した時点が、半導体装置２００が遮断動作を開始する時点の例である。
遮断条件検出部１３０は、ハイ電位の検出信号Ｖｔを出力する。ラッチ部１５０は、検出信号Ｖｔをラッチしてハイ電位の遮断信号Ｖｓを出力し、ゲート電位Ｖｇをロー電位にする。これにより、パワー半導体素子１１０はオフ状態に切り換わり、図１で説明した点火動作が実行され、コレクタ電流Ｉｃは略０Ａになり、コレクタ電圧Ｖｃは電源の出力電圧に戻る。
コレクタ電流Ｉｃおよびコレクタ電圧Ｖｃが元に戻ってから、制御信号Ｖｉｎがロー電位になると、ラッチ部１５０への電源供給が遮断されるので、遮断信号Ｖｓがロー電位となる。以上が、図８の制御信号Ｖｉｎに「ＯＮ固定」と示した範囲の半導体装置２００の動作である。以上のように、本実施形態に係る半導体装置２００は、パワー半導体素子１１０に異常な温度上昇が発生しても、当該異常な状態を検出し、パワー半導体素子１１０をオフ状態へと切り換えることができる。
また、半導体装置２００は、リセット部１４０がリセット信号を出力するリセット期間において、パワー半導体素子１１０をオフ状態にするので、制御信号Ｖｉｎに高周波ノイズ等が重畳して過渡的にハイ電位となっても、パワー半導体素子１１０のオフ状態を継続させることができる。したがって、半導体装置２００は、高周波ノイズによって複数のリセット期間が発生しても、パワー半導体素子１１０をオフ状態に保つことができる。高周波ノイズによって複数のリセット期間が発生する期間の例を、図８において、「加熱＋高周波ノイズ」と示す。
以上の本実施形態に係る防止回路２１０は、ノーマリーオフのスイッチ素子を有し、リセット期間において、パワー半導体素子１１０をオフ状態にする例を説明した。これに代えて、防止回路２１０は、論理和回路を有してもよい。このような防止回路２１０を備える半導体装置３００について、次に説明する。
図９は、本実施形態に係る点火装置３０００の構成例を示す。図９に示す点火装置３０００において、図３に示された本実施形態に係る点火装置２０００の動作と略同一のものには同一の符号を付け、説明を省略する。点火装置３０００は、半導体装置３００を備える。なお、点火装置３０００が備える制御信号発生部１０、点火プラグ２０、点火コイル３０、および電源４０については説明を省略する。
半導体装置３００は、制御端子３０２と、第１端子３０４と、第２端子３０６と、パワー半導体素子１１０と、遮断回路１２０と、抵抗１２２と、遮断条件検出部１３０と、リセット部１４０と、ラッチ部１５０と、防止回路２１０と、を備える。制御端子３０２は、パワー半導体素子１１０を制御する制御信号を入力する。制御端子３０２は、制御信号発生部１０に接続され、制御信号を受け取る。第１端子３０４は、点火コイル３０を介して電源４０に接続される。第２端子３０６は、基準電位に接続される。即ち、第１端子３０４は、第２端子３０６と比較して高電位側の端子であり、第２端子３０６は、第１端子３０４と比較して低電位側の端子である。
なお、パワー半導体素子１１０、遮断回路１２０、抵抗１２２、遮断条件検出部１３０、およびラッチ部１５０については、図１で説明したので、ここでは説明を省略する。また、リセット部１４０は、図１で説明した動作に加え、制御信号Ｖｉｎが入力されたことに応じて、リセット信号を防止回路２１０に供給する。また、ラッチ部１５０は、遮断信号を、遮断回路１２０に代えて防止回路２１０に供給する。
防止回路２１０は、遮断条件検出部１３０が遮断条件の発生を検出した期間において、パワー半導体素子１１０のゲートをオフ電位に制御する。また、防止回路２１０は、リセット部１４０がリセット信号を出力する期間において、パワー半導体素子１１０のゲートをオフ電位に制御する。防止回路２１０は、論理和回路を有し、リセット信号および遮断信号の論理和を演算して、演算した論理和を遮断回路１２０に供給する。
即ち、防止回路２１０は、ラッチ部１５０から出力される、パワー半導体素子１１０のゲートをオフ電位に制御することを指示する遮断信号と、リセット信号との論理和に応じて、パワー半導体素子１１０のゲートをオフ電位に制御する。このように、本実施形態に係る防止回路２１０は、リセット期間においてもパワー半導体素子１１０のゲートをオフ電位に制御するので、当該リセット期間中に、遮断条件が成立しているにもかかわらずパワー半導体素子１１０のゲートがオン電位となることを防止することができる。したがって、半導体装置３００は、高周波ノイズによって複数のリセット期間が発生しても、パワー半導体素子１１０をオフ状態に保つことができる。
図１０は、本実施形態に係る点火装置４０００の構成例を示す。図１０に示す点火装置４０００において、図３および図９に示された本実施形態に係る点火装置２０００および点火装置３０００の動作と略同一のものには同一の符号を付け、説明を省略する。点火装置４０００は、半導体装置４００を備える。なお、点火装置４０００が備える制御信号発生部１０、点火プラグ２０、点火コイル３０、および電源４０については説明を省略する。
半導体装置４００は、制御端子４０２と、第１端子４０４と、第２端子４０６と、パワー半導体素子１１０と、遮断回路１２０と、抵抗１２２と、遮断条件検出部１３０と、リセット部１４０と、ラッチ部１５０と、防止回路２１０と、を備える。制御端子４０２は、パワー半導体素子１１０を制御する制御信号を入力する。制御端子４０２は、制御信号発生部１０に接続され、制御信号を受け取る。第１端子４０４は、点火コイル３０を介して電源４０に接続される。第２端子４０６は、基準電位に接続される。即ち、第１端子４０４は、第２端子４０６と比較して高電位側の端子であり、第２端子４０６は、第１端子４０４と比較して低電位側の端子である。
なお、パワー半導体素子１１０、遮断回路１２０、抵抗１２２、遮断条件検出部１３０、およびラッチ部１５０については、図１で説明したので、ここでは説明を省略する。また、遮断条件検出部１３０は、図１で説明した動作に加え、過熱が検出されたことに応じて、検出信号を防止回路２１０に供給する。また、ラッチ部１５０は、遮断信号を、遮断回路１２０に代えて防止回路２１０に供給する。
防止回路２１０は、遮断条件検出部１３０が遮断条件の発生を検出した期間において、パワー半導体素子１１０のゲートをオフ電位に制御する。また、防止回路２１０は、ラッチ部１５０が遮断信号を出力する期間において、パワー半導体素子１１０のゲートをオフ電位に制御する。防止回路２１０は、論理和回路を有し、検出信号および遮断信号の論理和を演算して、演算した論理和を遮断回路１２０に供給する。
即ち、防止回路２１０は、ラッチ部１５０から出力される、パワー半導体素子１１０のゲートをオフ電位に制御することを指示する遮断信号と、遮断条件検出部１３０が遮断条件の発生を検出して出力する検出信号との論理和に応じて、パワー半導体素子１１０のゲートをオフ電位に制御する。このように、本実施形態に係る防止回路２１０は、リセット期間においても、遮断信号の発生に応じてパワー半導体素子１１０のゲートをオフ電位に制御するので、当該リセット期間中に、遮断条件が成立しているにもかかわらずパワー半導体素子１１０のゲートがオン電位となることを防止することができる。したがって、半導体装置４００は、高周波ノイズによって複数のリセット期間が発生しても、パワー半導体素子１１０をオフ状態に保つことができる。
以上の本実施形態に係る半導体装置２００は、パワー半導体素子１１０等のスイッチ素子をｎチャネル型にして動作させる例を説明した。このような半導体装置２００を基板に形成する場合、当該ｎチャネル型のスイッチ素子を略同一の配置で形成することが好ましい。例えば、縦型半導体スイッチを基板に形成する場合、基板の一方の面にコレクタ端子が形成され、他方の面にゲート端子およびエミッタ端子が形成される。一例として、パワー半導体素子１１０は、基板の第１面側に設けられた、第１端子側のコレクタ端子、基板の第２面側に設けられたゲート端子、並びに、基板の第２面側に設けられた、第２端子側のエミッタ端子を有する。
この場合、基板の第２面側はｎ導電型である。したがって、遮断回路１２０および図３で説明した防止回路２１０は、基板の第２面側に形成されたｎチャネル型のＭＯＳＦＥＴであることが望ましい。例えば、遮断回路１２０および防止回路２１０は、基板の第２面側に、ゲート端子、ドレイン端子、およびソース端子が設けられ、ドレイン端子がパワー半導体素子１１０のゲート端子と接続される。
このように、基板に同種のトランジスタを形成することで、パワー半導体素子１１０、遮断回路１２０、および防止回路２１０を形成することができる。したがって、パワー半導体素子１１０、遮断回路１２０、および防止回路２１０を形成するプロセスのうち少なくとも一部を共通にすることができ、半導体装置２００の製造プロセスを効率化することができる。
以上のように、本実施形態に係る半導体装置２００が基板に形成された例を、図１１を用いて説明する。図１１は、本実施形態に係る半導体装置２００が形成された基板の一部の構成例を示す。図１１は、半導体装置２００に設けられたパワー半導体素子１１０および遮断回路１２０の断面構造の一例を示す。パワー半導体素子１１０は、基板７００の第１面側に設けられたコレクタ端子１１６と、基板７００の第２面側に設けられたゲート端子１１２およびエミッタ端子１１４とを有する。また、遮断回路１２０は、基板７００の第２面側にソース電極１２３およびドレイン電極１２４を有する。半導体装置２００は、ゲート端子１１２に入力する制御信号に応じて、エミッタ端子１１４およびコレクタ端子１１６の間の縦方向（Ｚ方向）の電気的な接続および切断を切り換える。
半導体装置２００は、基板７００に形成される。基板７００は、ｐ＋層領域７１０の第２面側にｎ層領域７２０が設けられる。基板７００は、一例として、シリコン基板である。基板７００は、例えば、ボロン等をドープしたｐ型基板の第２面側に、リンまたはヒ素等の不純物を注入することで、ｎ層領域７２０が形成される。図１１は、基板７００の−Ｚ方向に向く面を第１面とし、当該第１面をＸＹ面に略平行な面とした例を示す。また、図１１は、半導体装置２００の当該第１面に対して略垂直なＸＺ面における断面の構成例を示す。基板７００のｐ＋層領域７１０側には、コレクタ端子１１６が形成される。なお、基板７００の第１面側には、コレクタ電極が更に形成されてもよい。
ｎ層領域７２０には、第１ウェル領域７２２と、第２ウェル領域７２４と、第３ウェル領域７２６と、第４ウェル領域７２７と、第５ウェル領域７２８と、がそれぞれ形成される。第１ウェル領域７２２は、パワー半導体素子１１０のエミッタ領域が形成される。第１ウェル領域７２２は、ｎ層領域７２０に複数形成される。第１ウェル領域７２２は、一例として、導電型のｐ＋領域として形成され、当該ｐ＋領域にｎ＋領域であるエミッタ領域が形成される。第１ウェル領域７２２は、エミッタ領域と共に、エミッタ端子１１４が接続される。なお、第１ウェル領域７２２は、一例として、第１ウェル領域７２２よりも不純物濃度が低いｐ領域が隣接して形成されてもよい。
第２ウェル領域７２４は、第１ウェル領域７２２より基板７００の端部側において、第１ウェル領域７２２とは電気的に絶縁されて形成される。第２ウェル領域７２４は、例えば、基板７００の第２面側において、第１ウェル領域７２２が形成される領域を囲うように形成される。第２ウェル領域７２４は、一例として、リング形状に形成される。第２ウェル領域７２４は、一例として、導電性のｐ＋領域として形成される。第２ウェル領域７２４は、周囲を囲うｎ層領域７２０とｐｎ接合による空乏層を形成し、基板７００に加わる高電圧等に起因するキャリアが第１ウェル領域７２２側に流れることを防止する。第３ウェル領域７２６は、基板７００の外周に形成され、コレクタ端子１１６と電気的に接続される。
第４ウェル領域７２７は、パワー半導体素子１１０以外のトランジスタ素子などが形成される領域である。第４ウェル領域７２７は、一例として、導電性のｐ＋領域として形成される。当該ｐ＋領域に、ｎチャネル型のＭＯＳＦＥＴを構成するｎ＋領域であるソース領域およびドレイン領域が形成され、遮断回路１２０の一部として動作する。また、ソース領域およびドレイン領域の間に、遮断回路１２０のゲートが形成される。第５ウェル領域７２８は、第４ウェル領域７２７を囲むように形成される。第５ウェル領域７２８は、一例として、導電性のｐ＋領域として形成される。第４ウェル領域７２７は、一例として、第５ウェル領域７２８よりも不純物濃度が低く形成されてもよい。
ｎ層領域７２０の第２面には、第１絶縁膜７３０と、第２絶縁膜７４０と、半導体膜７５０と、ゲート電極７６０と、第３絶縁膜７７０と、エミッタ電極７８０と、電極部７８４と、が積層されて形成される。第１絶縁膜７３０および第２絶縁膜７４０は、ｎ層領域７２０の第２面側に形成される。第１絶縁膜７３０および第２絶縁膜７４０は、例えば、酸化膜を含む。第１絶縁膜７３０および第２絶縁膜７４０は、一例として、酸化シリコンを含む。第２絶縁膜７４０は、第１絶縁膜７３０に接し、第１絶縁膜７３０よりも薄く形成される。
半導体膜７５０は、第１絶縁膜７３０および第２絶縁膜７４０の上面に形成され、一端がエミッタ電極７８０に、他端が第３ウェル領域７２６に接続される。半導体膜７５０は、一例として、ポリシリコンで形成される。半導体膜７５０は、抵抗および／またはダイオード等が形成されてよい。即ち、半導体膜７５０は、ゲート端子１１２およびエミッタ端子１１４の間に形成される。
ゲート電極７６０は、ゲート端子１１２に接続される。なお、ゲート電極７６０およびｎ層領域７２０の間には、ゲート絶縁膜７６２が形成される。第３絶縁膜７７０は、当該第３絶縁膜７７０が形成された後に積層されるエミッタ電極７８０および電極部７８４を、電気的に絶縁する。第３絶縁膜７７０は、一例として、ホウ素燐シリカガラス（ＢＰＳＧ）である。また、第３絶縁膜７７０は、エッチングにより基板７００の一部を露出させ、コンタクトホールを形成する。
エミッタ電極７８０は、第１ウェル領域７２２と接して形成される電極である。エミッタ電極７８０は、一例として、第３絶縁膜７７０が形成するコンタクトホールに形成される。エミッタ電極７８０は、一例として、半導体装置２００に複数の第１ウェル領域７２２が形成される場合、当該複数の第１ウェル領域７２２と接して形成される。また、エミッタ電極７８０の少なくとも一部は、一例として、エミッタ端子１１４である。また、エミッタ電極７８０の少なくとも一部は、電極パッドとして形成されてもよい。半導体装置３００がパッケージ等に収容される場合、エミッタ電極７８０の少なくとも一部は、当該パッケージに設けられる端子とワイヤボンディング等により電気的に接続される。
電極部７８４は、第３ウェル領域７２６および半導体膜７５０を電気的に接続する。電極部７８４は、一例として、第３絶縁膜７７０が形成するコンタクトホールに形成され、第３ウェル領域７２６と接する。
以上のように、図１１は、パワー半導体素子１１０および遮断回路１２０をｎチャネル型のスイッチとして基板７００に形成された例を示す。なお、図３で説明した防止回路２１０も、図１１の例と同様に、基板の第２面側に形成されたｎチャネル型のＭＯＳＦＥＴとして形成されてよい。この場合、例えば、遮断回路１２０および防止回路２１０は、基板７００の第２面側に設けられたゲート端子、ドレイン端子およびソース端子をそれぞれ有する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 制御信号発生部、２０ 点火プラグ、３０ 点火コイル、３２ 一次コイル、３４ 二次コイル、４０ 電源、１００ 半導体装置、１０２ 制御端子、１０４ 第１端子、１０６ 第２端子、１１０ パワー半導体素子、１１２ ゲート端子、１１４ エミッタ端子、１１６ コレクタ端子、１２０ 遮断回路、１２２ 抵抗、１２３ ソース電極、１２４ ドレイン電極、１３０ 遮断条件検出部、１３２ 制御信号入力部、１３４ 検出信号出力部、１３６ 基準電位入力部、１４０ リセット部、１４２ 制御信号入力部、１４４ リセット信号出力部、１４６ 基準電位入力部、１５０ ラッチ部、１５２ セット信号入力部、１５４ リセット信号入力部、１５６ 制御信号入力部、１５８ 遮断信号出力部、１５９ 基準電位入力部、２００ 半導体装置、２０２ 制御端子、２０４ 第１端子、２０６ 第２端子、２１０ 防止回路、３００ 半導体装置、３０２ 制御端子、３０４ 第１端子、３０６ 第２端子、４００ 半導体装置、４０２ 制御端子、４０４ 第１端子、４０６ 第２端子、４１０ ＦＥＴ、４１２ ダイオード、４１４ ダイオード、４１６ ダイオード、４１８ ダイオード、４２０ インバータ、４３２ 抵抗、４３４ 抵抗、４３６ インバータ、４３８ インバータ、４４０ 抵抗、４４２ キャパシタ、４４４ インバータ、４６０ インバータ、４６２ 第１ＮＯＲ回路、４６４ 第２ＮＯＲ回路、４６６ 第３ＮＯＲ回路、７００ 基板、７１０ ｐ＋層領域、７２０ ｎ層領域、７２２ 第１ウェル領域、７２４ 第２ウェル領域、７２６ 第３ウェル領域、７２７ 第４ウェル領域、７２８ 第５ウェル領域、７３０ 第１絶縁膜、７４０ 第２絶縁膜、７５０ 半導体膜、７６０ ゲート電極、７６２ ゲート絶縁膜、７７０ 第３絶縁膜、７８０ エミッタ電極、７８４ 電極部、１０００ 点火装置、２０００ 点火装置、３０００ 点火装置、４０００ 点火装置

Claims (13)

  1. 制御信号に応じてゲートが制御されるパワー半導体素子と、
    予め定められた遮断条件が満たされたか否かを検出する遮断条件検出部と、
    前記パワー半導体素子をオンさせる制御信号が入力されたことに応じて、予め定められた期間の間リセットを指示するリセット信号を出力するリセット部と、
    前記リセット信号に応じてリセットされ、リセット後に前記遮断条件の発生が検出されたことをラッチするラッチ部と、
    前記ラッチ部が前記遮断条件の発生をラッチしていることに応じて、前記パワー半導体素子のゲートをオフ電位に制御する遮断回路と、
    前記ラッチ部のリセット期間中に、前記遮断条件が成立しているにもかかわらず前記パワー半導体素子のゲートがオン電位となることを防止する防止回路と、
    を備える半導体装置。
  2. 前記防止回路は、前記リセット部が前記リセット信号を出力した期間において、前記パワー半導体素子のゲートをオフ電位に制御する請求項１に記載の半導体装置。
  3. 前記防止回路は、前記遮断条件検出部が前記遮断条件の発生を検出した期間において、前記パワー半導体素子のゲートをオフ電位に制御する請求項１に記載の半導体装置。
  4. 前記遮断回路および前記防止回路は、前記パワー半導体素子のゲートおよびエミッタを電気的にそれぞれ接続して、前記パワー半導体素子のゲートをオフ電位にする請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記防止回路は、前記ラッチ部から出力される、前記パワー半導体素子のゲートをオフ電位に制御することを指示する遮断信号と、前記リセット信号との論理和に応じて、前記パワー半導体素子のゲートをオフ電位に制御する請求項１に記載の半導体装置。
  6. 前記防止回路は、前記ラッチ部から出力される、前記パワー半導体素子のゲートをオフ電位に制御することを指示する遮断信号と、前記遮断条件検出部が前記遮断条件の発生を検出して出力する検出信号との論理和に応じて、前記パワー半導体素子のゲートをオフ電位に制御する請求項１に記載の半導体装置。
  7. 前記防止回路は、論理和回路を有し、演算した論理和を前記遮断回路に供給する請求項５または６に記載の半導体装置。
  8. 前記ラッチ部は、前記制御信号を動作電源としてラッチした値を保持する請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記遮断条件検出部、および前記リセット部の少なくとも一方は、前記制御信号を動作電源とする請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記遮断条件検出部は、前記パワー半導体素子が基準温度以上に加熱されたことに応じて、遮断条件が満たされたとする請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記パワー半導体素子は、基板の第１面側に設けられたコレクタ端子、前記基板の第２面側に設けられたゲート端子およびエミッタ端子を有し、
    前記遮断回路は、前記基板の前記第２面側に設けられたドレイン端子およびソース端子を有する請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記パワー半導体素子は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）または縦型ＭＯＳＦＥＴである請求項１から１１のいずれか一項に記載の半導体装置。
  13. 当該半導体装置は、外部からの制御信号に応じて点火コイルに流れる電流を制御するイグナイタである請求項１から１２のいずれか一項に記載の半導体装置。
JP2016016517A 2016-01-29 2016-01-29 半導体装置 Active JP6707874B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016016517A JP6707874B2 (ja) 2016-01-29 2016-01-29 半導体装置
CN201611076287.1A CN107035596B (zh) 2016-01-29 2016-11-29 半导体装置
US15/364,261 US9899804B2 (en) 2016-01-29 2016-11-30 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016016517A JP6707874B2 (ja) 2016-01-29 2016-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2017135684A true JP2017135684A (ja) 2017-08-03
JP6707874B2 JP6707874B2 (ja) 2020-06-10

Family

ID=59386214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016016517A Active JP6707874B2 (ja) 2016-01-29 2016-01-29 半導体装置

Country Status (3)

Country Link
US (1) US9899804B2 (ja)
JP (1) JP6707874B2 (ja)
CN (1) CN107035596B (ja)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075674A (en) * 1972-12-18 1978-02-21 Texas Instruments Incorporated Expandable electronic protection system
US4275701A (en) * 1979-04-26 1981-06-30 Fairchild Camera & Instrument Corp. Ignition control system
US4440130A (en) * 1980-07-15 1984-04-03 Tokyo Shibaura Denki Kabushiki Kaisha Ignition control device
JPS5949425B2 (ja) * 1980-12-08 1984-12-03 株式会社デンソー 内燃機関用点火装置
US4931940A (en) * 1987-06-05 1990-06-05 Honda Giken Kogyo Kabushiki Kaisha Rotational position detector for controlling an internal combustion engine
JP3544714B2 (ja) * 1994-09-28 2004-07-21 株式会社東芝 半導体記憶装置
JP3477852B2 (ja) * 1994-11-04 2003-12-10 株式会社デンソー Ｉｇｂｔ駆動回路および点火装置
JP3210561B2 (ja) * 1995-06-14 2001-09-17 株式会社小糸製作所 放電灯点灯回路
JP3241279B2 (ja) * 1996-11-14 2001-12-25 株式会社日立製作所 保護機能付きスイッチ回路
JP3484123B2 (ja) * 2000-01-12 2004-01-06 株式会社日立製作所 内燃機関用点火装置
US7051724B2 (en) * 2002-12-13 2006-05-30 Hitachi, Ltd. Car-mounted igniter using IGBT
JP3968711B2 (ja) * 2003-04-11 2007-08-29 株式会社デンソー 内燃機関用点火装置およびそのイグナイタ
JP4223331B2 (ja) * 2003-06-13 2009-02-12 株式会社日立製作所 電力制御用半導体素子の保護装置及びそれを備えた電力変換装置
JP4287332B2 (ja) * 2004-07-27 2009-07-01 株式会社ルネサステクノロジ 積分回路、漸減回路、および半導体装置
JP4455972B2 (ja) * 2004-10-08 2010-04-21 三菱電機株式会社 半導体装置
JP4732191B2 (ja) * 2006-02-28 2011-07-27 矢崎総業株式会社 過熱保護機能付き半導体装置の制御回路
JP5201321B2 (ja) * 2007-12-04 2013-06-05 富士電機株式会社 イグナイタシステム
JP4924705B2 (ja) * 2009-04-15 2012-04-25 株式会社デンソー 内燃機関点火装置
US8387598B2 (en) * 2009-08-04 2013-03-05 Fairchild Semiconductor Corporation Ignition system open secondary detection
JP5423377B2 (ja) * 2009-12-15 2014-02-19 三菱電機株式会社 イグナイタ用電力半導体装置
JP5951429B2 (ja) * 2012-02-01 2016-07-13 ルネサスエレクトロニクス株式会社 ウォッチドッグ回路、電源ｉｃ、及びウォッチドッグ監視システム
JP5929361B2 (ja) * 2012-03-16 2016-06-01 富士電機株式会社 半導体装置
CN104321871B (zh) * 2012-11-08 2017-10-10 富士电机株式会社 半导体装置和半导体装置的制造方法

Also Published As

Publication number Publication date
CN107035596A (zh) 2017-08-11
US20170222407A1 (en) 2017-08-03
JP6707874B2 (ja) 2020-06-10
CN107035596B (zh) 2021-01-08
US9899804B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
JP6805496B2 (ja) 半導体装置
US8836042B2 (en) Semiconductor device comprising an IGBT and a constant voltage circuit having switches and normally-on type MOSFETs connected in parallel
JP5900627B2 (ja) イグナイタ、イグナイタの制御方法および内燃機関用点火装置
US10008835B2 (en) Semiconductor apparatus
US20160265501A1 (en) Semiconductor device
CN106979114B (zh) 开关装置
CN107725248B (zh) 半导体装置
KR100423367B1 (ko) 전력변환장치 및 반도체 장치
CN107204365B (zh) 开关装置以及点火装置
JP2019046945A (ja) 半導体装置
US9559098B2 (en) Semiconductor device including voltage dividing diode
CN108063612B (zh) 半导体装置
JP6707874B2 (ja) 半導体装置
JP2005150321A (ja) 半導体装置
JP6634752B2 (ja) デバイス
JP2001244463A (ja) 半導体装置
JP5125899B2 (ja) 内燃機関用点火装置
EP1465342A1 (en) Multichannel electronic ignition device with high voltage controller
JP2019074043A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200504

R150 Certificate of patent or registration of utility model

Ref document number: 6707874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250