CN107026646B - 数字锁相环 - Google Patents

数字锁相环 Download PDF

Info

Publication number
CN107026646B
CN107026646B CN201611164189.3A CN201611164189A CN107026646B CN 107026646 B CN107026646 B CN 107026646B CN 201611164189 A CN201611164189 A CN 201611164189A CN 107026646 B CN107026646 B CN 107026646B
Authority
CN
China
Prior art keywords
frequency
signal
controlled oscillator
control
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611164189.3A
Other languages
English (en)
Other versions
CN107026646A (zh
Inventor
乌里希·莫尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN107026646A publication Critical patent/CN107026646A/zh
Application granted granted Critical
Publication of CN107026646B publication Critical patent/CN107026646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开描述了一种用于跟踪可变频率输入信号的全数字锁相环系统和操作方法。所述ADPLL系统包括数字锁相环和数控振荡器的模型，所述数字锁相环包括所述数控振荡器。所述模型将所述数控振荡器的性质表示为频率的函数，并且具有被布置成接收指示当前目标频率的信号的模型输入端。所述模型被配置成输出至少一个控制信号以将所述数控振荡器的频率控制在更接近于当前目标频率。所述数字锁相环被配置成控制所述数控振荡器以减小所述数控振荡器的频率与所述当前目标频率之间的任何差异，所述任何差异由所述数控振荡器的所述模型与所述数控振荡器之间的任何偏差产生。

Description

数字锁相环
技术领域
本说明书涉及数字锁相环，并且更具体地涉及所有数字锁相环系统和包括此类系统的装置，以及相关的操作方法。
背景技术
锁相环通常是已知的，并且具有一系列不同应用。一般来说，锁相环PLL通过基于输出信号和输入信号的相应的相位之间的关系将输出信号锁定到输入信号，提供产生具有跟踪输入信号的参考频率的高度稳定频率的振荡输出信号的方式。锁相环的常用实施方案包括确定输入参考频率和反馈信号之间的相位差的鉴相器。指示相位差的信号穿过滤波器(通常为低通滤波器)，并且用于控制振荡器，该振荡器的输出端提供输出信号。输出信号的样本经由控制回路(有时包括除以N元件)被反馈以将反馈信号提供到鉴相器。振荡器可以被控制成基于反馈信号的相位和输入信号中的相位之间的差值增大或减小该振荡器的振荡频率，使得输入信号和输出信号之间的相位差保持恒定。
除以N元件可以用于设置或改变输入参考频率和输出信号的频率之间的关系。
锁相环可以被实施为模拟锁相环、数字锁相环(DPLL)(该数字锁相环(DPLL)可以包括一些数字元件)或全数字锁相环(ADPLL)。
一般由控制回路的带宽确定锁相环的响应速率，该带宽取决于包括滤波器的属性的许多因素。在一些应用中，其中参考频率的频率不改变，或仅缓慢地改变，锁相环的响应速率可能是不重要的。然而，在其它应用中，其中参考频率的确变化，锁相环的响应速率可能是相关的。
从而，在一些应用中，可以迅速跟踪其输入参考信号的频率中的改变的数字锁相环可以是有益的。
发明内容
根据本公开的第一方面，提供了一种用于提供跟踪可变频率输入信号的可变频率输出信号的全数字锁相环系统，包括：数字锁相环，该数字锁相环包括数控振荡器，该数控振荡器具有被布置成提供可变频率输出信号的输出端；以及数控振荡器的模型，其中该模型将数控振荡器的性质表示为频率的函数，该模型具有被布置成接收指示可变频率输入信号的当前目标频率的信号的模型输入端，其中数控振荡器的模型被配置成输出至少一个控制信号，以控制数控振荡器的频率更接近当前目标频率，并且其中数字锁相环被配置成控制数控振荡器，以减小数控振荡器的频率与当前目标频率之间的任何差异，该任何差异由数控振荡器的模型与当前目标频率下的数控振荡器之间的任何偏差产生。
在一个或多个实施例中，数字锁相环可以包括滤波器，并且至少一个控制信号可以被布置成修改滤波器的输出信号以控制数控振荡器的频率。
在一个或多个实施例中，至少一个控制信号可以被供应到数控振荡器以控制数控振荡器的频率。
在一个或多个实施例中，数控振荡器的模型可以被配置成生成多个控制信号，每个控制信号提供数控振荡器的频率的不同的控制细度。
在一个或多个实施例中，多个控制信号可以包括提供粗调控制的第一控制信号、提供中度控制的第二控制信号和提供精细控制的第三控制信号。
在一个或多个实施例中，锁相环可以包括滤波器，并且第一控制信号、第二控制信号和第三控制信号可以被布置成修改滤波器的相应的第一输出信号、第二输出信号和第三输出信号以控制数控振荡器的频率。
在一个或多个实施例中，锁相环可以包括滤波器，并且第一控制信号和第二控制信号可以被供应到数控振荡器以控制数控振荡器的频率，并且第三控制信号可以被布置成修改滤波器的输出信号以控制数控振荡器的频率。
在一个或多个实施例中，数控振荡器可以包括多个可变电容元件，并且该控制信号或每个控制信号可以用于改变可变电容元件的电容以改变数控振荡器的频率。
在一个或多个实施例中，多个可变电容元件可以是变容二极管，并且模型可以实施包括多个变容二极管的数控振荡器的模型。该模型可以是线性模型。
在一个或多个实施例中，多个可变电容元件可以是电容器组，并且模型可以实施包括多个电容器组的数控振荡器的模型，每个电容器组具有不同频率分辨率。
在一个或多个实施例中，模型可以包括至少一个查找表。
在一个或多个实施例中，模型可以另外被配置成在当前目标频率的第一值和第二值之间进行内插。
在一个或多个实施例中，锁相环可以包括滤波器，并且该滤波器可以被配置成当检测到在上升频率斜坡信号和下降频率斜坡信号之间，或下降频率斜坡信号和上升频率斜坡信号之间的变换时，输出预设值。
在一个或多个实施例中，锁相环可以包括滤波器，并且模型可以被配置成基于从滤波器输出的一个或多个信号，更新存储在模型中的值。模型可以另外被配置成对从滤波器输出的一个或多个信号进行滤波。可以从在启动阶段期间作为频率的函数的振荡器的设置的测量值，或在测试或校准阶段期间作为频率的函数的振荡器的设置的测量值，或用于振荡器的平均模型值推导出初始存储在模型中的值。
根据本公开的第二方面，提供了一种包括引线框和半导体集成电路的封装，其中该半导体集成电路被配置成提供第一方面的全数字锁相环系统。
根据本公开的第三方面，提供了一种连续波雷达系统，包括：可变频率振荡器，该可变频率振荡器被布置成驱动发射天线；以及调制电路，该调制电路被布置成供应频率调制信号以调制可变频率振荡器的频率，其中该调制电路包括根据第一方面的全数字锁相环系统或根据第二方面的封装。
根据本公开的第四方面，提供了一种用于提供跟踪可变频率输入信号的可变频率输出信号的方法，包括：将指示用于可变频率输入信号的当前目标频率的信号供应到数控振荡器的模型；使用数控振荡器的模型生成至少一个控制信号；使用控制信号控制形成锁相环的一部分的数控振荡器的频率以更接近当前目标频率；以及使用锁相环另外控制数控振荡器的频率，以减小数控振荡器的频率与目标频率之间的任何差异，该任何差异从数控振荡器的模型与当前目标频率下的数控振荡器之间的任何偏差产生。
第一方面的特征还可以是第四方面的对应特征。
附图说明
现将仅通过举例且参考附图详细描述本发明的例子实施例，在附图中：
图1示出其中可以使用的例子全数字锁相环系统的例子系统的示意框图；
图2示出全数字锁相环系统可以用于生成的第一例子信号的图形表示；
图3示出全数字锁相环系统可以用于生成的第二例子信号的图形表示；
图4示出可以用于图1的系统或用于生成图2和图3中所示出的信号的例子全数字锁相环系统的示意框图；
图5示出在频域中表示图4的系统的示意框图；
图6示出使用第一振荡器模型的对应于图4的另外的全数字锁相环系统的示意框图；
图7示出使用第二振荡器模型的对应于图4的另外的全数字锁相环系统的示意框图；
图8示出使用第三振荡器模型的对应于图4的另外的全数字锁相环系统的示意框图；
图9示出使用第四振荡器模型的对应于图4的另外的全数字锁相环系统的示意框图；
图10示出图9中所示出的系统的回路滤波器部分的示意框图；
图11示出可以用于全数字锁相环系统中的第一数控振荡器的示意框图；
图12示出使用第五振荡器模型的对应于图4的另外的全数字锁相环系统的示意框图；
图13示出可以用于全数字锁相环系统中的数控振荡器模型的设置值滤波和更新部分的示意框图；
图14示出可以用于全数字锁相环系统中的第二数控振荡器的示意框图；以及
图15示出流程图，该流程图示出了全数字锁相环系统的例子操作方法。
除非另外指示，否则不同图中的类似项目共享相似的附图标记。
具体实施方式
下面将在用于连续波(CW)雷达系统的上下文内描述例子全数字锁相环系统。然而，应当理解，全数字锁相环(ADPLL)系统和操作方法可以用于大范围的不同应用中，并且不将它们的应用限制于CW雷达系统。下面所描述的ADPLL可以用于任何应用，并且特别地，可以用于其中可以受益于能够跟踪可变频率参考信号的应用中，例如，ADPLL还用于调谐器，该调谐器在卫星无线电系统、电视、车辆智能交通系统(ITS)、以太网收发器、蓝牙和蓝牙低功耗(LE)应用和更多应用中用于各种不同的无线电系统(例如，AM、FM、DAB、DAB+、DAM等)。过程节点变得更小和/或当期望高性能和/或稳固性时，ADPLL系统尤其有用。
参考图1，示出了CW雷达系统100的示意框图。对于本领域的普通技术人员来说，类似的CW雷达系统的结构和操作(没有本文中所描述的ADPPL系统的使用)一般是已知的，并且因此将不再详细描述。CW雷达系统100包括本地振荡器102，该本地振荡器102包括可操作以调制本地振荡器(LO)信号的频率的调制电路或装置104，该本地振荡器(LO)信号经由功率分配器106供应到功率放大器108，以将高功率RF信号供应到发射天线110。功率分配器将LO信号的一小部分供应到系统100的接收器支路。发射天线以发射重复频率发射电磁线性调频脉冲信号，该发射重复频率可以是在例如量级1kHz到100MHz的范围内。接收器天线112被布置成接收从目标反射回来的线性调频脉冲信号的任何部分，并且将EM辐射转变成电信号。电信号被传递到低噪声放大器114，对低噪声放大器114的输出进行滤波以去除不想要的分量，并且由混频器118将所滤波的输出与原始LO信号的一部分进行混合，这生成两个信号：一个处于组合频率，以及另一个处于差频(中频信号IF)。混频器118的输出由放大器放大并且由低通滤波器122进行低通滤波，并且IF信号被传递到主控制和信号处理电路或装置124。
发射器和目标之间的距离导致所发射的线性调频脉冲信号和所接收的反射的线性调频脉冲信号之间的延迟。这转化为频率差，该频率差为IF频率，并且该频率差是雷达系统和目标之间的距离的测量。控制和信号处理装置124处理IF信号，并且确定到反射该信号的目标的距离，或到反射该信号的目标的范围。控制和信号处理装置124还可以将控制信号发给振荡器102和/或调制电路104，以定期调制由天线110发射的EM信号的频率。可变频率信号可以被称为线性调频脉冲信号，但具体地说，系统并不限于线性调频脉冲信号，并且可以使用改变信号的频率的任何调制方案。
例如，图2示出具有线性频率斜坡的第一周期性频率调制信号132的图形表示130。图2示出频率134对时间136的曲线，并且示出从最小频率值F_min(例如，70GHz)到最大频率值F_max(例如，80GHz)的较慢的线性斜坡138，并且然后在较短的时间(例如，1μs)内迅速返回或快速回零到F_min。较慢的线性斜坡138的持续时间可以是在对应于约150μs到1ms的重复时间周期T(且从而对应于在约6.7MHz到1kHz的范围内的重复频率)的例如150μs到1ms的范围内。为了简洁起见，频率调制的重复频率在本文中一般可以被称为“线性调频脉冲频率”，但不旨在仅将频率调制限制于特定的线性调频脉冲频率调制。
另外通过举例，图3示出具有线性频率斜坡的第二周期性频率调制信号142的图形表示140。图3示出频率144对时间146的曲线，并且示出在例如100μs的时间内从最小频率值F_min(例如，70GHz)到最大频率值F_max(例如，80GHz)的较快的线性斜坡148(与图2相比)，并且然后在对应于例如150μs的重复时间周期T(且从而对应于约6.7MHz的重复频率)的时间(例如，50μs)内较不迅速地返回149(与图2相比)到F_min。
应当理解，还可以使用其它可变频率波形，例如相等的上升和下降速率，以及非线性速率，例如抛物线上升和/或下降速率。
从而，调制电路104将调制信号供应到本地振荡器LO以基于周期性调制该本地振荡器LO的频率。如图2和图3中所示出的，调制信号的周期可以非常短，例如，大约100μs，并且期望更短，并且因而调制电路可以具有快速的反应时间，以便能够生成所期望的调制。再者，距离测量的准确性可以随着频率调制的线性度而改善，并且因而调制电路的可靠的线性操作可以是有益的。
图4示出可以用于图1的系统100的调制电路104中的全数字锁相环(ADPLL)系统160的示意框图。ADPLL 160是通用的并且可以用于实施任何类型的频率调制方案。ADPLL系统包括用于接收定义频率调制方案的控制信号的输入端162。在当前时间点，在频率调制方案下，频率计算电路162接收控制信号并且计算频率的当前目标值。频率计算电路162的第一输出端164在到实施全数字锁相环170自身的数控振荡器的模型168的电路或装置的前馈路径166上输出指示当前目标频率值的信号，如在下面将更详细描述的。
频率计算电路162的第二输出端172将指示频率控制字(FCW)的当前值的信号输出到包括加法器176和寄存器178的相位累加器电路174。寄存器178输出存储在寄存器中的当前总相位的值，并且其输出被反馈回到加法器176。加法器将FCW与总相位的当前值加起来，以增加在系统的每个时钟周期上的总相位的当前值。从而，由寄存器178输出作为到全数字锁相环(ADPLL)170的输入的相位的当前总值可以通过改变FCW的量和符号以不同的速率增大和减小，并且从而将对应于所期望的频率调制方案的数字输入提供到ADPLL 170。
ADPLL 170包括输入端，该输入端具有相位差检测器，该相位差检测器在其第一输入端处接收频率调制方案控制信号作为其输入参考频率信号，并且在第二输入端处接收反馈信号的负值。指示参考频率信号和反馈信号之间的相位差的信号被供应到滤波器182(典型地为低通滤波器)，并且滤波器182的输出用于控制数控振荡器186的频率。如由第二加法器184所示出的，由滤波器输出的信号还可以与由数控振荡器186的模型168输出的第一控制信号组合，以修改供应到数控振荡器的频率控制信号。额外地或可替换的是，数控振荡器的模型168可以输出第二控制信号171，该第二控制信号171可以被直接用于修改数控振荡器186的频率，如下面更详细描述的。ADPLL 170还包括反馈路径，该反馈路径可以包括反馈分频器188和时间数字(TDC)转换器190，该反馈分频器188和时间数字(TDC)转换器190将从ADPLL输出的输出频率信号f_out的相位的测量值反馈回到相位差检测器180。数字锁相环的操作类似于ADPLL 170，但是省略第二加法器184以及由来自模型168的信号的数控振荡器186的控制在本领域中一般是已知的，并且本文将不再详细描述。
在图4的ADPLL系统160中，振荡器168的模型用于计算用于物理振荡器186的设置，使得ADPLL 170仅用于去除或减小振荡器168的模型和所实施的振荡器电路186之间的任何差异。这可以允许生成任何形状和速率的频率斜坡，并且该频率斜坡几乎独立于ADPLL 170的回路参数。
图5示出变换成频域的图4的ADPLL系统160的示意框图200。框202表示具有频率fin和相位
Figure BDA0001181479050000081
的可变频率输入信号的源，框204表示数控振荡器的模型，框206表示相位累加器174，该相位累加器174供应具有相位
Figure BDA0001181479050000082
的信号作为到数字锁相环170的输入，框208表示滤波器182，并且框210表示输出具有相位
Figure BDA0001181479050000083
的输出信号的数控振荡器186。
可以将具有一阶回路滤波器且使用振荡器模型的锁相环的相位传递函数h(s)计算为标准形式
Figure BDA0001181479050000091
其中s是式s＝σ+jω的复数，ko是振荡器增益或振荡器陡度，ko′是振荡器模型增益或陡度，ξ是阻尼因数，并且ωn是固有角频率。对于k′o→∞，由于模型的输出始终为0，所以公式(1)归纳为不具有振荡器模型的系统的特性：
Figure BDA0001181479050000092
由此可以通过计算频率斜坡的相位误差的最终值，计算在没有振荡器模型的情况下锁相环的可能的跟踪速度。由以下公式给出相位误差传递函数：
he(s)＝1-h(s) (3)
在拉普拉斯相位域中，可以通过以下公式描述频率斜坡：
Figure BDA0001181479050000093
确定最大频率斜坡速率的条件是该回路仍然保持处于锁定，这意味着相位误差不会超出鉴相器的检测范围：
Figure BDA0001181479050000094
使用拉普拉斯变换的终值定理，这致使：
Figure BDA0001181479050000095
为例如正频率斜坡
Figure BDA0001181479050000096
和二阶系统进行该评估，给出：
Figure BDA0001181479050000097
在限制
Figure BDA0001181479050000098
下，
Figure BDA0001181479050000099
减小为：
Figure BDA0001181479050000101
Figure BDA0001181479050000102
是用于不具有振荡器模型的PLL的最大可能跟踪速度。
对于振荡器的完美模型，
Figure BDA0001181479050000103
并且所以
Figure BDA0001181479050000104
这意味着可以支持任何跟踪速度，并且将不需要反馈控制回路。
一般来说，振荡器的模型和真实振荡器之间的比率将偏离1。假设
Figure BDA0001181479050000105
则a表示真实振荡器与振荡器的模型的偏差。在该情况下，公式(6)变成：
Figure BDA0001181479050000106
从而，真实振荡器和振荡器的模式之间的偏差率是增大ADPLL系统160的跟踪速度的因数。例如，与不具有振荡器模型的PLL相比，1％的偏差将使跟踪速度限制增大至100倍。
再者，带宽从图5中的
Figure BDA0001181479050000107
显著变大为
Figure BDA0001181479050000108
一般来说，传递函数可以具有极点和零点。“极点”是指在其处分母达到零的传递函数中的频率，而“零点”是指在其处分子达到0的频率。极点对应于低通特性，而零点对应于高通特性。从而，零点可以抵消低通滤波器的滚降，且反之亦然。在复平面中的零点和极点的位置限定滤波器的特性。如上面可以看到的，由于在公式(1)分母中的附加项，所以公式(1)具有多于公式(2)的零点。从而，与公式(2)相比公式(1)中的额外项引入额外的零点，该额外的零点抵消滚降，并且限制从一定频率向前衰减。
可以通过考虑图5中的
Figure BDA0001181479050000109
且在不存在来自振荡器模型的噪声贡献的假设下，评定系统的相位噪声性能。这意味着可以关于相位噪声为不具有模型的系统优化系统性能，并且可以通过仅取决于模型的准确性的因素加速跟踪速度。
相同的分析还可以被应用于任何其它系统阶次、负的频率斜率和/或同样应用于不对称鉴相器。基本原理并不改变。
图4示出可以应用于任何类型的频率斜坡和斜坡的形状的ADPLL系统160的实施例。图6示出类似于图4中所示的另外的ADPLL系统220，但是在图6中，由累加器电路224实施频率计算电路162，该累加器电路224包括加法器226和寄存器228，该寄存器228的输出被反馈回到加法器。加法器接收限定频率斜坡陡度的当前值的输入信号230，并且累加器输出是时间的函数的频率控制字FCW(t)的当前值。相位累加器174和ADPLL的结构与图4中所示的大体相同。然而，回路滤波器240包括提供三个滤波器输出信号的三个输出端，该三个滤波器输出信号每个被供应到相应的信号组合器242、信号组合器244、信号组合器246，在相应的信号组合器242、信号组合器244、信号组合器246中，该三个滤波器输出信号每个与由数控振荡器模型250输出的三个控制信号中的相应一个组合。来自振荡器模型250的控制信号与滤波器输出信号组合，以提供数控振荡器260的频率的粗调控制、中等控制和精细控制。当前FCW在线166上被向前馈送到DCO模型250，对于由当前FCW字设置的当前频率，该DCO模型250确定信号施加到DCO 260。通过锁相环减小如由模型设置的DCO的频率和频率的当前目标值之间的任何不匹配。以该方式，ADPLL系统220可以遵循用于频率斜坡的任何形状。
图7示出类似于图6中所示的另外的ADPLL系统270。在ADPLL系统270中，与图6的系统中相比，振荡器294的模型280更准确。这允许数控振荡器的模型280如所示出地通过控制线296、控制线298直接控制数控振荡器294，该控制线296、控制线298可以相应地提供粗调和中等频率控制信号。然后，精细频率控制信号可以由DCO模型280输出，并且在信号组合器292处与回路滤波器290的单个输出组合，以提供DCO 294的精细控制。
由振荡器模型的准确性和ADPLL 170的跟踪范围确定系统160、系统220和系统270的性能。模型的准确性应该在ADPLL的跟踪范围内。在该情况下，ADPLL可以遵循任何频率斜坡或形状。如果模型足够准确，则可以不需要如在图6的系统220中使用的用于粗调和中等频率调整的稳定相位中的一个或多个。在该情况下，可以完全从如在图7中所示出的系统270中的模型推导出振荡器294的粗调和中等频率设置。以该方式，由于将没有用于来自回路滤波器的粗调和中等控制信号s的稳定相位，所以回路滤波器290可以是更简单的，并且锁相环可以是更快的。
系统160、系统220、系统270高度线性，并且不具有用于良好选择的回路参数的频率中的波纹。线性度还取决于回路滤波器的更新频率和回路动态特性之间的关系。例如，可以通过回路动态特性的适当设置和/或通过DCO模型168、DCO模型250、DCO模型280内插具有更高的频率分辨率的频率步进，以及根据回路动态特性，减少由于斜坡的受限的时间分辨率和引起DCO频率中步进改变快速回路设置而造成的任何缺点。
图8示出类似于图7的ADPLL系统270的ADPLL系统300的示意框图，并且在ADPLL系统300中，DCO模型302被配置成提供频率内插。例如，如果相位累加器174的寄存器以60MHz计时，并且DCO304围绕6GHz频率振荡，则根据振荡器的任何划分比率(例如，fDCO/16)，可以内插FCW步进。将频率斜坡提供给DCO 302的系统的斜坡发生器部分将最后使用的(当前)FCW(n)以及下一个FCW(n+1)提供到DCO模型302。DCO模型302被配置成在当前时刻内计算FCW的内插值，该FCW的内插值用于作为DCO频率的当前目标值，以便提供对应于FCW(n)和FCW(n+1)的频率值之间的平滑变化。这可以通过计数参考频率(在该例子中fDcO/16)的两个时钟周期之间的DCO时钟周期的数量，并且当将例如自上一次参考事件的时钟周期的实际数量与时钟周期的总数量相关联时将FCW值内插在FCW(n)和FCW(n+1)之间来完成。对于更简单的调制方案，例如，随时间推移的频率的线性调制，那么线性内插是足够的。对于更复杂的调制方案，那么可以使用非线性内插。再者，可以考虑在两个参考时钟周期之间的时钟周期的总数量内，以及在当前时刻内，通过随时间推移的频率的积分来改变DCO频率。
FCW的分辨率确定斜坡的分辨率且因而确定系统的准确性。
再者，在一些实施例中，DCO模型可以不支持整个线性调频脉冲信号。例如，可以单独通过锁相环170的正常动态特性，操控由图3示出的线性调频脉冲信号的缓慢斜坡部分148。然后，模型可以仅用于支持线性调频脉冲149的更加迅速的快速回零部分(从F_max回到F_min)。在理想条件下，快速回零时间可以接近于0，如图2中所示出的。在上升斜率和下降斜率之间的变换处，可能仍然存在干扰。为了避免该干扰，还可以在具有从模型振荡器模型推导出的值的变换处在回路滤波器中预设一个或多个积分器。
图9示出类似于图7的ADPLL系统270的ADPLL系统320的示意框图，并且在该ADPLL系统320中，DCO模型322和回路滤波器324被配置成减小在上升斜率变换/下降斜率变换处的任何干扰。如上面所提到的，DCO模型322被连接326到回路滤波器324，以提供从振荡器模型322推导出的一个或多个值，该一个或多个值可以用于预设回路滤波器的一个或多个积分器。
图10示出回路滤波器324的示意框图340。回路滤波器340具有输入端342，并且包括比例信号路径344和积分信号路径350。比例信号路径344包括信号倍增器346，该信号倍增器346可以将输入信号与比例系数或因数k_p相乘以实施比例滤波操作。然后，将比例信号与来自在输出求和装置348处的积分信号路径的任何积分信号组合。积分信号路径350包括信号倍增器352、信号组合器354、多路复用器356和寄存器358，该信号倍增器352可以将输入信号与积分系数或因数k_i相乘，该信号倍增器352的输出可以被反馈回到信号组合器354，并且还可以被提供到输出求和装置346。部件354、部件356、部件358和反馈路径共同充当积分器，如由虚线块359指示的。多路复用器356具有在连接到第二输入端的连接326上的DCO模型的输出端，并且可由与斜坡信号的快速回零部分的上升沿对应的定时信号360操作，以表示在上升和下降频率斜坡之间的变换(或反之亦然)。DCO模型322被配置成由在线166上从系统的斜坡发生器部分供应的频率数据，支持在上升和下降频率斜坡之间的变换。
在频率调制信号的较慢的斜坡部分期间，回路滤波器正常操作，以提供来自相位差检测器的输入信号的比例和积分滤波。当较慢的上升斜坡和迅速的快速回零下降斜坡之间的变换由DCO模型322检测到，且通过由DCO模型断言的快速回零上升沿信号360发信号时，切换多路复用器356，并且代替地由DCO模型322为回路滤波器的积分部分供应用于回路滤波器的积分滤波部分的预设值362。这允许操控频率调制信号的迅速的快速回零部分，而不会动态干扰ADPLL。
图11示出可以用于ADPLL系统中的第一例子数控振荡器370的示意框图。数控振荡器370可以特别适合于图6中所示出的ADPLL系统220。使用提供电压控制的电容的变容二极管实施数控振荡器370。数控振荡器370包括连接在一对电感器374、电感器376之间的电流源372。第一镜像对变容二极管378、变容二极管380与该对电感器374、电感器376并联连接，其中该第一镜像对变容二极管378、变容二极管380的阴极连接到第一数模转换器382的输出端。第二镜像对变容二极管384、变容二极管386也并联连接，其中该第二镜像对变容二极管384、变容二极管386的阴极连接到第二数模转换器388的输出端。第三镜像对变容二极管390、变容二极管392也并联连接，其中该第三镜像对变容二极管390、变容二极管392的阴极连接到第三数模转换器394的输出端。还提供一对晶体管396、晶体管398，其中该对晶体管396、晶体管398的相应的集电极连接到电感器，该对晶体管396、晶体管398的发射极连接到接地399，以及该对晶体管396、晶体管398的相应的基极连接到另一个晶体管的集电极。成对的变容二极管、电感器和晶体管提供可调节的频率振荡器，该可调节的频率振荡器的振荡频率可以通过使电路的谐振部分的电容变化而改变。
来自信号组合器242的第一数字控制信号可以被供应到第一DAC382以被转换成模拟信号，供应该模拟信号以使第一对变容二极管378、变容二极管380的阴极偏压。第一对变容二极管378、变容二极管380可以通过允许它们的电容中的大的改变且从而允许振荡频率的大的变化，提供振荡器频率的粗调节。该第一对变容二极管可以提供频率的控制，控制该频率的范围有时被称作过程/电压/温度(PVT)值范围。来自信号组合器244的第二数字控制信号可以被供应到第二DAC 388以被转换成模拟信号，供应该模拟信号以使第二对变容二极管384、变容二极管386的阴极偏压。第二对变容二极管384、变容二极管386可以通过允许它们的电容的中等或中度改变且从而允许振荡频率的中等或适度变化，提供振荡器频率的中等或中度调节。该第二对变容二极管可以提供频率的控制，控制该频率的范围有时被称作采集(ACQ)值范围。来自信号组合器246的第三数字控制信号可以被供应到第三DAC 394以被转换为模拟信号，供应该模拟信号以使第三对变容二极管390、变容二极管392的阴极偏压。第三对变容二极管390、变容二极管392可以通过允许它们的电容微小改变且从而允许振荡频率的精细变化，提供振荡器频率的精细调节。该第三对变容二极管可以提供频率的控制，控制该频率的范围有时被称作跟踪(TR)值范围。
数控振荡器的模型确定用于DCO的具体频率的粗调(PVT)、中等(ACQ)和精细(TR)设置，并且输出适当的数字控制信号。用于粗调频率控制、中等频率控制和精细频率控制的设置可以不是唯一的。首先，粗调值被设置为且仅是频率的函数，即，设置PVT(f)。然后，可以设置中等值，并且中等值是粗调值和频率的函数，即，ACQ(PVT，f)。最后，可以设置精细值，并且精细值是粗调值和中等值以及频率的函数，即，TR(PVT，ACQ，f)。DCO模型考虑DCO频率与PVT、ACQ和TR设置之间的相关性。由于谐振频率的1/(LC)1/2性质，这不是线性相关性，如下面所论述的。针对所有过程、电压和温度设置或借助于存储在单个测量中的参数，DCO模型可以被实施为广义和平均模型，也如下面所描述的。
提供数控振荡器的模型的一种方式是使用查找表。存在若干选项以填充查找表。
第一做法是使用在校准阶段期间正好在ADPLL系统已经启动之后获得或在操作期间重复地进行校准阶段获得的测量值填充查找表。在操作期间重复地进行校准还具有能够遵循任何温度变化的优点。如果正好在启动之后进行校准，则内插可以用于例如使用芯片上的温度传感器基于在操作期间的温度测量值补偿芯片上的任何温度改变。
第二做法是将来自先前斜坡生成周期的真实值存储在查找表中，并且将这些值作为用于下一个斜坡生成周期的最好的猜测。该做法的优点是其是极其线性的，并且也完全遵循温度趋势，而不需要辅助电路系统例如温度传感器。可以通过经由低通滤波器更新存储在查找表中的值，去除或减小值中的时间噪声。如果旧值被存储在低通滤波器的积分器中并且新值被应用于输入端，则相同的低通滤波器可以用于每个查找表条目。
图12示出类似于图6中所示的另外的ADPLL系统400的示意框图，并且该另外的ADPLL系统400包括可以用于实施该第二做法的数控振荡器模型402。数控振荡器模型402包括三个滤波器和存储器电路，分别为滤波器和存储器电路404、滤波器和存储器电路406、滤波器和存储器电路408。第一滤波器和存储器电路404用于粗调值或PVT值，并且具有被布置成在线410上接收来自低通滤波器的粗调或PVT输出的输入端，还具有被布置成供应来自模型402的粗调或控制信号以控制DCO的输出端。第二滤波器和存储器电路406用于中度或ACQ值，并且具有被布置成在线412上接收来自低通滤波器的中度或ACQ输出的输入端，还具有被布置成供应来自模型402的中度或ACQ控制信号以控制DCO的输出端。第三滤波器和存储器电路408用于精细或TR值，并且具有被布置成在线414上接收来自低通滤波器的精细或TR输出的输入端，还具有被布置成供应来自模型402的精细或TR控制信号以控制DCO的输出端。
图13示出示意框图420，该示意框图420示出了滤波器和存储器电路404、滤波器和存储器电路406、滤波器和存储器电路408。每个滤波器和存储器电路包括被布置成接收低通滤波器的相应输出的输入端422。由低通滤波器输出的信号指示在当前时间点处DCO模型设置和实际DCO设置之间的差异。输入端422连接到信号倍增器424，该信号倍增器424还接收滤波器因数k 426并且实施低通滤波器，该低通滤波器提供传入信号的低通滤波，使得ADPLL系统400中的任何噪声被衰减。为了帮助减小系统400的任何不稳定性，低通滤波器的带宽优选地显著低于回路170的带宽。低通滤波器的输出被供应到信号组合器428的第一输入端，该信号组合器428的输出端连接到多路复用器430的第一输入端。多路复用器430的输出被供应到存储器或存储装置432，该存储器或储存装置432存储查找表值。存储器或存储装置432具有被布置成供应来自存储器432中的查找表的对应的控制信号以控制数控振荡器416的输出端434，如图12中所示的。存储器432的输出还通过反馈路径436被供应到信号组合器428的第二输入端。多路复用器430接收预加载控制信号438，该预加载控制信号438操作多路复用器以切换其输入，从而将在第二输入端439上的一个或多个预设值供应到存储器或存储装置432。
电路404、电路406、电路308将每次都改进的初始值提供到DCO模型402，该值用于控制DCO 416。以该方式，随着时间推移，DCO模型变得更准确。应当理解，在其它实施例中，可以使用更少的滤波和值更新电路404、滤波和值更新电路406、滤波和值更新电路408。
DCO模型中的电路404、电路406、电路408和DCO模型可以被配置成允许实现ADPLL系统400的数个不同的操作方法。
在启动期间，DCO振荡器频率可以被测量作为不同设置值的函数，并且设置值可以被存储在存储器中。结果也可以被存储在不同的存储器中(例如，在非易失性存储器中)，使得它们可用作下一次ADPLL系统启动的起始值，以便减少启动时间。在启动测量阶段期间，在每次测量之后，通过设置预加载信号438，存储器432被直接加载有测量值，并且在预设值输入端439上将所测量的设置值提供作为用于每个存储器单元的预设值。如果用于先前启动测量的测量结果已经存储于独立的非易失性存储器中，那么在系统启动之前立即设置预加载信号438，以将输入端439上的来自非易失性存储器的预设值加载到存储器432中。这一第二做法帮助减少ADPLL系统400的启动时间。
在第二方法中，在电路的测试阶段期间，振荡器频率被测量作为DCO设置的函数，并且对应的查找表或测试或校准数据被存储于DCO模型402中的非易失性存储器中。在启动处，设置预加载信号438，并且测试或校准数据被加载到存储器432中作为预设值输入439。虽然该做法可以减少启动时间，但是因为如在前述做法中的未考虑DCO 426的实际温度的任何影响，所以该方法可能较不准确。
在第三方法中，在系统复位之后，用于DCO 416的平均模型的查找表日期被预加载到存储器432中作为输入端439上的预设输入值。在该情况下，从上电复位或系统复位信号推导出预加载信号438。
不论如何推导出初始值，在所有情况下，当通过由对传入值进行滤波且更新存储于存储器装置中的模型值以更新存储于存储器432中的值来完成学习阶段时，在使用振荡器416一段时间之后，DCO模型402对于每个样本将是极其准确的。随着存储在存储器432中的值随着每次迭代变得更准确，在每次迭代之后，回路滤波器值422将变得更小。
用于设置初始值的那些方法可以取决于系统和用户需要。第一做法提供更好的起始值，但是最高程度地延长启动时间。如果使用存储值，则可减少启动时间。第三做法可能需要最长时间以使DCO模型稳定。
可以按以下方式对作为三个控制信号的函数的数控振荡器370的频率进行建模。变容二极管具有作为偏压C(V)特性的函数的平滑电容。在中心，该特性可被认为是线性的。该形式的简单函数：
Figure BDA0001181479050000181
可以用于评估作为由DAC 382、DAC 388、DAC 394输出的控制电压的函数的电容，其中DACin是用于每个可变电容组的等效粗调(PVT)、中等(AQC)或精细(TR)设置。通过设计测量可以延长变容二极管的线性范围。如果在线性操作范围之外操作变容二极管，则代替地可使用多顶式或其它近似。在校准阶段期间可以估计参数以得到足够准确的模型。可以使用以下公式计算数控振荡器的频率：
Figure BDA0001181479050000182
当使用变容二极管时或当在变容二极管的前面使用DAC时，然后由以下公式给出作为由DAC 382、DAC 388、DAC 394输出的分别为V1(粗调)、V2(中等)、V3(精细)的三个控制电压的函数的频率：
Figure BDA0001181479050000191
关于在DAC输入处的设置，公式(11)可以被重写为：
Figure BDA0001181479050000192
乘积LC是具体电容器组的频率贡献，并且因此公式(12)可以被变换为：
Figure BDA0001181479050000193
从而，可以计算或确定用于不同目标频率的DAC输入的设置，并且将由DCO模型输出以控制DAC的对应的DAC设置存储于模型的查找表中。
图14示出可以用于ADPLL系统中的第二例子数控振荡器440的示意框图。数控振荡器440可以特别适合于在图7、图8和图9中所示出的ADPLL系统270、ADPLL系统300、ADPLL系统320。数控振荡器440大体类似于数控振荡器370，除了该数控振荡器440使用电容器组和由编码器452、编码器456、编码器464控制的电可控制开关，以在电容器的不同组合中进行切换来使电容变化。电流源442连接到类似于图11的那些电感器、晶体管进行布置的一对电感器444、电感器446和一对晶体管468、晶体管470，并且经由电感器472连接到接地474。
使用提供电压控制的电容的电容器组和开关实施数控振荡器440。第一电容器组450包括量级5fF的单位电容，并且可以提供在5MHz到10MHz的范围内的粗调频率或PVT改变。第二电容器组454包括量级500aF的单位电容，并且可以提供在0.5MHz到1.2MHz的范围内的中等、适度或ACQ频率改变。第三电容器组460包括量级10aF的单位电容，并且可以提供在15kHz到50kHz的范围内的精细或TR频率改变。电容器组450、电容器组454、电容器组460、电感器和晶体管的电容提供可调节的频率振荡器，该可调节的频率振荡器的振荡频率可以通过使电路的谐振部分的电容变化而改变。
来自DCO模型的第一数字控制信号可以被供应到第一编码器452，以改变第一电容器组450的电容，来提供DCO 440的粗调频率控制。来自DCO模型的第二数字控制信号可以被供应到第二编码器456，以改变第二电容器组454的电容，来提供DCO 440的中等频率控制。例如来自信号组合器292的第三数字控制信号可以被供应到第三编码器464，以改变第三电容器组460的电容，来提供DCO 440的精细频率控制。
在其它实施例中，数控振荡器370和数控振荡器440的特征可以被混合和/或不同地组合，以提供其它合适的数控振荡器。
可以如下实施用于图14的DCO 440的数控振荡器模型。准确和快速的DCO模型有助于生成陡峭频率斜坡。否则模型计算可以限制频率斜坡的陡度而不是用户参数例如斜坡的频率分辨率。
DCO 440是LC振荡器，由三个电容器组450、电容器组454、电容器组460确定该LC振荡器的频率，并且其中电容器组450、电容器组454、电容器组460每个具有不同的频率分辨率。第一电容器组450(有时被称作PVT组)提供具有粗调步进的调谐范围。第二电容器组454(有时被称作采集组ACQ)的步进可以是大约0.1*dfPVT，其中dfPVT是粗调或PVT组450的频率步进大小，使得ADPLL系统270能够正确地锁定。系统性能取决于第三电容器组460(有时被称作TR组)步进，该第三电容器组460(有时被称作TR组)步进可以具有15kHz到50kHz的量级。为了特定目标频率，可能需要正确地设置所有三个电容器组450、电容器组454、电容器组460。设置不是唯一的。为了避免调谐间隙并且为了覆盖DCO的温度飘移，电容器组重叠。
DCO 440的准确的模型可以是特别有益的。如果需要ADPLL 170的反馈回路自身进行较少的控制，则可以改善该反馈回路的线性化。如果计算开销为低，则该准确的模型也是有益的。这可以通过使用更简单的计算如加法和乘法且避免花费工作量和计算周期的更复杂的计算例如平方根计算来实现。
如果电容器组内的单独电容彼此匹配是足够准确的，则可以使用以下公式计算DCO 440的频率：
Figure BDA0001181479050000211
其中pvt、acq和tr是用于第一450电容器组、第二454电容器组和第三460电容器组的编码器设置，并且tempCoeff.x、acqmax和trmax是相应的电容器组的最大编码器设置。
如果不能忽略电容器组内单独电容之间的不匹配，则可以使用以下表达式考虑每个单独电容器的贡献：
Figure BDA0001181479050000212
其中第一总和为针对第一电容器组的单独电容器，第二总和为针对第二电容器组的单独电容器，并且第三总和为针对第三电容器组的单独电容器。项1+tempCoeff.T/To是包括温度系数的温度校正项，可以经验性地确定温度系数，该温度系数可以乘以当前温度T、除以一些特性温度To。
在公式(15)用于计算特定DCO频率fDCO的单独电容器值的情况下，则这在硬件实施方案或软件实施方案上可能耗费大量时间。在一些情况下，对于特定的陡峭频率斜坡，模型计算可限制ADPLL系统可以操控的陡度。从而，在一些情况下，可以通过计算两侧上的平方倒数值来减小计算负担，产生表达式：
Figure BDA0001181479050000213
Figure BDA0001181479050000221
如果温度是已知的，则温度相关项可以移位到左手侧，以给出：
Figure BDA0001181479050000222
其中
Figure BDA0001181479050000223
在电容器组中单独电容器的电容之间的良好匹配的情况下，因为τ2是已知的，所以可以从简单的线性搜索算法获得，或从查找表或通过存储在查找表内的值的线性内插推导出用于第一电容器组、第二电容器组和第三电容器组的设置的计算。存储在查找表中的值的内插可以减小查找表的大小，并且从而可以减小用于查找表的芯片面积。
在ADPLL系统270的启动期间，可以由校准过程确定fpvt，iI、facq，j和ftr，k值，或在ADPLL系统270的生产测试之后，fpvt，iI、facq，j和ftr，k值可以被存储在存储器中。
可被考虑以改善DCO模型的准确性的另外的参数与电容器组中的单独电容器和/或作为频率的函数的DCO 440的振幅响应不匹配。如果DCO 440输出信号f_out的振幅是频率的函数，则可发生用于第一电容器组、第二电容器组和第三电容器组中的每个电容器组的fdco变形，使得该时刻不适配。在该情况下，例如，抛物线函数可以被添加作为等效于补偿不匹配的温度性质的另外的因数。可以从测量或经由回归分析的仿真来确定抛物线函数的参数。
图15示出流程图，该流程图示出了在特定频率斜坡周期期间ADPLL系统160、ADPLL系统220、ADPLL系统270、ADPLL系统300、ADPLL系统320的一般操作方法500。在502处，例如，通过由频率斜坡发生器输出的下一个FCW，发生目标频率的改变。指示当前目标频率的信号被向前馈送到DCO模型，并且在504处，DCO模型用于确定用于DCO的设置，以将DCO频率改变为更接近当前目标频率。在506处，由DCO模型输出一个或多个控制信号，并且例如通过与由滤波器输出的控制信号进行组合，直接或间接使用该一个或多个控制信号，以将振荡器频率更新为更接近匹配当前目标频率。在506处，由DCO输出的信号的一部分通过ADPLL 170被反馈回到相位差检测器，该相位差检测器将输出信号f_out的相位与当前目标频率的相位进行比较。因为f_out的频率已经更接近目标频率，所以所检测的相位差为微小的。然后，回路滤波器对所检测的相位差进行滤波并且输出控制信号，以在514处另外使DCO的频率变化为更接近目标频率。如由过程流程返回线516所示的，方法重复，使得DCO输出信号频率f_out匹配目标频率。在频率斜坡的下一个时钟周期，下一个FCW被添加到目标频率，并且当前目标频率改变，并且方法500一般重复以遵循频率斜坡。
从控制工程学观点出发，存在充当积分器且对频率控制字(FCW)进行积分的斜坡发生器。这提供从频域到相位域的变换。反馈回路分频器188和TDC(时间数字转换器)190还从DCO频率生成斜坡。斜坡之间的偏移是相位差，并且斜坡之间的偏移被回路滤波器182和数控振荡器186视为控制信息。当锁相环170稳定时，由于一些不匹配、延迟等，所以可保持与0不同的相位偏移。在特定的情况下，当偏移变成恒定或0时，回路170被认为处于锁定。回路滤波器182与鉴相器180增益kd和振荡器186增益ko一起限定动态回路特性。
虽然在图15中以串行方式描述和示出，但是应当理解，这些操作的中的一些操作将有效地并行发生在ADPLL系统内，除非上下文另有要求。
与用于跟踪可变频率信号的其它做法相比，包括DCO的模型的ADPLL系统可以具有很多益处。
可以使用具有反馈分频器的模拟或数字PLL，在该反馈分频器中根据频率斜坡调制分频器比率。然而，频率斜坡的线性度和最大陡度将取决于所应用的回路参数和所实施的部件(例如电压控制振荡器(VCO))的线性度。由回路参数限定的PLL的可能的跟踪速度限制频率斜坡的陡度。在线性调频脉冲的上升和下降速度相同的情况下，这将限制雷达系统的可能的分辨率。再者，如果线性调频脉冲的快速回零或复位部分快于线性调频脉冲的操作部分，则快速回零/复位速度影响线性调频脉冲信号的重复速度。
此外，当斜坡再次开始时，始终存在稳定间隔。在稳定期间，斜坡变形并且因而不是线性的。稳定间隔减小可以用于雷达应用自身的线性调频脉冲信号的间隔。在芯片的复位间隔期间，还能够增加带宽。然而，如果在模拟系统中进行，则这将引入干扰。在数字PLL系统中，这可以通过回路滤波器的预充电得到解决，并且可以应用此类机构。
如果要求(例如，具有大的df/dt和例如1MHz的高重复频率的)极其快的线性调频脉冲，则这将要求极其快的回路。根据回路配置、所实施的元件和它们的噪声贡献，鉴相器的量化噪声比回路的相位噪声占优势是可能的。为了使该贡献最小化，需要减小反馈回路的带宽，这将限制线性调频脉冲的陡度。因而，在该做法中，将需要在线性调频脉冲的动态特征和相位噪声要求之间的折衷。
可以通过使用预测和预设振荡器频率的DCO的合适模型消除该相关性。如上面所解释的，可以通过使用ADPLL系统中的DCO的模型，加速例如用于雷达应用的线性调频脉冲生成。可以通过用于DCO的模型加速线性调频脉冲，这允许将DCO预设到所要求的频率，并且同时在回路参数设置中提供更大的自由，例如，以满足系统的相位噪声要求。然后，仅由DCO模型的准确性限制回路的跟踪速度。
在一些实施例中，可以以软件或硬件或其组合实施ADPLL系统160、ADPLL系统220、ADPLL系统270、ADPLL系统300、ADPLL系统320、ADPLL 400中的一些或全部。当以硬件实施时，ADPLL系统中的一些或全部可以被提供作为在包括引线框的封装中的半导体集成电路。
如上面所提到的，ADPLL系统特别适合于用于CW雷达系统。然而，ADPLL系统具有更宽的应用范围，并且还可以用于调谐器中，该调谐器用于无线电(例如，AM、FM、DAB、DAB+、DAM等)、卫星无线电、电视、汽车智能交通系统(ITS)、以太网收发器、蓝牙或蓝牙LE应用和更多应用。
在本说明书中，已经依据选择的细节集合呈现例子实施例。然而，本领域的普通技术人员应理解，可以实践包括这些细节的不同选择的集合的许多其它例子实施例。希望随附权利要求书覆盖所有可能的例子实施例。
可以以任何次序执行任何指令和/或流程图步骤，除非明确陈述具体次序。再者，本领域的技术人员将认识到，虽然已经论述一组例子指令/方法，但是本说明书中的材料可通过各种方式组合，从而还产生其它例子，并且应在此详细描述提供的上下文内来理解。
虽然本公开容许各种修改和可替换形式，但已通过举例在附图中示出并详细描述了本公开的细节。然而，应当理解，在所描述的具体实施例之外的其它实施例也是可能的。也覆盖落在所附权利要求书的范围内的所有修改、等效物和可替换实施例。

Claims (10)

1.一种用于提供跟踪可变频率输入信号的可变频率输出信号的全数字锁相环系统，其特征在于，包括：
数字锁相环，所述数字锁相环包括回路滤波器和数控振荡器，所述回路滤波器包括比例信号路径和积分信号路径，所述数控振荡器具有被布置成提供可变频率输出信号的输出端；以及
所述数控振荡器的模型，其中所述模型将所述数控振荡器的性质表示为频率的函数，所述模型具有被布置成接收指示可变频率输入信号的当前目标频率的信号的模型输入端，其中所述数控振荡器的所述模型被配置成输出至少一个控制信号以将所述数控振荡器的所述频率控制成更接近于所述当前目标频率，并且其中所述数字锁相环被配置成控制所述数控振荡器以减小所述数控振荡器的所述频率与所述当前目标频率之间的任何差异，所述任何差异由所述数控振荡器的所述模型与所述当前目标频率下的所述数控振荡器之间的任何偏差产生；
其中所述回路滤波器被布置成当检测到在上升频率斜坡信号和下降频率斜坡信号之间，或下降频率斜坡信号和上升频率斜坡信号之间的变换时，输出预设值用于所述积分信号路径。
2.根据权利要求1所述的全数字锁相环系统，其特征在于，所述数字锁相环包括滤波器，并且其中所述至少一个控制信号被布置成修改所述滤波器的输出信号以控制所述数控振荡器的所述频率。
3.根据权利要求1所述的全数字锁相环系统，其特征在于，所述至少一个控制信号被供应到所述数控振荡器以控制所述数控振荡器的所述频率。
4.根据权利要求1所述的全数字锁相环系统，其特征在于，所述模型被配置成输出多个控制信号，所述多个控制信号包括提供粗调控制的第一控制信号、提供中度控制的第二控制信号和提供精细控制的第三控制信号。
5.根据权利要求4所述的全数字锁相环系统，其特征在于，所述锁相环包括滤波器，并且所述第一控制信号、所述第二控制信号和所述第三控制信号被布置成修改所述滤波器的相应的第一输出信号、第二输出信号和第三输出信号以控制所述数控振荡器的所述频率。
6.根据权利要求4所述的全数字锁相环系统，其特征在于，所述锁相环包括滤波器，并且所述第一控制信号和所述第二控制信号被供应到所述数控振荡器以控制所述数控振荡器的频率，并且所述第三控制信号被布置成修改所述滤波器的输出信号以控制所述数控振荡器的所述频率。
7.根据权利要求1到权利要求6中任一项所述的全数字锁相环系统，其特征在于，所述数控振荡器包括多个可变电容元件，并且其中所述控制信号或每个控制信号用于改变所述可变电容元件的电容以改变所述数控振荡器的所述频率。
8.一种包括引线框和半导体集成电路的封装，其特征在于，所述半导体集成电路被配置成提供权利要求1到权利要求7中任一项所述的全数字锁相环系统。
9.一种连续波雷达系统，其特征在于，包括：
可变频率振荡器，所述可变频率振荡器被布置成驱动发射天线；以及
调制电路，所述调制电路被布置成供应频率调制信号以调制所述可变频率振荡器的所述频率，其中所述调制电路包括权利要求1到权利要求7中任一项所述的全数字锁相环系统或权利要求8所述的封装。
10.一种用于提供跟踪可变频率输入信号的可变频率输出信号的方法，其特征在于，包括：
将指示用于所述可变频率输入信号的当前目标频率的信号供应到数控振荡器的模型；
使用所述数控振荡器的所述模型生成至少一个控制信号；
使用所述控制信号以将形成锁相环的一部分的数控振荡器的频率控制成更接近于所述当前目标频率；以及
使用所述锁相环另外控制所述数控振荡器的所述频率，以减小所述数控振荡器的所述频率与所述目标频率之间的任何差异，所述任何差异由所述数控振荡器的所述模型与所述当前目标频率下的所述数控振荡器之间的任何偏差产生；
其中当检测到在上升频率斜坡信号和下降频率斜坡信号之间，或下降频率斜坡信号和上升频率斜坡信号之间的变换时，输出预设值用于回路滤波器的积分信号路径并且通过所述回路滤波器的比例信号路径提供比例滤波。
CN201611164189.3A 2016-01-06 2016-12-15 数字锁相环 Active CN107026646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16150342.0 2016-01-06
EP16150342.0A EP3190704B1 (en) 2016-01-06 2016-01-06 Digital phase locked loops

Publications (2)

Publication Number Publication Date
CN107026646A CN107026646A (zh) 2017-08-08
CN107026646B true CN107026646B (zh) 2022-05-31

Family

ID=55072547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611164189.3A Active CN107026646B (zh) 2016-01-06 2016-12-15 数字锁相环

Country Status (3)

Country Link
US (1) US10382045B2 (zh)
EP (1) EP3190704B1 (zh)
CN (1) CN107026646B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103740B2 (en) * 2015-11-02 2018-10-16 Nxp Usa, Inc. Method and apparatus for calibrating a digitally controlled oscillator
US9673829B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
US10503122B2 (en) 2017-04-14 2019-12-10 Innophase, Inc. Time to digital converter with increased range and sensitivity
US10594300B2 (en) * 2017-10-25 2020-03-17 Microsemi Semiconductor Ulc Digital phase locked loop clock synthesizer with image cancellation
CN108092661B (zh) * 2018-01-15 2021-05-28 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
RU187475U1 (ru) * 2018-08-09 2019-03-06 Общество с ограниченной ответственностью "Мир радиоэлектроники и информационных технологий" Высокочастотный регулируемый генератор, управляемый напряжением
US10840921B2 (en) * 2018-09-07 2020-11-17 Innophase Inc. Frequency control word linearization for an oscillator
US10622959B2 (en) 2018-09-07 2020-04-14 Innophase Inc. Multi-stage LNA with reduced mutual coupling
US11095296B2 (en) 2018-09-07 2021-08-17 Innophase, Inc. Phase modulator having fractional sample interval timing skew for frequency control input
US10771234B2 (en) 2018-09-28 2020-09-08 Qualcomm Incorporated Apparatus and method for an all-digital phase lock loop
EP3648352A1 (en) 2018-10-31 2020-05-06 Stichting IMEC Nederland Signal generator
US11070196B2 (en) 2019-01-07 2021-07-20 Innophase Inc. Using a multi-tone signal to tune a multi-stage low-noise amplifier
US10728851B1 (en) 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
TWI684768B (zh) * 2019-01-25 2020-02-11 睿寬智能科技有限公司 相位檢測方法及其相位檢測電路
CN109787561A (zh) * 2019-01-30 2019-05-21 北京智芯微电子科技有限公司 线性调频信号的发生器
EP3739760A1 (en) * 2019-05-15 2020-11-18 NXP USA, Inc. Methods and apparatuses for digitally controlled oscillator frequency resolution control
US11552635B2 (en) 2019-05-20 2023-01-10 Cypress Semiconductor Corporation High performance inductive sensing all digital phase locked loop
US10826505B1 (en) * 2019-06-24 2020-11-03 Nxp B.V. All digital phase locked loop (ADPLL) with frequency locked loop
KR102470031B1 (ko) * 2020-11-26 2022-11-23 한국전자기술연구원 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법
CN112838862B (zh) * 2021-01-08 2023-09-19 东南大学 一种基于全数字锁相环的宽带射频信号频率检测与跟踪装置
US11689206B1 (en) * 2022-03-04 2023-06-27 Nxp B.V. Clock frequency monitoring for a phase-locked loop based design

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365190A (zh) * 2001-01-09 2002-08-21 日本电气株式会社 具有可变输出频率的pll电路
CN1901375A (zh) * 2005-03-18 2007-01-24 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有双调谐单元的线性锁相环路
JP2009027581A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2754604B1 (fr) 1992-06-05 1999-04-09 Thomson Csf Dispositif de linearisation d'une rampe de modulation de frequence et son application a un radio-altimetre
US7046098B2 (en) * 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
DE10345497B4 (de) * 2003-09-30 2006-12-21 Infineon Technologies Ag Oszillatorschaltung, insbesondere für den Mobilfunk
US7183860B2 (en) * 2004-08-12 2007-02-27 Texas Instruments Incorporated Gain calibration of a digital controlled oscillator
EP1814230A1 (en) * 2006-01-30 2007-08-01 Infineon Technologies AG Phase locked loop circuitry with digital loop filter
US7439817B2 (en) * 2006-02-16 2008-10-21 Texas Instruments Incorporated Frequency tuning range extension and modulation resolution enhancement of a digitally controlled oscillator
KR100847687B1 (ko) * 2006-10-20 2008-07-23 (주)에프씨아이 주파수합성기 및 주파수조절방법
JP4768645B2 (ja) * 2007-02-16 2011-09-07 パナソニック株式会社 Ｐｌｌ回路、およびそれを備えた無線装置
CN101262225B (zh) * 2008-04-11 2011-02-16 湖南大学 锁相环频率合成器
US8022849B2 (en) * 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
JP2010035098A (ja) * 2008-07-31 2010-02-12 Sony Corp 位相同期回路並びに記録再生装置および電子機器
EP2194646B1 (en) * 2008-12-04 2013-01-02 STMicroelectronics Srl Method of improving noise characteristics of an ADPLL and a relative ADPLL
TWI364169B (en) * 2008-12-09 2012-05-11 Sunplus Technology Co Ltd All digital phase locked loop circuit
TWI371923B (en) * 2009-01-21 2012-09-01 Univ Nat Taiwan Phase locked loop
GB2467379B (en) * 2009-02-03 2013-05-22 Cambridge Silicon Radio Ltd Phase-locked loop
CN101814917B (zh) * 2009-02-19 2012-03-28 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器
EP2237418B1 (en) * 2009-04-03 2017-10-04 Nxp B.V. Frequency synthesiser
CN101944910B (zh) * 2009-07-07 2017-03-22 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
US8384488B2 (en) * 2009-10-07 2013-02-26 Intel Mobile Communications GmbH Phase-lock in all-digital phase-locked loops
KR101360502B1 (ko) * 2010-09-07 2014-02-07 한국전자통신연구원 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법
US8536916B1 (en) * 2011-09-12 2013-09-17 Entropic Communications, Inc. Digitally controlled oscillator with thermometer sigma delta encoded frequency control word
US8953730B2 (en) * 2012-04-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
TWI492545B (zh) * 2012-09-14 2015-07-11 Univ Nat Chiao Tung 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法
US8872556B1 (en) * 2013-04-30 2014-10-28 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US9030241B2 (en) * 2013-04-30 2015-05-12 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365190A (zh) * 2001-01-09 2002-08-21 日本电气株式会社 具有可变输出频率的pll电路
CN1901375A (zh) * 2005-03-18 2007-01-24 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有双调谐单元的线性锁相环路
JP2009027581A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体集積回路
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法

Also Published As

Publication number Publication date
US20170194973A1 (en) 2017-07-06
EP3190704B1 (en) 2018-08-01
EP3190704A1 (en) 2017-07-12
US10382045B2 (en) 2019-08-13
CN107026646A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
CN107026646B (zh) 数字锁相环
US8515374B2 (en) PLL circuit, and radio communication apparatus equipped with same
US9281823B2 (en) Single insertion trimming of highly accurate reference oscillators
CN101272142B (zh) 频率合成器
US7884655B2 (en) Control circuitry
US20100323643A1 (en) Frequency synthesis
CN107896109B (zh) 锁相回路以及在锁相回路中产生锯齿波信号的方法
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
CN107257239B (zh) 一种基于模拟补偿的温度补偿高频晶体振荡器
KR20170106495A (ko) 위상 고정 루프(pll) 아키텍쳐
CN110324038B (zh) 使用锁相环来快速建立斜坡生成
US7161443B2 (en) Temperature compensated crystal oscillator
EP1039640A1 (en) PLL circuit
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
CN101783680B (zh) 频率综合器及其校准方法
CN112134558A (zh) 具有锁频环的全数字锁相环（adpll）
US7068112B2 (en) Phase-control circuit arrangement and method for operating said circuit arrangement
CN116671015A (zh) 数字到时间转换器的参数误差校准
US7148758B1 (en) Integrated circuit with digitally controlled phase-locked loop
CN201270504Y (zh) 频率合成器
US11231741B1 (en) Systems and methods for generating clock signals
KR101782728B1 (ko) 저잡음을 갖는 온도 보상 발진기를 위한 시스템 및 방법
Shen et al. A 24 GHz Self-Calibrated All-Digital FMCW Synthesizer With 0.01% RMS Frequency Error Under 3.2 GHz Chirp Bandwidth and 320 MHz/µs Chirp Slope
Kempf et al. A 12 GHz all-digital PLL with linearized chirps for FMCW radar
US8502588B2 (en) Clock generation system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant