KR102470031B1 - 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법 - Google Patents

고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법 Download PDF

Info

Publication number
KR102470031B1
KR102470031B1 KR1020200160594A KR20200160594A KR102470031B1 KR 102470031 B1 KR102470031 B1 KR 102470031B1 KR 1020200160594 A KR1020200160594 A KR 1020200160594A KR 20200160594 A KR20200160594 A KR 20200160594A KR 102470031 B1 KR102470031 B1 KR 102470031B1
Authority
KR
South Korea
Prior art keywords
signal
dlf
chirp
output
chirp signal
Prior art date
Application number
KR1020200160594A
Other languages
English (en)
Other versions
KR20220072978A (ko
Inventor
이성호
주하람
장성천
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to PCT/KR2020/016894 priority Critical patent/WO2022114258A1/ko
Priority to KR1020200160594A priority patent/KR102470031B1/ko
Publication of KR20220072978A publication Critical patent/KR20220072978A/ko
Application granted granted Critical
Publication of KR102470031B1 publication Critical patent/KR102470031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

고속 광대역 FMCW 주파수 변조기 및 그 비선형성 보상 방법이 제공된다. 본 발명의 실시예에 따른 FMCW 주파수 변조기는, 첩 신호를 생성하여 DLF와 MMD로 인가하는 FMPG, FMPG에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정하는 AGC,기준 신호와 MMD의 출력 신호 간의 차를 산출하는 BBPFD, BBPFD에서 출력되는 차 신호를 누산하되, 누산시 AGC에 의해 이득이 조정된 첩 신호를 이용하는 DLF; DLF의 출력 신호를 기초로, 첩 신호를 생성하여 FMCW 신호로 출력하는 DCO, DCO에서 생성된 첩 신호를 분주하되, FMPG에서 생성된 첩 신호를 기초로 분주 비율을 변조하는 MMD를 포함한다. 이에 의해, 다중 변조 방식의 디지털 위상 동기화 루프를 주파수 변조기에 활용함으로써 고속 첩, 광대역을 구현하면서도 좋은 클락 지터 성능을 가질 수 있게 된다.

Description

고속 광대역 FMCW 주파수 변조기 및 그 비선형성 보상 방법{High-speed broadband FMCW frequency modulator and nonlinearity compensation method thereof}
본 발명은 FMCW 주파수 변조기에 관한 것으로, 더욱 상세하게는 목표 객체의 특성(움직임, 상태 등)을 파악하기 위한 고속 첩, 광대역 FMCW 주파수 변조기, 변조기의 적응형 이득 제어와 비선형성 보상 및 초기 보정 방법에 관한 것이다.
최근 FMCW(Frequency Modulated Continuous Wave) 레이더 신호를 이용하여 표적을 실시간으로 탐지하고, 거리, 속도 등의 정보를 추출하는 방법에 대한 연구가 많이 진행되고 있다.
특히 고해상도의 표적 정보를 얻기 위해서는 펄스 폭이 매우 좁고 넓은 대역폭의 주파수 변조가 요구되는데, 기존에 많이 쓰였던 DDS(Direct Digital Synthesizer) 방식의 주파수 변조기는 위상 동기화 루프가 없기 때문에 고속의 선형적인 첩 신호를 생성하는 데 큰 어려움이 있다. 또한 추가적으로 고성능의 DAC(Digital-to-Analog-Converter)와 필터가 요구되므로 소모전력과 사이즈 측면에서 단점을 가지고 있다.
한편 위상 동기화 루프를 포함하는 주파수 변조기도 분주 비율 변조 방식을 활용할 경우 고속 첩, 광대역 FMCW 신호를 생성하기 위해서는 높은 대역폭이 필수적인데 내부 위상동기와 루프의 제한적인 대역폭으로 인하여 고속 첩이 어려우며 내부의 delta-sigma modulator의 양자화 잡음은 필터링이 잘 안 돼서 출력 클락의 지터 성능이 떨어진다는 단점이 있다. 뿐만 아니라 직접 VCO(Voltage Controlled Oscillator) 변조 방식의 주파수 변조기도 위상 동기화 루프의 대역폭은 낮아도 되지만 VCO 이득에 민감하여 PVT(Process-Voltage-Temperature) 변화에 취약하다는 단점이 있다.
또한 기존의 주파수 변조기들은 광대역 변조의 특성상 첩 성능이 DCO(Digitally Controlled Oscillator)나 DAC(Digital to Analog Converter)의 비선형성에 큰 영향을 받고 있다. 그 결과로 목표 객체 탐지의 정확도가 떨어지는 문제가 발생한다.
따라서 고속 첩, 광대역 FMCW 주파수 변조기가 높은 선형성을 갖도록 구현하기 위해 새로운 방식의 비선형성 보상 기술들이 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 다중 변조를 활용한 고속 첩, 광대역 FMCW 주파수 변조기 및 이 변조기의 적응형 이득 제어와 비선형성 보상 및 초기 보정 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, FMCW 주파수 변조기는, 첩 신호를 생성하여 DLF(Digital Loop Filter)와 MMD(Multi-Modulus Divider)로 인가하는 FMPG(Frequency Modulation Profile Generator); FMPG에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정하는 AGC(Automatic Gain Controller); 기준 신호와 MMD의 출력 신호 간의 차를 산출하는 BBPFD(Bang-Bang Phase-Frequency Detector); BBPFD에서 출력되는 차 신호를 누산하되, 누산시 AGC에 의해 이득이 조정된 첩 신호를 이용하는 DLF; DLF의 출력 신호를 기초로, 첩 신호를 생성하여 FMCW(Frequency Modulated Continuous Wave) 신호로 출력하는 DCO(Digitally-Controlled Oscillator); DCO에서 생성된 첩 신호를 분주하되, FMPG에서 생성된 첩 신호를 기초로 분주 비율을 변조하는 MMD;를 포함한다.
본 발명의 실시예에 따른 FMCW 주파수 변조기는, FMPG에서 생성되어 MMD로 인가되는 첩 신호를 델타-시그마 변조하는 DSM(Delta-Sigma Modulator);을 더 포함할 수 있다.
AGC는, FMPG에서 생성되는 첩 신호와 BBPFD에서 출력되는 차 신호를 기초로, FMPG에서 생성되는 첩 신호의 이득을 조정할 수 있다.
AGC는, BBPFD에서 출력되는 차 신호를 누산하는 제1 누산기; 분주 비율이 양수인 구간에서 제1 누산기의 제1 누적 값을 출력하는 제1 스위치; 분주 비율이 음수인 구간에서 제1 누산기의 제2 누적 값을 출력하는 제2 스위치; 제2 스위치에 의해 출력되는 제2 누적 값과 제1 스위치에 의해 출력되는 제1 누적 값의 차를 계산하는 감산기; 감산기의 부호를 판정하는 판정기; 판정기에서 판정된 부호가 + 이면, 게인을 감소시키는 제2 누산기;를 포함할 수 있다.
제2 누산기는, 판정기에서 판정된 부호가 - 이면, 게인을 증가시킬 수 있다. 분주 비율의 주기 마다 게인 조정이 이루어질 수 있다.
DLF는, BBPFD에서 출력되는 차 신호에 제1 가중치를 적용하여 누산하되, 누산시 AGC에 의해 이득이 조정된 FMPG에서 생성되는 첩 신호를 함께 누산할 수 있다.
DLF는, BBPFD에서 출력되는 차 신호에 제2 가중치를 적용하여 더 누산할 수 있다.
본 발명의 실시예에 따른 FMCW 주파수 변조기는, DLF의 출력 신호를 선형으로 보상하는 보상부;를 더 포함하고, DCO는, 보상부에서 보상된 신호를 기초로, 첩 신호를 생성하여 FMCW 신호로 출력할 수 있다.
한편, 본 발명의 다른 실시예에 따른, FMCW 주파수 변조방법은, FMPG가, 첩 신호를 생성하여 DLF와 MMD로 인가하는 단계; AGC가 FMPG에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정하는 단계; BBPFD가 기준 신호와 MMD의 출력 신호 간의 차를 산출하는 단계; DLF가, BBPFD에서 출력되는 차 신호를 누산하되, 누산시 AGC에 의해 이득이 조정된 첩 신호를 이용하는 단계; DCO가, DLF의 출력 신호를 기초로, 첩 신호를 생성하여 FMCW 신호로 출력하는 단계; MMD가, DCO에서 생성된 첩 신호를 분주하되, FMPG에서 생성된 첩 신호를 기초로 분주 비율을 변조하는 단계;를 포함한다.
한편, 본 발명의 다른 실시예에 따른, FMCW 주파수 변조기는, 기준 신호와 MMD의 출력 신호 간의 차를 산출하는 BBPFD; BBPFD에서 출력되는 차 신호를 누산하는 DLF; DLF의 출력 신호를 선형으로 보상하는 보상부; 보상부에서 보상된 신호를 기초로, 첩 신호를 생성하여 FMCW 신호로 출력하는 DCO; DCO에서 생성된 첩 신호를 분주하는 MMD;를 포함한다.
한편, 본 발명의 다른 실시예에 따른, FMCW 주파수 변조방법은, BBPFD가, 기준 신호와 MMD의 출력 신호 간의 차를 산출하는 단계; DLF가, BBPFD에서 출력되는 차 신호를 누산하는 단계; 보상부가, DLF의 출력 신호를 선형으로 보상하는 단계; DCO가, 보상부에서 보상된 신호를 기초로, 첩 신호를 생성하여 FMCW 신호로 출력하는 단계; MMD가, DCO에서 생성된 첩 신호를 분주하는 단계;를 포함한다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 다중 변조 방식의 디지털 위상 동기화 루프를 주파수 변조기에 활용함으로써 고속 첩, 광대역을 구현하면서도 좋은 클락 지터 성능을 가질 수 있게 된다.
또한, 본 발명의 실시예들에 따르면, 다중 변조 방식에서 실시간 적응형 이득 제어 방법을 접목시켜, 두 변조 경로 간의 이득 매칭 성능을 높일 수 있으므로 고선형성의 첩 신호 발생이 가능해진다.
나아가, 본 발명의 실시예들에 따르면, DCO나 DAC의 비선형성에 의한 성능 저하를 보상 Mapping (Nbit-to-Nbit)을 통해 선형화함으써 고선형성을 가진 첩 신호 발생이 가능하고, M개의 구간으로 나눈 LUT(Look-up Table) 기반의 디지털 구현으로 Mapping 구조가 간단하고 초기 보정 절차도 비교적 간단하게 진행할 수 있게 된다.
도 1. FMCW 레이다 전송파와 수신파 신호 예시.
도 2. 저속 첩에 비해 고속 첩이 가능할 때 완화된 밴드패스 대역폭 예시
도 3. 첩 속도에 따른 IF 주파수와 플리커 노이즈의 관계
도 4. 고속 첩, 광대역 FMCW 주파수 변조기의 전체 구조도.
도 5. 직접 변조 경로 이득의 분주 비율 변조 경로 이득에 대한 상관관계에 따른 위상 동기화 루프 출력 파형 (a) 고이득 (b) 저이득 (c) 일치.
도 6. AGC의 블록 다이어그램
도 7. AGC의 타이밍 다이어그램
도 8. FMCW 레이다 전송파/수신파 신호의 비선형성이 미치는 효과
도 9. FMCW 변조기 내의 Nbit-to-Nbit NC Mapping 예시
도 10. 4개의 구간으로 나눈 LUT 기반 NC Mapping (Nbit-to-Nbit) 예시
도 11. M개의 구간으로 확장된 LUT 기반 NC Mapping (Nbit-to-Nbit)
도 12. N-bit NC Mapping의 M개의 계수 초기 보정 방법
도 13. Verilog Simulation 조건
도 14. Verilog Simulation 및 제작된 IC 레이아웃 사진
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
FMCW 레이더 신호를 이용한 표적 탐지 기술은 전송하는 FMCW 레이더 신호와 이 신호가 물체에 부딪힌 후에 반사되어 들어오는 레이더 신호 간의 시간 및 위상 차이를 이용하여 물체로부터 정보(움직임, 거리 등)를 추출하는 기술이다.
FMCW 신호로는 주로 정현파(Sine wave), 톱니파(Sawtooth wave), 삼각파(Triangle wave), 구형파(Square wave) 형태로 주파수 변조된 신호들이 쓰인다. 특히 이 중에서도 삼각파와 톱니파가 가장 널리 쓰이고 있으며 톱니파의 레이더 신호를 인가하였을 때 전송된 레이더 신호와 수신된 레이더 신호의 위상 차이는 도 1과 같다. 이 때 실제 주파수 변조가 일어나는 시간을 첩 시간(tCHIRP)이라고 하고 변조되는 주파수 양을 변조 대역폭(BWCHIRP)이라고 한다. 그리고 전송된 레이더 신호와 수신된 레이더 신호의 같은 시간에서의 주파수 차이를 IF(Intermediate Frequency) 주파수라고 한다.
이 때 IF 주파수는 레이더 소스와 물체 사이의 거리가 R, 물체의 속력을 v라고 할 때 다음의 식과 같이 표현된다.
타겟 IF 주파수, fIF(t)
Figure 112020127348551-pat00001
한편 이렇게 다운 컨버전 된 IF 주파수 신호는 밴드패스 필터를 통과하여 레이더 신호 처리부에 전달되는데 첩 시간이 길수록 IF 주파수가 낮아져서 밴드패스 필터의 하이패스 코너가 낮아져야 한다는 문제점이 있다. 따라서 도 2와 같이 첩 시간을 줄이면 밴드패스 필터의 하이패스 코너를 완화시켜 줄 수 있으며 이는 시스템적인 이득을 가져온다.
또한 고속 첩이 가능하면 IF 주파수가 높기 때문에 도 3과 같이 IF 신호가 오실레이터 플리커 노이즈에 묻히지 않고 높은 신호대잡음비(SNR)을 가질 수 있어서 전체 레이더 시스템의 SNR을 높일 수 있다는 장점이 있다. 같은 첩 시간에 대하여 변조 대역폭이 커지면 상대적으로 고속 첩이 되기 때문에 이렇게 고속 첩, 광대역 FMCW 주파수 변조기를 구현하는 것은 고해상도 레이더 물체 탐지 기술에 필요하다고 할 수 있다.
본 발명의 일 실시예에 따른 고속 첩, 광대역 FMCW 변조기의 전체 구조는 도 4와 같다. 첩 대역폭과 클락 지터간의 트레이드오프 상관관계를 깨고 둘 모두의 성능을 개선하기 위해 다중 변조 방식의 위상 동기화 루프를 활용하여 FMCW 변조기를 구성하였다.
본 발명의 실시예에 따른 고속 첩, 광대역 FMCW 주파수 변조기는, 도 4에 도시된 바와 같이, BBPFD(Bang-Bang Phase-Frequency Detector)(105), DLF(Digital Loop Filter)(110), DSM(Delta-Sigma Modulator)(115), DEC(row & column DECoder)(120), DCO(Digitally-Controlled Oscillator)(125), AGC(Automatic Gain Controller)(130), Multiplier(135), FMPG(Frequency Modulation Profile Generator)(140), DSM(145), MMD(Multi-Modulus Divider)(150)를 포함하여 구성된다.
본 발명의 실시예에 따른 고속 첩, 광대역 FMCW 주파수 변조기는, BBPFD(105), DCO(125), MMD(150) 등의 블록을 제외하고는 올-디지털로 구성된 위상 동기화 루프이며, 주파수 변조 경로라고 할 수 있는 '직접 DCO 변조 경로(Direct DCO Modulation Path)'와 위상 변조 경로라고 할 수 있는 '분주 비율 변조 경로(Division Ratio Modulation Path)'로 이루어된다.
FMPG(140)는 첩 신호를 생성하여, Multiplier(135)를 통해 DLF(110)로 인가하고, DSM(145)을 통해 MMD(150)로 인가한다. DSM(145)에 의해 FMPG(140)에 의해 생성된 첩 신호는 델타-시그마 변조되어 MMD(150)로 인가된다.
AGC(130)는 FMPG(140)에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정한다. 이를 위해, AGC(130)는 FMPG(140)에서 생성되는 첩 신호와 BBPFD(105)에서 출력되는 차 신호를 기초로, FMPG(140)에서 생성되는 첩 신호의 이득을 조정하기 위한 게인을 생성한다. AGC(130)의 세부 구성에 대해서는 상세히 후술한다.
Multiplier(135)는 FMPG(140)에서 생성된 첩 신호와 AGC(130)에 의해 생성된 게인을 곱하여, 게인이 조정된 첩 신호를 DLF(110)로 인가한다.
BBPFD(105)는 기준 신호와 MMD(150)의 출력 신호 간의 차(error)를 산출하여, DLF(110)로 출력한다.
DLF(110)는 BBPFD(150)에서 출력되는 차 신호를 누산하되, 누산시 AGC(130)에 의해 이득이 조정된 첩 신호를 이용한다. 구체적으로, DLF(110)는 BBPFD(105)에서 출력되는 차 신호에 가중치 α를 적용하여 누산하되, 누산시 AGC(130)에 의해 이득이 조정된 첩 신호를 함께 누산한다. 또한, DLF(110)는 누산 결과에 BBPFD(105)에서 출력되는 차 신호에 가중치 β를 적용한 값을 더 누산한다.
DSM(115)은 DLF(110)의 출력 신호를 델타-시그마 변조하여, DEC(120)를 통해 DCO(125)로 전달한다. DCO(125)는 DLF(110)의 출력 신호를 기초로, 첩 신호를 생성하여 FMCW 신호로 출력한다.
MMD(150)는 DCO(125)에서 생성된 첩 신호를 분주한다. 이때, MMD(150)는 FMPG(140)에서 생성된 첩 신호를 기초로 분주 비율을 변조한다.
다중 변조 방식의 위상 동기화 루프는 최적화된 동작을 위해서 두 변조 경로 간의 이득 매칭과 지연 매칭이 매우 중요하다. FMPG(140)에서 만들어진 삼각파 혹은 톱니파 첩 신호에 대하여 주파수 변조 경로는 하이패스 특성을 갖고 위상 변조 경로는 로우패스 특성을 갖기 때문에 두 경로간의 매칭이 잘 맞아야만 올패스 특성을 갖게 되어 변조 대역폭과 클락 지터간의 상관관계를 비로소 깨트릴 수 있다.
일반적으로 디지털 루프를 구성하였을 때 두 경로 간의 지연 불일치는 크지 않고 그에 따른 영향도 미미하다. 반면 이득 불일치는 큰 부작용을 낳을 수 있기 때문에 본 발명의 실시예에서는 새로운 실시간 적응형 이득 제어 방법을 제시한다.
이득 불일치에 따른 분주 클락 주파수와 위상 에러, BBPFD(105) 등을 그려보면 도 5와 같다.
도 5(a)처럼 직접 변조 경로의 이득이 분주 비율 변조 경로의 이득에 비해 클 경우에 출력 클락의 주파수 편차는 이상적인 FMCW 주파수 편차보다 크다. 이에 따라 분주 클락의 주파수 파형도 삼각파이며 그 평균값은 레퍼런스 클락의 주파수와 같다. 이 때 BBPFD(105)의 입력에서 검출되는 위상 에러는 레퍼런스 클락과 분주 클락의 주파수 차이를 적분한 값으로 얻어진다.
오픈 루프 동작에서는 BBPFD(105)의 출력은 분주 클락의 주파수 파형 기울기가 양수이냐 음수이냐에 따라 +1과 -1이 주기적으로 번갈아 가며 나온다. 따라서 BBPFD(105) 출력의 부호는 기울기 값이 바뀔 때 함께 바뀐다.
한편 클로스드 루프 동작이 되면 Bang-Bang 위상/주파수 트랙킹 특성에 따라 BBPFD(105)의 출력이 좀 더 일찍 바뀐다. 일반적으로 DLF(110)의 비례 이득인 가 적분 이득인 보다 충분히 크다면 위상 동기화 루프는 입력 위상 에러를 삼각파 모양으로 트랙킹 하고 Bang-Bang 트랙킹 위상이 오픈 루프에서의 위상 에러와 만나는 지점에서 BBPFD(105) 출력은 바뀌게 된다. 직접 변조 이득이 분주 비율 변조 이득보다 작으면 도 5(b)와 같이 반대의 파형을 보이게 된다.
한편 이득 매칭이 잘 이루어져서 두 경로의 이득이 일치하게 되면 분주 클락의 주파수 편차가 작아지게 돼서, 도 5(c)와 같이 BBPFD(105) 출력이 훨씬 랜덤하게 +1과 -1로 나오게 된다. 그 결과 출력 클락은 이상적인 FMCW 주파수 파형을 갖게 되며 주파수 편차는 최소화된다.
실시간으로 두 경로의 이득을 매칭시키기 위한 AGC(130)의 블록 다이어그램 및 그 타이밍 다이어그램은 도 6 및 도 7과 같다.
도 6에 도시된 바와 같이, AGC(130)는 누산기 #1(131), 스위치 #1(132), 스위치 #2(133), 감산기(134), 판정기(135) 및 누산기 #2(136)를 포함하여 구성된다.
도 7에 도시된 바와 같이, BBPFD(105)의 출력은 mclk 클락의 반주기 동안 누적된다. 이를 통해 그 기간 동안의 평균적인 위상 에러를 얻게 된다. mclk의 엣지에서 누적값은 샘플되고 리셋된다. sum_n은 mclk이 low일 때 누적된 값이고 sum_p는 mclk이 high일 때 누적된 값이다. 이 두 값의 뺄셈 값이 양수이면 직접 변조 이득이 작은 것이고 음수이면 직접 변조 이득이 큰 것으로 이를 누적하여 피드백하면 주파수 변조기의 정상 동작 중에도 이득을 적응형 제어할 수 있다.
구체적으로, 누산기 #1(131)는 BBPFD(105)에서 출력되는 차 신호를 누산한다. 스위치 #1(132)은 분주 비율이 양수인 구간에서 누산기 #1(131)의 누적 값 #1을 출력하고, 스위치 #2(133)는 분주 비율이 음수인 구간에서 누산기 #1(131)의 누적 값 #2를 출력한다.
감산기(134)는 스위치 #2(133)에 의해 출력되는 누적 값 #2와 스위치 #1(132)에 의해 출력되는 누적 값 #1의 차를 계산한다. 판정기(135)는 감산기(134)의 부호를 판정한다.
누산기 #2(136)는 판정기(135)에서 판정된 부호가 + 이면 게인을 감소시키고, 판정기(135)에서 판정된 부호가 - 이면 게인을 증가시킨다. 게인 조정은 분주 비율의 주기 마다 이루어진다.
한편 도 8에서와 같이 실제 FMCW 변조 파형은 이상적인 톱니파형처럼 선형적이지 않고 비선형적인 특성을 갖는다. 이러한 현상은 FMCW 변조기 내에서 DCO나 DAC의 비선형성 때문이다. 이렇게 첩 신호가 비선형적일 경우 IF 주파수는 도 8에 표시된 것과 같이 실시간으로 다른 값을 갖게 된다. 그 결과 물체 탐지의 정확도는 굉장히 저하되게 된다.
따라서 이러한 비선형성을 보상해주기 위해, 본 발명의 실시예에서는 도 9에 도시된 바와 같이, 도 4에서 제시한 FMCW 주파수 변조기에 비선형성 보상기(117)를 추가하는 방안을 제시한다.
도 9에서 볼 수 있듯이, 다중 위상 동기화 루프를 활용한 FMCW 주파수 변조기에서 비선형성 보상은 DLF(110)와 DSM(115)을 통과한 후에 DCO(125)로 인가될 Row & Column Decoder(120) 앞 단에 NC(Nonlinearity Compensation) Mapping 모듈(117) 형태로 구현될 수 있다. NC(Nonlinearity Compensation) Mapping 모듈(117)은 총 Nbit의 입력 코드를 받아서 Nbit의 출력 코드로 대응시키는 LUT 형태이다.
M개의 구간으로 나눈 LUT 기반의 NC Mapping을 쉽게 설명하기 위해, 간단하게 4개의 구간으로 나눈 LUT 기반의 Mapping을 예시로 설명하면 도 10과 같다. x축은 Mapping의 입력 코드이고 좌측 y축은 출력 코드이며 둘 다 0부터 최대 2N-1 까지의 값을 가질 수 있다. 한편 우측 y축은 입력 코드에 따른 DCO 출력 주파수를 정규화하여 나타낸 값이다.
Ideal DCO 라인은 기울기가 1인 값을 갖는다. 입력 코드에 따른 실제 DCO의 출력 주파수가 비선형적이어서 도 10과 같이 4개의 직선 구간으로 나누어 모델링을 했을 때 그 근사된 추세선이 S1 ~ S4과 같다고 가정하자. 이 때 O1, O2, O3 코드는 DCO의 출력 주파수가 입력 코드가 0일 때의 주파수(Fmin)와 2N-1 일 때의 주파수(Fmax)의 4등분점 값(기울기가 1이 되도록 정규화하면 I1, I2, I3)을 가질 때의 DCO 입력 코드 값들이다. 따라서 Fmin, Fmax, I1, I2, I3는 모두 DCO 실제 측정을 통하여 얻을 수 있는 값들이므로 O1, O2, O3 도 얻을 수 있으며 정규화된 DCO 주파수 곡선(S1 ~ S4)의 기울기들인 S1, S2, S3, S4도 구할 수 있다. 이를 통해 기울기의 역수 값인 W1, W2, W3, W4도 계산할 수 있으며 최종적으로 4개의 균등한 구간으로 전체 입력 코드를 나누어 기울기가 W1, W2, W3, W4가 되도록 NC Mapping 함수(W1 ~ W4)를 구할 수 있다.
S1 ~ S4와 W1 ~ W4의 구체적인 계산은 다음 식과 같다.
Figure 112020127348551-pat00002
이를 M개의 구간을 갖는 LUT로 확장한 NC Mapping 구조는 도 11과 같이 나타낼 수 있다.
이 때 M개의 LUT Coefficient인 W1 ~ WM 값을 결정하는 방법은 위에서 기술한 방법과 같다. 이러한 NC Mapping의 초기 보정 방법을 정리하면 도 12와 같다. Frequency Measure 블록과 Controller 블록은 DUT 내에 디지털 IP로 구현할 수도 있고 DUT 밖에 펌 웨어나 소프트웨어로 구성할 수도 있다.
①~④의 과정을 거쳐서 N-bit NC Mapping의 초기 보정 과정을 끝내면 비로소 DCO나 DAC로부터 비롯된 FMCW 변조기의 비선형성을 보상하고 고속 광대역임에도 선형적인 첩 신호를 만들 수 있다.
본 발명의 실시예에 따른 고속 첩, 광대역 FMCW 변조기들에 대해, 도 13의 조건에 대한 시물레이션(Verilog Simulation) 결과 및 레이아웃 후 칩 제작 중 시물레이션 결과가 도 14에 나타나 있다.
지금까지, 고속 광대역 FMCW 주파수 변조기와 그 비선형성 보상 Mapping 기술 및 초기 보정 방법에 대해 바람직한 실시예를 들어 상세히 설명하였다.
본 발명의 실시예에서는, 다중 변조 방식의 디지털 위상 동기화 루프를 활용함으로써 FMCW 주파수 변조기의 첩 대역폭과 클락 지터간의 트레이드오프 상관관계를 깨고 둘 모두의 성능을 개선하였다.
또한, 다중 변조 위상 동기화 루프 구현에 핵심이라고 할 수 있는 위상 변조 경로와 주파수 변조 경로의 이득 매칭을 위하여 새로운 실시간 적응형 이득 제어 방법을 제시하였다.
그리고, DCO나 DAC의 높은 비선형성으로 인해 탐지 정확도가 감소하거나 실시간 적응형 이득 제어 기능이 오동작 할 수 있으므로 새로운 비선형성 보상 Mapping 방법을 추가하였고, 선형성 보상 Mapping을 초기 보정하기 위한 방법을 제시하였다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
105 : BBPFD(Bang-Bang Phase-Frequency Detector)
110 : DLF(Digital Loop Filter)
115 : DSM(Delta-Sigma Modulator)
117 : NC(Nonlinearity Compensation) Mapping
120 : DEC(row & column DECoder)
125 : DCO(Digitally-Controlled Oscillator)
130 : AGC(Automatic Gain Controller)
135 : Multiplier
140 : FMPG(Frequency Modulation Profile Generator)
145 : DSM(Delta-Sigma Modulator)
150 : MMD(Multi-Modulus Divider)

Claims (12)

  1. 첩 신호를 생성하여 DLF(Digital Loop Filter)와 MMD(Multi-Modulus Divider)로 인가하는 FMPG(Frequency Modulation Profile Generator);
    FMPG에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정하는 AGC(Automatic Gain Controller);
    기준 신호와 MMD의 출력 신호 간의 차를 산출하는 BBPFD(Bang-Bang Phase-Frequency Detector);
    BBPFD에서 출력되는 차 신호를 누산하되, 누산시 AGC에 의해 이득이 조정된 첩 신호를 이용하는 DLF;
    DLF의 출력 신호를 기초로, 첩 신호를 생성하여 FMCW(Frequency Modulated Continuous Wave) 신호로 출력하는 DCO(Digitally-Controlled Oscillator);
    DCO에서 생성된 첩 신호를 분주하되, FMPG에서 생성된 첩 신호를 기초로 분주 비율을 변조하는 MMD;를 포함하고,
    AGC는,
    BBPFD에서 출력되는 차 신호를 누산하는 제1 누산기;
    분주 비율이 양수인 구간에서 제1 누산기의 제1 누적 값을 출력하는 제1 스위치;
    분주 비율이 음수인 구간에서 제1 누산기의 제2 누적 값을 출력하는 제2 스위치;
    제2 스위치에 의해 출력되는 제2 누적 값과 제1 스위치에 의해 출력되는 제1 누적 값의 차를 계산하는 감산기;
    감산기의 부호를 판정하는 판정기;
    판정기에서 판정된 부호가 + 이면, 게인을 감소시키는 제2 누산기;를 포함하는 것을 특징으로 하는 FMCW 주파수 변조기.
  2. 청구항 1에 있어서,
    FMPG에서 생성되어 MMD로 인가되는 첩 신호를 델타-시그마 변조하는 DSM(Delta-Sigma Modulator);을 더 포함하는 것을 특징으로 하는 FMCW 주파수 변조기.
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    제2 누산기는,
    판정기에서 판정된 부호가 - 이면, 게인을 증가시키는 것을 특징으로 하는 FMCW 주파수 변조기.
  6. 청구항 5에 있어서,
    분주 비율의 주기 마다 게인 조정이 이루어지는 것을 특징으로 하는 FMCW 주파수 변조기.
  7. 청구항 1에 있어서,
    DLF는,
    BBPFD에서 출력되는 차 신호에 제1 가중치를 적용하여 누산하되, 누산시 AGC에 의해 이득이 조정된 FMPG에서 생성되는 첩 신호를 함께 누산하는 것을 특징으로 하는 FMCW 주파수 변조기.
  8. 청구항 7에 있어서,
    DLF는,
    BBPFD에서 출력되는 차 신호에 제2 가중치를 적용하여 더 누산하는 것을 특징으로 하는 FMCW 주파수 변조기.
  9. 청구항 1에 있어서,
    DLF의 출력 신호를 선형으로 보상하는 보상부;를 더 포함하고,
    DCO는,
    보상부에서 보상된 신호를 기초로, 첩 신호를 생성하여 FMCW 신호로 출력하는 것을 특징으로 하는 FMCW 주파수 변조기.
  10. FMPG(Frequency Modulation Profile Generator)가, 첩 신호를 생성하여 DLF(Digital Loop Filter)와 MMD(Multi-Modulus Divider)로 인가하는 단계;
    AGC(Automatic Gain Controller)가, FMPG에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정하는 단계;
    BBPFD(Bang-Bang Phase-Frequency Detector)가, 기준 신호와 MMD의 출력 신호 간의 차를 산출하는 단계;
    DLF가, BBPFD에서 출력되는 차 신호를 누산하되, 누산시 AGC에 의해 이득이 조정된 첩 신호를 이용하는 단계;
    DCO(Digitally-Controlled Oscillator)가, DLF의 출력 신호를 기초로, 첩 신호를 생성하여 FMCW(Frequency Modulated Continuous Wave) 신호로 출력하는 단계;
    MMD가, DCO에서 생성된 첩 신호를 분주하되, FMPG에서 생성된 첩 신호를 기초로 분주 비율을 변조하는 단계;를 포함하고,
    조정 단계는,
    분주 비율이 양수인 구간에서, BBPFD에서 출력되는 차 신호를 누산하여 제1 누적 값을 출력하는 단계;
    분주 비율이 음수인 구간에서, BBPFD에서 출력되는 차 신호를 누산하여 제2 누적 값을 출력하는 단계;
    제2 누적 값과 제1 누적 값의 차를 계산하는 단계;
    계산된 차의 부호를 판정하는 단계;
    판정된 부호가 + 이면, 게인을 감소시키는 단계;를 포함하는 것을 특징으로 하는 FMCW 주파수 변조방법.
  11. 첩 신호를 생성하여 DLF(Digital Loop Filter)와 MMD(Multi-Modulus Divider)로 인가하는 FMPG(Frequency Modulation Profile Generator);
    FMPG에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정하는 AGC(Automatic Gain Controller);
    기준 신호와 MMD의 출력 신호 간의 차를 산출하는 BBPFD(Bang-Bang Phase-Frequency Detector);
    BBPFD에서 출력되는 차 신호를 누산하되, 누산시 AGC에 의해 이득이 조정된 첩 신호를 이용하는 DLF;
    DLF의 출력 신호를 선형으로 보상하는 보상부;
    보상부에서 보상된 신호를 기초로, 첩 신호를 생성하여 FMCW(Frequency Modulated Continuous Wave) 신호로 출력하는 DCO(Digitally-Controlled Oscillator);
    DCO에서 생성된 첩 신호를 분주하는 MMD;를 포함하고,
    AGC는,
    BBPFD에서 출력되는 차 신호를 누산하는 제1 누산기;
    분주 비율이 양수인 구간에서 제1 누산기의 제1 누적 값을 출력하는 제1 스위치;
    분주 비율이 음수인 구간에서 제1 누산기의 제2 누적 값을 출력하는 제2 스위치;
    제2 스위치에 의해 출력되는 제2 누적 값과 제1 스위치에 의해 출력되는 제1 누적 값의 차를 계산하는 감산기;
    감산기의 부호를 판정하는 판정기;
    판정기에서 판정된 부호가 + 이면, 게인을 감소시키는 제2 누산기;를 포함하는 것을 특징으로 하는 FMCW 주파수 변조기.
  12. FMPG(Frequency Modulation Profile Generator)가, 첩 신호를 생성하여 DLF(Digital Loop Filter)와 MMD(Multi-Modulus Divider)로 인가하는 단계;
    AGC(Automatic Gain Controller)가, FMPG에서 생성되어 DLF로 인가되는 첩 신호의 이득을 조정하는 단계;
    BBPFD(Bang-Bang Phase-Frequency Detector)가, 기준 신호와 MMD의 출력 신호 간의 차를 산출하는 단계;
    DLF가, BBPFD에서 출력되는 차 신호를 누산하되, 누산시 AGC에 의해 이득이 조정된 첩 신호를 이용하는 단계;
    보상부가, DLF의 출력 신호를 선형으로 보상하는 단계;
    DCO(Digitally-Controlled Oscillator)가, 보상부에서 보상된 신호를 기초로, 첩 신호를 생성하여 FMCW(Frequency Modulated Continuous Wave) 신호로 출력하는 단계;
    MMD가, DCO에서 생성된 첩 신호를 분주하되, FMPG에서 생성된 첩 신호를 기초로 분주 비율을 변조하는 단계;를 포함하고,
    조정 단계는,
    분주 비율이 양수인 구간에서, BBPFD에서 출력되는 차 신호를 누산하여 제1 누적 값을 출력하는 단계;
    분주 비율이 음수인 구간에서, BBPFD에서 출력되는 차 신호를 누산하여 제2 누적 값을 출력하는 단계;
    제2 누적 값과 제1 누적 값의 차를 계산하는 단계;
    계산된 차의 부호를 판정하는 단계;
    판정된 부호가 + 이면, 게인을 감소시키는 단계;를 포함하는 것을 특징으로 하는 FMCW 주파수 변조방법.
KR1020200160594A 2020-11-26 2020-11-26 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법 KR102470031B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2020/016894 WO2022114258A1 (ko) 2020-11-26 2020-11-26 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법
KR1020200160594A KR102470031B1 (ko) 2020-11-26 2020-11-26 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200160594A KR102470031B1 (ko) 2020-11-26 2020-11-26 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법

Publications (2)

Publication Number Publication Date
KR20220072978A KR20220072978A (ko) 2022-06-03
KR102470031B1 true KR102470031B1 (ko) 2022-11-23

Family

ID=81755122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200160594A KR102470031B1 (ko) 2020-11-26 2020-11-26 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법

Country Status (2)

Country Link
KR (1) KR102470031B1 (ko)
WO (1) WO2022114258A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795478B1 (ko) * 2006-04-11 2008-01-16 엘아이지넥스원 주식회사 전압제어발진기
KR101224890B1 (ko) * 2007-11-05 2013-01-22 삼성전자주식회사 투 포인트 모듈레이션을 수행하는 위상 동기 루프 회로 및그 이득 조정 방법
US7868672B2 (en) * 2008-12-09 2011-01-11 Qualcomm Incorporated Digital phase-locked loop with two-point modulation and adaptive delay matching
KR101397581B1 (ko) * 2009-12-29 2014-05-21 재단법인 포항산업과학연구원 주파수 변조 연속파 신호 발생 장치, 및 이를 구비한 거리 측정 장치
DE102014108762B4 (de) * 2014-06-23 2023-11-16 Intel Corporation Eine Schaltung, ein Zeit-zu-Digital-Wandler, eine integrierte Schaltung, ein Sender, ein Empfänger und ein Sende-Empfangs-Gerät
EP3190704B1 (en) * 2016-01-06 2018-08-01 Nxp B.V. Digital phase locked loops
KR20180131017A (ko) * 2017-05-31 2018-12-10 전자부품연구원 광대역 fmcw를 지원하는 이중 경로를 가진 주파수 합성기
KR102435034B1 (ko) * 2017-06-21 2022-08-23 삼성전자주식회사 디지털 위상 고정 루프 및 디지털 위상 고정 루프의 동작 방법

Also Published As

Publication number Publication date
WO2022114258A1 (ko) 2022-06-02
KR20220072978A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
JP5566974B2 (ja) 信号生成回路、発振装置、レーダー装置
TWI384760B (zh) 全數位鎖相迴路
US9584177B2 (en) Time to digital converter and phase locked loop
US8742970B2 (en) Analogue-to-digital converter
US9337992B2 (en) Clock and data recovery using receiver clock spread spectrum modulation and offset compensation
US8476945B2 (en) Phase profile generator
US20170366376A1 (en) Analog fractional-n phase-locked loop
US7551703B2 (en) Rate locked loop radar timing system
US8331519B2 (en) Frequency detector and phase locked loop having the same
US20160238998A1 (en) Time to digital converter and phase locked loop
US7664204B1 (en) Adaptive timing using clock recovery
US7826811B2 (en) Phase modulation apparatus and wireless communication apparatus
JP6647396B2 (ja) Ｆｍ−ｃｗレーダ
US20220149849A1 (en) Phase-Locked Loop Circuit having Linear Voltage-domain Time-to-Digital Converter with Output Subrange
WO2007006048A2 (en) Spread spectrum clock generator having an adjustable delay line
US8537955B1 (en) System and method for compensating for loop filter delay
KR102470031B1 (ko) 고속 광대역 fmcw 주파수 변조기 및 그 비선형성 보상 방법
KR20150045124A (ko) 위상 잡음 최적화 장치 및 방법
KR102169591B1 (ko) 주파수변조연속파 레이더시스템 및 그 운용방법
KR20180013261A (ko) Pll과 가변 dll 기반의 fmcw 생성 장치 및 방법
Straayer et al. Ultra-linear superwideband chirp generator using digital compensation
JP2010232868A (ja) 波形整形装置、信号生成装置、波形整形方法および信号生成方法
Herzel et al. A novel approach to fractional-N PLLs generating ultra-fast low-noise chirps for FMCW radar
Shen et al. A 24 GHz Self-Calibrated All-Digital FMCW Synthesizer With 0.01% RMS Frequency Error Under 3.2 GHz Chirp Bandwidth and 320 MHz/µs Chirp Slope
JP6392592B2 (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right