CN107017306A - 一种垂直mosfet及其制造方法 - Google Patents

一种垂直mosfet及其制造方法 Download PDF

Info

Publication number
CN107017306A
CN107017306A CN201710117924.3A CN201710117924A CN107017306A CN 107017306 A CN107017306 A CN 107017306A CN 201710117924 A CN201710117924 A CN 201710117924A CN 107017306 A CN107017306 A CN 107017306A
Authority
CN
China
Prior art keywords
layer
insulating medium
medium layer
ledge structure
mesa sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710117924.3A
Other languages
English (en)
Inventor
秦长亮
殷华湘
李俊峰
赵超
刘实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710117924.3A priority Critical patent/CN107017306A/zh
Publication of CN107017306A publication Critical patent/CN107017306A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种垂直MOSFET及其制造方法，该方法包括：形成台阶结构的绝缘介质层；在所述绝缘介质层的台阶侧壁形成栅极侧墙，并沉积栅介质层；在所述栅介质层上沉积二维材料层形成沟道区；在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。本发明提供的器件，用以解决现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。实现了大大提高MOSFET器件的集成密度的技术效果。

Description

一种垂直MOSFET及其制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种垂直MOSFET及其制造方法。
背景技术
为了提高集成度，小尺寸是半导体器件的主要发展方向之一。然而常规MOS器件已经接近微缩的极限。目前推动器件进一步微缩主要从以下两方面入手：一是，改善器件的结构，如纳米线等；二是，改变沟道材料，如锗、三五族或采用二维材料，其中，二维材料由于没有悬挂键可以制备较好的界面以及较薄的厚度，能极好的控制短沟道效应而逐渐受到人们的重视。
但是，目前二维材料器件的集成密度较差，不利于大规模应用。
发明内容
本发明通过提供一种垂直MOSFET及其制造方法，解决了现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。
一方面，为解决上述技术问题，本发明的实施例提供了如下技术方案：
一种垂直MOSFET的制造方法，包括：
形成台阶结构的绝缘介质层；
在所述绝缘介质层的台阶侧壁形成栅极侧墙，并沉积栅介质层；
在所述栅介质层上沉积二维材料层形成沟道区；
在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
可选的，所述形成台阶结构的绝缘介质层，包括：沉积绝缘介质层；光刻所述绝缘介质层形成台阶结构。
可选的，所述形成台阶结构的绝缘介质层，包括：依次沉积第一绝缘介质层和第二绝缘介质层；以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
可选的，所述形成台阶结构的绝缘介质层，包括：依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
可选的，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
可选的，所述二维材料层的掺杂类型与所述漏极的掺杂类型不相同。
可选的，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
可选的，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：在所述台阶侧壁区域沉积光刻胶；在所述二维材料层和所述光刻胶上沉积源、漏极材料；去除所述光刻胶，以在所述台阶侧壁的两侧分别形成与所述二维材料层接触连接的源极和漏极。
另一方面，提供一种垂直MOSFET的制造方法，包括：
形成台阶结构的绝缘介质层；
在所述台阶结构上沉积二维材料层形成沟道区；
在所述二维材料层的台阶侧壁依次沉积栅介质层和栅极侧墙；
在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
可选的，所述形成台阶结构的绝缘介质层，包括：沉积绝缘介质层；光刻所述绝缘介质层形成台阶结构。
可选的，所述形成台阶结构的绝缘介质层，包括：依次沉积第一绝缘介质层和第二绝缘介质层；以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
可选的，所述形成台阶结构的绝缘介质层，包括：依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
可选的，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
可选的，所述二维材料层的掺杂类型与所述漏极的掺杂类型不相同。
可选的，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
可选的，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：在所述台阶侧壁区域沉积光刻胶；在所述二维材料层和所述光刻胶上沉积源、漏极材料；去除所述光刻胶，以在所述台阶侧壁的两侧分别形成与所述二维材料层接触连接的源极和漏极。
再一方面，提供一种垂直MOSFET，包括：
台阶结构的绝缘介质层；
位于所述绝缘介质层的台阶侧壁的栅极，所述栅极包括栅极侧墙和栅介质层；
位于所述栅介质层上的二维材料层，作为所述垂直MOSFET的沟道区；
分别位于所述台阶侧壁的两侧的源极和漏极，所述源极和所述漏极与所述二维材料层接触连接的。
可选的，所述绝缘介质层为单一材料的介质层。
可选的，所述绝缘介质层包括：第一绝缘介质层和第二绝缘介质层；所述第一绝缘介质层为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；其中，所述第一绝缘介质和所述第二绝缘介质为不同材料。
可选的，所述绝缘介质层包括：第一绝缘介质层、薄层材料和第二绝缘介质层；所述第一绝缘介质层和所述薄层材料为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
可选的，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
可选的，所述二维材料层的掺杂类型与所述漏极的掺杂类型不相同。
可选的，所述源极和所述漏极为，采用Lift-off工艺，在所述台阶侧壁的两侧分别形成的与所述沟道区连接的源极和漏极。
可选的，所述栅极侧墙形成于所述绝缘介质层的所述台阶侧壁；所述栅介质层覆盖于所述栅极侧墙上，以隔离所述栅极侧墙和所述二维材料层；所述二维材料层覆盖于所述栅介质层上。
可选的，所述二维材料层覆盖于所述绝缘介质层上；所述栅介质层覆盖于所述二维材料层上；所述栅极侧墙形成于所述栅介质层的所述台阶侧壁。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的垂直MOSFET及其制造方法，设置绝缘介质层为台阶结构，并在台阶处设置栅和二维材料沟道，使得二维材料制备的沟道的沟道方向为竖直方向，也即沟道长度由台阶结构的高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件，不会因为栅长要求导致器件整体增长，能大大提高MOSFET器件的集成密度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例中垂直MOSFET的制造方法的流程图一；
图2为本申请实施例中制造垂直MOSFET的工艺流程图一；
图3为本申请实施例中制造垂直MOSFET的工艺流程图二；
图4为本申请实施例中制造垂直MOSFET的工艺流程图三；
图5为本申请实施例中制造垂直MOSFET的工艺流程图四；
图6为本申请实施例中制造垂直MOSFET的工艺流程图五；
图7为本申请实施例中制造垂直MOSFET的工艺流程图六；
图8为本申请实施例中垂直MOSFET的制造方法的流程图二；
图9为本申请实施例中制造垂直MOSFET的结构示意图。
具体实施方式
本申请实施例通过提供一种垂直MOSFET及其制造方法，解决了现有技术中二维材料器件的集成密度较差，不利于大规模应用的技术问题。实现了大大提高MOSFET器件的集成密度的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
本申请提供一种垂直MOSFET的制造方法，包括：
形成台阶结构的绝缘介质层；
在所述绝缘介质层的台阶侧壁形成栅极侧墙，并沉积栅介质层；
在所述栅介质层上沉积二维材料层形成沟道区；
在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
本申请实施例提供的垂直MOSFET及其制造方法，设置绝缘介质层为台阶结构，并在台阶处设置栅和二维材料沟道，使得二维材料制备的沟道的沟道方向为竖直方向，也即沟道长度由台阶结构的高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件，不会因为栅长要求导致器件整体增长，能大大提高MOSFET器件的集成密度。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
实施例一
在本实施例中，提供了一种垂直MOSFET的制造方法，如图1所示，所述方法包括：
步骤S101，形成台阶结构的绝缘介质层；
步骤S102，在所述绝缘介质层的台阶侧壁形成栅极侧墙，并沉积栅介质层；
步骤S103，在所述栅介质层上沉积二维材料层形成沟道区；
步骤S104，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
在本申请实施例中，所述绝缘介质层可以为SiN、Si3N4、SiO2或SiCO等，在此不作限制。
在本申请实施例中，所述二维材料是指电子仅可在两个维度的非纳米尺度上自由运动的材料，如纳米薄膜、超晶格、量子阱、石墨烯、氮化硼或二硫化钼等。
下面，结合图1-7来详细介绍本申请提供方法的详细步骤，其中，图2-图7依次为制造MOSFET的过程中由先至后的工艺步骤图：
首先，执行步骤S101，如图2所示，形成台阶结构的绝缘介质层。
在具体实施过程中，所述绝缘介质层1的厚度k大约为260nm-300nm。所述台阶结构的台阶高度h由需要制备的MOSFET器件的沟道长度决定。当然，在具体实施过程中，各层厚度不限于上述范围，可以成比例增加或减少。
在本申请实施例中，制备所述台阶结构的绝缘介质层1的方法，至少包括以下三种：
第一种，由单一绝缘介质制备。
即所述形成台阶结构的绝缘介质层，包括：
沉积绝缘介质层；
光刻所述绝缘介质层形成台阶结构。
具体来讲，如图2所示，即通过先沉积某种单一绝缘材料，再对沉积的材料进行光刻并刻蚀形成台阶结构，在具体实施过程中，可以选择干法或湿法刻蚀，在此不作限制。
第二种，由两种绝缘介质制备。
即所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层和第二绝缘介质层；
以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
具体来讲，即可以先沉积某种绝缘材料，再沉积另外一种绝缘材料，然后对后沉积的绝缘材料进行光刻和刻蚀形成台阶。该方法的好处是可以以两种绝缘材料的界面作为刻蚀停止层，从而增加刻蚀的台阶结构的陡直程度。
第三种，增加薄层材料。
即所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；
以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
具体来讲，可以先沉积某种绝缘材料，再沉积一层薄层材料作为刻蚀停止层，然后再沉积绝缘材料。通过对后沉积的绝缘材料的光刻和刻蚀形成台阶结构。该方法由于以薄层材料作为刻蚀停止层，也能增加刻蚀的台阶结构的陡直程度。所述薄层材料的材质不限，能作为刻蚀停止层的即可。
当然，在具体实施过程中，形成台阶结构的绝缘介质层的方法，不限于以上三种，根据工艺需要不同可以选择不同的方法，在此不作限制。
然后，执行步骤S102，如图3所示，在所述绝缘介质层1的台阶侧壁形成栅极侧墙2，并沉积栅介质层3。
在本申请实施例中，所述栅极侧墙2即栅极材料，可以为多晶硅或金属，在此不作限制。所述栅介质层3可以为HfO2、HfZrO、Al2O3或ZrO2等，在此也不作限制。
具体来讲，所述栅极侧墙2位于台阶处，栅极长度为所述台阶的高度h。栅宽由器件设计性能决定。
然后，执行步骤S103，如图4所示，在所述栅介质层3上沉积二维材料层4形成沟道区。
在本申请实施例中，所述沟道区的长度为所述台阶结构的台阶高度h，沟道传输方向为沿台阶为垂直于衬底的竖直方向401。
具体来讲，由于MOSFET器件的沟道区与源、漏区为不同掺杂类型，所以可以设置二维材料层4为N型掺杂，源区和漏区为P型掺杂；还可以设置所述二维材料层4为P型掺杂，源区和漏区为N型掺杂，在此不作限制。
再下来，执行步骤S104，如图5-7所示，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极5和漏极6。
在本申请实施例中，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极5和漏极6，包括：
采用剥离(Lift-off)工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
具体来讲，Lift-off工艺的基本原理是首先在衬底上涂胶并光刻，然后再制备金属薄膜，在有光刻胶的地方，金属薄膜形成在光刻胶上，而没有光刻胶的地方，金属薄膜就直接形成在衬底上。当使用溶剂去除衬底上的光刻胶时，不需要的金属就随着光刻胶的溶解而脱落在溶剂中，而直接形成在衬底上的金属部分则保留下来形成图形。在具体应用中也可以用半导体材料替代所述金属薄膜。
具体来讲，如图5所示在所述台阶侧壁区域沉积光刻胶7；然后，如图6所示在所述二维材料层4和所述光刻胶7上沉积源、漏极材料8；再下来，去除所述光刻胶7，以去除掉光刻胶7上的源、漏极材料8，保留所述二维材料层4上的源、漏极材料8，从而在所述台阶侧壁的两侧分别形成与所述二维材料层4接触连接的源极5和漏极6。
在本申请实施例中，可以是通过常规的掺杂方法对源极5和漏极6同时进行P型掺杂或者同时进行N型掺杂。掺杂方式可以为离子注入或者等离子体处理等。具体来讲，所述源极5和所述漏极6的掺杂类型相同，所述漏极6的掺杂类型与其接触的所述二维材料层4的掺杂类型不相同。
在本申请实施例中，也可以不对源极5和漏极6进行掺杂，通过金属源极5和金属漏极6与二维材料层接触形成肖特基结从而形成源漏极。所述金属材料可以为W、Al、Cu或TiAl，在此不作限制。
在具体实施过程中，图7中的漏极6和源极5的位置可以互换，在此不作限制。
从而完成所述垂直MOSFET的制造。
具体来讲，本申请的所述垂直MOSFET的制造方法，制造出的MOSFET器件的沟道方向为竖直方向，也即沟道长度由台阶结构的台阶高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件。将大大提高器件的集成密度。
基于同一发明构思，本申请还提供了实施例二。
实施例二
在本实施例中，提供了一种垂直MOSFET的制造方法，如图8所示，该方法包括：
步骤S801，形成台阶结构的绝缘介质层；
步骤S802，在所述台阶结构上沉积二维材料层形成沟道区；
步骤S803，在所述二维材料层的台阶侧壁依次沉积栅介质层和栅极侧墙；
步骤S804，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
在本申请实施例中，所述形成台阶结构的绝缘介质层，包括：
沉积绝缘介质层；
光刻所述绝缘介质层形成台阶结构。
在本申请实施例中，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层和第二绝缘介质层；
以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
在本申请实施例中，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；
以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
在本申请实施例中，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
在本申请实施例中，所述二维材料层的掺杂类型与所述漏极的掺杂类型不相同。
在本申请实施例中，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
在本申请实施例中，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
在所述台阶侧壁区域沉积光刻胶；
在所述二维材料层和所述光刻胶上沉积源、漏极材料；
去除所述光刻胶，以在所述台阶侧壁的两侧分别形成与所述二维材料层接触连接的源极和漏极。
具体来讲，本实施例提供的先在台阶上沉积二维材料，然后再沉积栅介质层以及栅极侧墙的方案的原理、材料及工艺细节，与实施例一中先在台阶上沉积栅极侧墙以及栅介质层，然后再沉积二维材料的方案的原理、材料及工艺细节基本类似，为了说明书的简洁在此不再累述。
基于同一发明构思，本申请还提供了采用实施例一或二的方法制备的器件，详见实施例三。
实施例三
在本实施例中，如图7和图9所示，提供一种垂直MOSFET，包括：
台阶结构的绝缘介质层1；
位于台阶侧壁的栅极，所述栅极包括栅极侧墙2和栅介质层3；
与所述栅介质层3连接的二维材料层4，作为所述垂直MOSFET的沟道区；
分别位于所述台阶侧壁的两侧的源极5和漏极6，所述源极5和所述漏极6与所述二维材料层4接触连接的。
具体来讲，采用实施例一提供的方法制造的器件如图7所示，所述栅极侧墙2形成于所述绝缘介质层1的所述台阶侧壁；所述栅介质层3覆盖于所述栅极侧墙2上，以隔离所述栅极侧墙2和所述二维材料层4；所述二维材料层4覆盖于所述栅介质层3上。
采用实施例二提供的方法制造的器件如图9所示，所述二维材料层4覆盖于所述绝缘介质层1上；所述栅介质层3覆盖于所述二维材料层4上；所述栅极侧墙2形成于所述栅介质层3的所述台阶侧壁。
在本申请实施例中，所述绝缘介质层1为单一材料的介质层。
在本申请实施例中，所述绝缘介质层1包括：
第一绝缘介质层和第二绝缘介质层；所述第一绝缘介质层为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一绝缘介质和所述第二绝缘介质为不同材料。
在本申请实施例中，所述绝缘介质层1包括：
第一绝缘介质层、薄层材料和第二绝缘介质层；所述第一绝缘介质层和所述薄层材料为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
在本申请实施例中，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
在本申请实施例中，所述二维材料层4的掺杂类型与所述漏极6的掺杂类型不相同。
在本申请实施例中，所述源极5和所述漏极6为，采用Lift-off工艺，在所述台阶侧壁的两侧分别形成的与所述沟道区连接的源极5和漏极6。
由于本发明实施例二所介绍的器件，为实施本发明实施例一的方法的所制备的器件，故而基于本发明实施例一所介绍的方法，本领域所属人员能够了解该器件的具体结构及变形，故而在此不再赘述。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请实施例提供的垂直MOSFET及其制造方法，设置绝缘介质层为台阶结构，并在台阶处设置栅和二维材料沟道，使得二维材料制备的沟道的沟道方向为竖直方向，也即沟道长度由台阶结构的高度决定。在相同栅极宽度的前提下，可以制备不同栅长的器件，不会因为栅长要求导致器件整体增长，能大大提高MOSFET器件的集成密度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (25)

1.一种垂直MOSFET的制造方法，其特征在于，包括：
形成台阶结构的绝缘介质层；
在所述绝缘介质层的台阶侧壁形成栅极侧墙，并沉积栅介质层；
在所述栅介质层上沉积二维材料层形成沟道区；
在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
2.如权利要求1所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
沉积绝缘介质层；
光刻所述绝缘介质层形成台阶结构。
3.如权利要求1所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层和第二绝缘介质层；
以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
4.如权利要求1所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；
以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
5.如权利要求1-4任一所述的方法，其特征在于，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
6.如权利要求1所述的方法，其特征在于，所述二维材料层的掺杂类型与所述漏极的掺杂类型不相同。
7.如权利要求1所述的方法，其特征在于，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
8.如权利要求1所述的方法，其特征在于，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
在所述台阶侧壁区域沉积光刻胶；
在所述二维材料层和所述光刻胶上沉积源、漏极材料；
去除所述光刻胶，以在所述台阶侧壁的两侧分别形成与所述二维材料层接触连接的源极和漏极。
9.一种垂直MOSFET的制造方法，其特征在于，包括：
形成台阶结构的绝缘介质层；
在所述台阶结构上沉积二维材料层形成沟道区；
在所述二维材料层的台阶侧壁依次沉积栅介质层和栅极侧墙；
在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
10.如权利要求9所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
沉积绝缘介质层；
光刻所述绝缘介质层形成台阶结构。
11.如权利要求9所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层和第二绝缘介质层；
以所述第一绝缘介质层作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一隔离介质与所述第二隔离介质为不同材料。
12.如权利要求9所述的方法，其特征在于，所述形成台阶结构的绝缘介质层，包括：
依次沉积第一绝缘介质层、薄层材料和第二绝缘介质层；
以所述薄层材料作为刻蚀停止层，光刻所述第二绝缘介质层形成台阶结构，其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
13.如权利要求9-12任一所述的方法，其特征在于，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
14.如权利要求9所述的方法，其特征在于，所述二维材料层的掺杂类型与所述漏极的掺杂类型不相同。
15.如权利要求9所述的方法，其特征在于，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
采用Lift-off工艺，在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极。
16.如权利要求9所述的方法，其特征在于，所述在所述台阶侧壁的两侧分别形成与所述沟道区连接的源极和漏极，包括：
在所述台阶侧壁区域沉积光刻胶；
在所述二维材料层和所述光刻胶上沉积源、漏极材料；
去除所述光刻胶，以在所述台阶侧壁的两侧分别形成与所述二维材料层接触连接的源极和漏极。
17.一种垂直MOSFET，其特征在于，包括：
台阶结构的绝缘介质层；
位于台阶侧壁的栅极，所述栅极包括栅极侧墙和栅介质层；
与所述栅介质层连接的二维材料层，作为所述垂直MOSFET的沟道区；
分别位于所述台阶侧壁的两侧的源极和漏极，所述源极和所述漏极与所述二维材料层接触连接的。
18.如权利要求17所述的垂直MOSFET，其特征在于，所述绝缘介质层为单一材料的介质层。
19.如权利要求17所述的垂直MOSFET，其特征在于，所述绝缘介质层包括：
第一绝缘介质层和第二绝缘介质层；所述第一绝缘介质层为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一绝缘介质和所述第二绝缘介质为不同材料。
20.如权利要求17所述的垂直MOSFET，其特征在于，所述绝缘介质层包括：
第一绝缘介质层、薄层材料和第二绝缘介质层；所述第一绝缘介质层和所述薄层材料为所述台阶结构的底层，所述第二绝缘介质层为所述台阶侧壁和台阶顶层；
其中，所述第一绝缘介质与所述第二绝缘介质为不同材料或相同材料。
21.如权利要求17-20任一所述的垂直MOSFET，其特征在于，所述绝缘介质为SiN、Si3N4、SiO2或SiCO。
22.如权利要求17所述的垂直MOSFET，其特征在于，所述二维材料层的掺杂类型与所述漏极的掺杂类型不相同。
23.如权利要求17所述的垂直MOSFET，其特征在于，所述源极和所述漏极为，采用Lift-off工艺，在所述台阶侧壁的两侧分别形成的与所述沟道区连接的源极和漏极。
24.如权利要求17所述的垂直MOSFET，其特征在于，所述栅极侧墙形成于所述绝缘介质层的所述台阶侧壁；所述栅介质层覆盖于所述栅极侧墙上，以隔离所述栅极侧墙和所述二维材料层；所述二维材料层覆盖于所述栅介质层上。
25.如权利要求17所述的垂直MOSFET，其特征在于，所述二维材料层覆盖于所述绝缘介质层上；所述栅介质层覆盖于所述二维材料层上；所述栅极侧墙形成于所述栅介质层的所述台阶侧壁。
CN201710117924.3A 2017-03-01 2017-03-01 一种垂直mosfet及其制造方法 Pending CN107017306A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710117924.3A CN107017306A (zh) 2017-03-01 2017-03-01 一种垂直mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710117924.3A CN107017306A (zh) 2017-03-01 2017-03-01 一种垂直mosfet及其制造方法

Publications (1)

Publication Number Publication Date
CN107017306A true CN107017306A (zh) 2017-08-04

Family

ID=59440797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710117924.3A Pending CN107017306A (zh) 2017-03-01 2017-03-01 一种垂直mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN107017306A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427594A (zh) * 2017-09-04 2019-03-05 三星电子株式会社 制造包括二维材料的装置的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072093A (ja) * 2006-08-17 2008-03-27 Tohoku Univ 薄膜トランジスタ及びその製造方法
US9653493B2 (en) * 2015-06-12 2017-05-16 Eastman Kodak Company Bottom-gate and top-gate VTFTs on common structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072093A (ja) * 2006-08-17 2008-03-27 Tohoku Univ 薄膜トランジスタ及びその製造方法
US9653493B2 (en) * 2015-06-12 2017-05-16 Eastman Kodak Company Bottom-gate and top-gate VTFTs on common structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427594A (zh) * 2017-09-04 2019-03-05 三星电子株式会社 制造包括二维材料的装置的方法
CN109427594B (zh) * 2017-09-04 2023-08-11 三星电子株式会社 制造包括二维材料的装置的方法

Similar Documents

Publication Publication Date Title
CN103456791B (zh) 沟槽功率mosfet
CN203967092U (zh) finFET结构
WO2014089438A9 (en) Composite hardmask for finfet structures
US20110275210A1 (en) Method of making vertical transistor with graded field plate dielectric
CN104779292B (zh) 隧穿场效应晶体管及其制作方法
CN103928516A (zh) 具有双平行沟道结构的半导体器件及其制造方法
CN102376551A (zh) 半导体器件结构的制造方法及其结构
CN104752211B (zh) 鳍式场效应晶体管及其形成方法
US9660059B2 (en) Fin replacement in a field-effect transistor
CN106257687A (zh) 一种半导体装置及其制造方法
CN104157686B (zh) 一种环栅场效应晶体管及其制备方法
CN103258741B (zh) 纳米线场效应晶体管及其形成方法
CN102082096A (zh) 一种Ge或SiGe纳米线场效应晶体管的制备方法
CN104425269B (zh) 鳍式场效应晶体管及其形成方法
CN109473398A (zh) 半导体元件及其制造方法
CN103377927B (zh) 悬浮纳米线场效应晶体管及其形成方法
CN107017306A (zh) 一种垂直mosfet及其制造方法
US9818844B2 (en) High-voltage junctionless device with drift region and the method for making the same
CN106298665B (zh) 半导体器件的制造方法
CN104134697B (zh) 一种非对称肖特基源漏晶体管及其制备方法
CN106158859B (zh) 一种半导体器件及其制造方法
CN104217948B (zh) 半导体制造方法
CN103123899B (zh) FinFET器件制造方法
CN103426757B (zh) Ω形鳍式场效应晶体管的形成方法
CN103022100B (zh) 鳍式场效应管的结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170804