CN107004763B - 用于自旋转移矩磁阻式随机存取存储器磁性隧道结器件的磁性蚀刻停止层 - Google Patents

用于自旋转移矩磁阻式随机存取存储器磁性隧道结器件的磁性蚀刻停止层 Download PDF

Info

Publication number
CN107004763B
CN107004763B CN201580065152.2A CN201580065152A CN107004763B CN 107004763 B CN107004763 B CN 107004763B CN 201580065152 A CN201580065152 A CN 201580065152A CN 107004763 B CN107004763 B CN 107004763B
Authority
CN
China
Prior art keywords
magnetic
layer
etching stopping
stt
stopping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580065152.2A
Other languages
English (en)
Other versions
CN107004763A (zh
Inventor
K·李
C·朴
J·康
M·G·戈特瓦尔德
X·朱
S·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107004763A publication Critical patent/CN107004763A/zh
Application granted granted Critical
Publication of CN107004763B publication Critical patent/CN107004763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种装置(100)包括布置在自由层(106)的顶部上的覆盖层(108)。该装置还包括布置在覆盖层的顶部上的磁性蚀刻停止层(110)。覆盖层和磁性蚀刻停止层被包括在自旋转移矩磁阻式随机存取存储器(STT‑MRAM)磁性隧道结(MTJ)器件中。

Description

用于自旋转移矩磁阻式随机存取存储器磁性隧道结器件的磁 性蚀刻停止层
相关申请的交叉引用
本申请要求共同拥有的于2014年12月2日提交的美国非临时专利申请No.14/558,103的优先权,该专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及用于自旋转移矩磁阻式随机存取存储器(STT-MRAM)磁性隧道结(MTJ)器件的磁性蚀刻停止层。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如,当前存在各种各样的便携式个人计算设备,包括较小、轻量且易于由用户携带的无线电话,诸如移动和智能电话、平板设备、以及膝上型计算机。这些设备可在无线网络上传达语音和数据分组。另外,许多此类设备纳入附加功能性,诸如数码相机、数码摄像机、数字记录器以及音频文件播放器。同样,此类设备可以处理可执行指令,包括可被用于访问因特网的软件应用,诸如web浏览器应用。如此,这些设备可包括显著的计算能力。
无线电话可包括用于存储数据的自旋转移矩磁阻式随机存取存储器(STT-MRAM)器件。STT-MRAM器件可以使用磁性隧道结(MTJ)器件来实现以存储数据。例如,MTJ器件可包括具有表示数据值的磁矩的自由层(例如,存储层)。在制造期间,自由层的磁属性可能在毗邻层的蚀刻期间(例如,在覆盖层的蚀刻期间)被破坏。牺牲蚀刻停止层(或缓冲层)可以被沉积在覆盖层的顶部以在蚀刻期间保护自由层以减少降级;然而,尽管有牺牲蚀刻停止层的沉积,显著的降级还是可能发生。
概述
示出了用于保护自旋转移矩磁阻式随机存取存储器(STT-MRAM)磁性隧道结(MTJ)器件的自由层的技术。MTJ器件可包括钉扎层、隧道势垒层、自由层、覆盖层、磁性蚀刻停止层、以及顶部电极。在一特定实施例中,MTJ器件可以是垂直MTJ器件。例如,自由层的磁矩以及钉扎层中的一个或多个层的磁矩可以与自由层平面垂直。
自由层之上的覆盖层可包括:氧化镁(MgO)、氧化铝(ALOx)、氧化铪(HfOx)、或氧化钽(TaOx),而磁性蚀刻停止层可包括钴铁硼(CoFeB)、钴铁(CoFe)、铁硼(FeB)、钴铁(CoFe)、镍铁硼(NiFeB)、镍铁硅硼(NiFeSiB)、或镍铁(NiFe)。磁性蚀刻停止层可以被沉积在覆盖层的顶部上以在蚀刻期间保护这两个层。例如,硬掩模可以被置于顶部电极(其位于磁性蚀刻停止层的顶部上)上,而MTJ器件可经历蚀刻工艺。在蚀刻工艺期间,磁性蚀刻停止层(加上覆盖层)可以保护自由层的磁属性。例如,磁性蚀刻停止层可以使自由层的垂直磁各向异性在与蚀刻工艺(例如,反应性离子蚀刻工艺)相关联的高退火温度期间保持稳定。在第一实施例中,磁性蚀刻停止层可以足够薄(例如,厚度约为5埃或更小)以基本上在磁性上为惰性的(即,“磁性失灵”)。在第二实施例中,磁性蚀刻停止层可以更厚(例如,约10埃与30埃之间)以展现磁矩。
在一特定实施例中,一装置包括布置在自由层的顶部上的覆盖层。该装置还包括布置在覆盖层的顶部上的磁性蚀刻停止层。覆盖层和磁性蚀刻停止层被包括在自旋转移矩磁阻式随机存取存储器(STT-MRAM)磁性隧道结(MTJ)器件中。
在另一特定实施例中,一种形成自旋转移矩磁阻式随机存取存储器(STT-MRAM)磁性隧道结(MTJ)器件的方法包括在自由层的顶部上沉积覆盖层。该方法还包括在覆盖层的顶部上沉积磁性蚀刻停止层。
在另一特定实施例中,一种装备包括布置在自由层的顶部上的用于保护自由层的第一装置。该装备还包括用于保护自由层的第二装置。第二装置被布置在第一装置的顶部上。第一装置和第二装置被包括在自旋转移矩磁阻式随机存取存储器(STT-MRAM)磁性隧道结(MTJ)器件中。
所公开的实施例中的至少一者所提供的特定优势包括在蚀刻期间保护自旋转移矩磁阻式随机存取存储器(STT-MRAM)磁性隧道结(MTJ)器件的自由层的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了,整个申请包括以下章节:附图简述、详细描述、以及权利要求书。
附图简述
图1是解说用于减少自由层的降级的具有磁性蚀刻停止层的自旋转移矩磁阻式随机存取存储器(STT-RAM)磁性隧道结(MTJ)器件的特定实施例的示图;
图2A是解说形成图1的STT-MRAM MTJ器件的特定阶段的示图;
图2B是解说形成图1的STT-MRAM MTJ器件的另一特定阶段的示图;
图2C是解说形成图1的STT-MRAM MTJ器件的另一特定阶段的示图;
图2D是解说形成图1的STT-MRAM MTJ器件的另一特定阶段的示图;
图3描绘了解说一种形成用于减少自由层的降级的具有磁性蚀刻停止层的STT-MRAM MTJ器件的方法的特定实施例的流程图;
图4描绘了解说一种形成用于减少自由层的降级的具有磁性蚀刻停止层的STT-MRAM MTJ器件的方法的另一特定实施例的流程图;
图5是包括具有磁性蚀刻停止层的STT-MRAM MTJ器件的无线设备的框图;以及
图6是制造包括用于减少自由层的降级的具有磁性蚀刻停止层的STT-MRAM MTJ器件的电子设备的制造过程的特定解说性实施例的数据流程图。
详细描述
参考图1,示出了用于减少自由层的降级的具有磁性蚀刻停止层的自旋转移矩磁阻式随机存取存储器(STT-RAM)磁性隧道结(MTJ)器件100的特定实施例。
STT-MRAM MTJ器件100包括一个或多个钉扎层102、隧道势垒层104、自由层106、覆盖层108、磁性蚀刻停止层110、以及顶部电极112。在一特定实施例中,STT-MRAM MTJ器件100可以是垂直MTJ器件。例如,自由层106的磁矩以及钉扎层102中的至少一者的磁矩可以与自由层106平面垂直。
一个或多个钉扎层102可包括具有在相同方向上取向的磁畴的基准层(例如,固定层)和钉扎层。自由层106的磁畴可经由写电流被编程以指示STT-MRAM MTJ器件100的状态。例如,如果自由层106的磁化和基准层的磁化具有相同取向,则STT-MRAM MTJ器件100可以表示具有第一逻辑状态(例如,逻辑“0”)的数据值。替换地,如果自由层106的磁畴和基准层的磁畴具有相反取向,则STT-MRAM MTJ器件100可以表示具有第二逻辑状态(例如,逻辑“1”)的数据值。在一特定实施例中,一个或多个钉扎层102可以被沉积在底部电极(未示出)的顶部上。
在其他实施例中,一个或多个钉扎层102还可包括一个或多个晶种层、一个或多个缓冲层、一个或多个杂散场平衡层、一个或多个连接层、一个或多个性能增强层(例如,合成钉扎层)、或其任何组合。
隧道势垒层104可以被沉积在钉扎层102与自由层106之间。隧道势垒层104可以是绝缘势垒层,该绝缘势垒层具有使得在偏置电压跨自由层106和钉扎层102被施加的情况下电子能够在自由层106与钉扎层102之间隧穿的厚度。隧道势垒层104可包括氧化镁(MgO)。在替换实施例中,隧道势垒层104可包括三氧化二铝(Al2O3)、二氧化锆(ZrO2)、锆刚玉(ZrAlOx)、氮化铝(AlN)、氮氧化铝(AlONx)、三氧化二镓(Ga2O3)、或硫化铕(EuS)。
自由层106可以是承载具有可变取向的磁矩的铁磁层。例如,自由层106的磁矩(例如,磁畴)可经由写电流(例如,切换电流)被编程。自由层106的磁矩相对于钉扎层102中基准层所承载的固定磁矩方向的方向决定由STT-MRAM MTJ器件100表示的数据值,如以上所解释的。因而,如果STT-MRAM MT器件100是垂直MTJ器件,则自由层106可具有垂直磁各向异性。即,STT-MRAM MTJ器件100的数据值“在方向上取决于”自由层106的磁矩的取向。自由层106可包括钴铁硼(CoFeB)、钴镍(CoNi)、或其他合金材料(诸如CoFeB-Ta、Co/Pt等),并且可具有在约10埃与30埃之间的厚度。在另一特定实施例中,自由层106可以是CoFeB/Ta/CoFeB或CoFeB/Co/Ni等的多层堆叠。
覆盖层108可以被沉积在自由层106顶部上。覆盖层108可包括氧化镁(MgO)。覆盖层108可被配置成在蚀刻期间保护自由层106。例如,硬掩模(未示出)可以被置于顶部电极112上,并且STT-MRAM MTJ器件100可经历蚀刻工艺,以使得每一层102-112的长度被蚀刻为约等于硬掩模的长度。在蚀刻工艺期间,覆盖层108可以保护自由层106的磁属性。例如,覆盖层108可以使自由层106的垂直磁各向异性在与蚀刻工艺(例如,反应性离子蚀刻工艺)相关联的高退火温度期间保持稳定(或增加)。尽管覆盖层108被描绘为包括氧化镁(MgO),但在其他实施例中,覆盖层108可包括三氧化二铝(Al2O3)、或氧化铪(或其他氧化物材料,诸如经氧化的CoFeB、Fe、Ta等)。
磁性蚀刻停止层110可以被沉积在覆盖层108的顶部上。磁性蚀刻停止层110可包括钴铁硼(CoFeB)。磁性蚀刻停止层110也可被配置成在蚀刻期间保护自由层106。例如,当STT-MRAM MTJ器件100经历蚀刻工艺时,磁性蚀刻停止层110可以连同覆盖层108一起提供附加保护层以保护自由层106的磁属性。例如,磁性蚀刻停止层110可以使自由层106的垂直磁各向异性、氧分布、以及内部扩散在与蚀刻工艺相关联的高退火温度期间保持稳定。尽管磁性蚀刻停止层110被描绘为包括钴铁硼(CoFeB),但在其他实施例中,磁性蚀刻停止层110可包括铁(Fe)、钴(Co)、镍(Ni)、铁硼(FeB)、它们的合金、其任何组合。
在第一实施例中,磁性蚀刻停止层110可以足够薄以用作“磁性失灵”层。例如,磁性蚀刻停止层110的厚度可致使磁性蚀刻停止层110基本上为磁惰性的。作为非限制性解说示例,磁性蚀刻停止层110的厚度可以为约5埃或更小,以使得磁性蚀刻停止层110基本上为磁惰性的。当磁性蚀刻停止层110为磁惰性时,磁性蚀刻停止层110对STT-MRAM MTJ器件100的磁性贡献可被显著降低(或可能不存在)。例如,在氧化镁(MgO)覆盖层的顶部上使用“薄”钴铁硼(CoFeB)层可以通过辅助在自由层中形成高垂直磁各向异性同时在反应性离子蚀刻(例如,降低原子内部扩散过程)期间保护自由层106来增强STT-MRAM MTJ器件100的性能。
在第二实施例中,磁性蚀刻停止层110的厚度可致使磁性蚀刻停止层110向STT-MRAM MTJ器件100引入平面内各向异性(例如,展现磁矩)。作为非限制性示例,磁性蚀刻停止层110的厚度可以在约10埃与30埃之间。平面内各向异性(与具有在STT-MRAM MTJ器件100的平面外(例如,垂直)取向的磁矩的垂直各向异性相反)可减少操作STT-MRAM MTJ器件100所需的切换电流密度(或能量)而不使STT-MRAM MTJ器件100的隧道磁阻(TMR)和热势垒降级。例如,磁性蚀刻停止层110可以通过铁磁耦合被“弱”耦合到自由层106。自由层106可具有垂直各向异性(例如,在垂直方向上取向的磁矩),而磁性蚀刻停止层110可具有平面内各向异性(例如,在水平方向上取向的磁矩)。由于平面内各向异性,自旋极化电子可以更高效地感生自由层106的矩,这可降低改变自由层106中磁矩取向所需的切换电流的量。降低改变磁矩取向所需的切换电流的量可降低对STT-MRAM MTJ器件100编程所需的能量的量。
顶部电极112可以被沉积在磁性蚀刻停止层110顶部上。写电流(例如,切换电流)或读电流可以经由顶部电极112被提供给STT-MRAM MTJ器件100。例如,顶部电极112可用作接口以将数据值编程到STT-MRAM MTJ器件100或者从STT-MRAM MTJ器件100读取数据值。
图1的STT-MRAM MTJ器件100可以在MTJ蚀刻工艺期间对自由层106提供蚀刻停止保护。例如,磁性蚀刻停止层110可用作对自由层106的蚀刻停止保护层以使自由层106的垂直磁各向异性在与蚀刻工艺相关联的高退火温度期间保持稳定。为了解说,当磁性蚀刻停止层110的厚度为5埃左右或更小时,基于磁性蚀刻停止层110和覆盖层108的化学成分(例如,氧化镁(MgO)覆盖顶部上的钴铁硼(CoFeB)层),磁性蚀刻停止层110可以在蚀刻工艺期间保护自由层106的磁属性。当磁性蚀刻停止层110具有在10埃与30埃之间的厚度时,磁性蚀刻停止层110还可降低STT-MRAM MTJ器件100的切换电流而不使TMR和/或热势垒降级。
参考图2A,示出了形成图1的STT-MRAM MTJ器件100的特定阶段202。钉扎层102、隧道势垒层104、自由层106、以及覆盖层108可以使用物理气相沉积(PVD)喷溅技术被形成在腔内。根据图2A的阶段202,磁性蚀刻停止层110使用PVD喷溅技术被沉积在腔中的覆盖层108的顶部上。
参考图2B,示出了形成图1的STT-MRAM MTJ器件100的另一特定阶段204。根据图2B的阶段204,顶部电极112使用PVD喷溅技术被沉积在腔中的磁性蚀刻停止层110的顶部上。
参考图2C,示出了形成图1的STT-MRAM MTJ器件100的另一特定阶段206。根据图2C的阶段206,层102-112使用光刻工艺(例如,电子束光刻和/或光学光刻)被图案化。硬掩模114也被置于顶部电极112上。
参考图2D,示出了形成图1的STT-MRAM MTJ器件100的另一特定阶段208。根据图2D的阶段208,层102-114经历反应性离子蚀刻(RIE)工艺。例如,层102-114的不在硬掩模114之下的部分在RIE工艺期间被蚀刻掉,以使得每一层102-114的长度被蚀刻成约等于硬掩模114的长度。磁性蚀刻停止层110(加上覆盖层108)可以在RIE工艺期间保护自由层106的磁属性。例如,磁性蚀刻停止层110可以使自由层106的垂直磁各向异性、氧分布、以及内部扩散保持稳定以抵抗与RIE工艺相关联的高退火温度。
在RIE工艺完成之后,硬掩模114可以被移除以创建图1的STT-MRAM MTJ器件100。
参考图3,示出了解说一种形成用于减少自由层的降级的具有磁性蚀刻停止层的STT-MRAM MTJ器件的方法300的特定实施例的流程图。方法300可由关于图6所描述的制造装备来执行。方法300可被用于制造图1的STT-MRAM MTJ器件100。
方法300可包括在302在STT-MRAM MTJ器件的自由层的顶部上沉积覆盖层。例如,参考图2A,覆盖层108(例如,氧化镁(MgO)覆盖层)可以使用PVD喷溅技术被沉积在腔中的自由层106的顶部上。
在304,可在覆盖层的顶部上沉积磁性蚀刻停止层。例如,参考图2A,磁性蚀刻停止层110(例如,钴铁硼磁性蚀刻停止层)可以使用PVD喷溅技术被沉积在腔中的覆盖层108的顶部上。
在一特定实施例中,方法300还可包括使用PVD喷溅技术在腔中的磁性蚀刻停止层110的顶部上沉积顶部电极112,如图2B所解说的。方法300还可包括使用光刻工艺来图案化层102-112,以及将硬掩模114置于顶部电极114上,如图2C所解说的。方法300还可包括在层102-114上执行RIE工艺,如图2D所解说的。例如,层102-114的不在硬掩模114之下的部分在RIE工艺期间被蚀刻掉,以使得每一层102-114的长度被蚀刻成约等于硬掩模114的长度。
图3的方法300可以在RIE工艺期间向自由层106提供蚀刻停止保护。例如,磁性蚀刻停止层110可用作对自由层106的蚀刻停止保护层以使自由层106的垂直磁各向异性在与蚀刻工艺相关联的高退火温度期间保持稳定。为了解说,当磁性蚀刻停止层110的厚度为5埃左右或更小时,基于磁性蚀刻停止层110和覆盖层108的化学成分(例如,氧化镁(MgO)覆盖层的顶部上的钴铁硼(CoFeB)层),磁性蚀刻停止层110可以在蚀刻工艺期间保护自由层106的磁属性。当磁性蚀刻停止层110具有在10埃到30埃之间的厚度时,磁性蚀刻停止层110还可降低STT-MRAM MTJ器件100的切换电流而不使TMR和/或热势垒降级。
参考图4,示出了解说一种形成用于减少自由层的的降级的具有磁性蚀刻停止层的STT-MRAM MTJ器件的方法400的另一特定实施例的流程图。方法400可由关于图6所描述的制造装备来执行。方法300可被用于制造图1的STT-MRAM MTJ器件100。
方法400可包括在402将一个或多个钉扎层、隧道势垒层、自由层、以及覆盖层沉积到腔中。例如,参考图1,钉扎层102、隧道势垒层104、自由层106、以及覆盖层108可以使用PVD喷溅技术被沉积到腔中。
在404,可以确定是要改进(例如,“优化”)垂直磁各向异性还是要减少切换能量的决策。响应于要改进垂直磁各向异性的决策,在406,可以将相对薄的磁性蚀刻停止层沉积在覆盖层的顶部上。例如,磁性蚀刻停止层110的厚度可致使磁性蚀刻停止层110基本上为磁惰性的。作为非限制性解说示例,磁性蚀刻停止层110的厚度可以为约5埃或更少,以使得磁性蚀刻停止层110基本上为磁惰性的。当磁性蚀刻停止层110为基本上磁惰性时,磁性蚀刻停止层110对STT-MRAM MTJ器件100的磁性贡献可被显著降低(或可能不存在)。例如,在氧化镁(MgO)覆盖层的顶部上使用“薄”钴铁硼(CoFeB)层可以通过辅助在自由层中形成高垂直磁各向异性同时在反应性离子蚀刻(例如,降低原子内部扩散过程)期间保护自由层106来增强STT-MRAM MTJ器件100的性能。
响应于要减少切换能量的决策,在408,可以将相对厚的磁性蚀刻停止层沉积在覆盖层的顶部上。例如,磁性蚀刻停止层110的厚度可致使磁性蚀刻停止层110向STT-MRAMMTJ器件100引入平面内各向异性(例如,展现磁矩)。作为非限制性示例,磁性蚀刻停止层110的厚度可以在约10埃与30埃之间。平面内各向异性(与具有在STT-MRAM MTJ器件100的平面外(例如,垂直)取向的磁矩的垂直各向异性相反)可减少操作STT-MRAM MTJ器件100所需的切换电流密度(或能量)而不使STT-MRAM MTJ器件100的隧道磁阻(TMR)和热势垒降级。例如,磁性蚀刻停止层110可以通过铁磁耦合被“弱”耦合到自由层106。自由层106可具有垂直各向异性(例如,在垂直方向上取向的磁矩),而磁性蚀刻停止层110可具有平面内各向异性(例如,在水平方向上取向的磁矩)。由于平面内各向异性,自旋极化电子可以更高效地感生自由层106的矩,这可降低改变自由层106中磁矩取向所需的切换电流的量。
在410,可执行蚀刻和其他工艺。例如,顶部电极112可以被沉积在磁性蚀刻停止层110的顶部上,层102-112可以使用光刻工艺(例如,电子束光刻和/或光学光刻)被图案化,并且硬掩模114可以被置于顶部电极112上。附加地,层102-114可以经历反应性离子蚀刻(RIE)工艺。例如,层102-114的不在硬掩模114之下的部分可以在RIE工艺期间被蚀刻掉,以使得每一层102-114的长度被蚀刻成约等于硬掩模114的长度。磁性蚀刻停止层110(加上覆盖层108)可以在RIE工艺期间保护自由层106的磁属性。例如,磁性蚀刻停止层110可以使自由层106的垂直磁各向异性、氧分布、以及内部扩散保持稳定以抵抗与RIE工艺相关联的高退火温度。在RIE工艺完成之后,硬掩模114可以被移除以创建图1的STT-MRAM MTJ器件100。
图4的方法400可以在RIE工艺期间向自由层106提供蚀刻停止保护。例如,磁性蚀刻停止层110可用作对自由层106的蚀刻停止保护层以使自由层106的垂直磁各向异性在与蚀刻工艺相关联的高退火温度期间保持稳定。为了解说,当磁性蚀刻停止层110的厚度为5埃左右或更少时,基于磁性蚀刻停止层110和覆盖层108的化学成分(例如,氧化镁(MgO)覆盖层的顶部上的钴铁硼(CoFeB)层),磁性蚀刻停止层110可以在蚀刻工艺期间保护自由层106的磁属性。当磁性蚀刻停止层110具有在10埃与30埃之间的厚度时,磁性蚀刻停止层110还可降低STT-MRAM MTJ器件100的切换电流而不使TMR和/或热势垒降级。
参照图5,描绘了无线通信设备的特定解说性实施例的框图并将其一般地标示为500。设备500包括耦合至存储器532的处理器510(例如,中央处理单元(CPU)和数字信号处理器(DSP)等)。存储器532可包括可由处理器510执行的指令560。
存储器532可以是存储器设备,诸如随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、STT-MRAM器件(例如,图1的STT-MRAM MTJ器件)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或压缩碟只读存储器(CD-ROM)。存储器设备580也可被耦合到处理器510。存储器设备580可包括一个或多个STT-MRAM MTJ器件。例如,存储器设备580可包括图1的STT-MRAM MTJ器件100。
图5还示出了耦合到处理器510和显示器528的显示控制器526。编码器/解码器(CODEC)534可耦合至处理器510,如图所示。扬声器536和话筒538可耦合到CODEC 534。图5还示出无线控制器540被耦合至处理器510和天线542。在一特定实施例中,处理器510、显示控制器526、存储器532、CODEC 534以及无线控制器540被包括在系统级封装或片上系统设备(例如,移动站调制解调器(MSM))522中。在一特定实施例中,输入设备530(诸如触摸屏和/或小键盘)和电源544被耦合至片上系统设备522。此外,在特定实施例中,如图5中所解说的,显示器528、输入设备530、扬声器536、话筒538、天线542和电源544在片上系统设备522外部。然而,显示器528、输入设备530、扬声器536、话筒538、天线542和电源544中的每一者可耦合到片上系统设备522的组件(诸如接口或控制器)。
结合所述实施例,一种装备包括布置在自由层的顶部上的用于保护自由层的第一装置。例如,用于保护的第一装置可包括图1的覆盖层108(例如,氧化镁(MgO)覆盖层)、一个或多个其他覆盖层、或其任何组合。在蚀刻工艺期间,覆盖层108可以保护图1的自由层106的磁属性。例如,覆盖层108可以使自由层106的垂直磁各向异性在与蚀刻工艺(例如,反应性离子蚀刻工艺)相关联的高退火温度期间保持稳定。
该装备还可包括用于保护自由层的第二装置。第二装置被布置在第一装置顶部上。例如,用于保护的第二装置可包括图1的磁性蚀刻停止层110(例如,钴铁硼(CoFeB)磁性蚀刻停止层)、一个或多个其他磁性蚀刻停止层、或其任何组合。用于保护的第一装置和用于保护的第二装置可以被包括在STT-MRAM MTJ器件中。在蚀刻工艺期间,磁性蚀刻停止层110可以保护图1的自由层106的磁属性。例如,磁性蚀刻停止层110可以使自由层106的垂直磁各向异性在与蚀刻工艺(例如,反应性离子蚀刻工艺)相关联的高退火温度期间保持稳定。
上文公开的器件和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如,RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理者。结果得到的产品包括半导体晶片,其随后被切割成半导体管芯并被封装成半导体芯片。芯片接着被部署在各个设备中,诸如通信设备(例如,移动电话)、平板设备、膝上型设备、个人数字助理(PDA)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、固定位置数据单元、或计算机。图6描绘了电子设备制造过程600的特定解说性实施例。
在制造过程600处(诸如在研究计算机606处)接收物理器件信息602。物理器件信息602可包括表示半导体器件(诸如图1的STT-MRAM MTJ器件100)的至少一个物理性质的设计信息。例如,物理器件信息602可包括经由耦合到研究计算机606的用户接口604输入的物理参数、材料特性、以及结构信息。研究计算机606包括耦合到计算机可读介质(诸如存储器610)的处理器608,诸如一个或多个处理核。存储器610可存储计算机可读指令,其可被执行以使处理器608转换物理器件信息602以遵循某一文件格式并生成库文件612。
在特定实施例中,库文件612包括至少一个包括经转换的设计信息的数据文件。例如,库文件612可包括被提供以供与电子设计自动化(EDA)工具620一起使用的半导体器件库,该半导体器件包括图1的STT-MRAM MTJ器件100。
库文件612可在设计计算机614处与EDA工具620协同使用,设计计算机614包括耦合到存储器618的处理器616,诸如一个或多个处理核。EDA工具620可被存储为存储器618处的处理器可执行指令,以使得设计计算机614的用户能够设计库文件612的器件,诸如图1的STT-MRAM MTJ器件100。例如,设计计算机614的用户可经由耦合到设计计算机614的用户接口624来输入电路设计信息622。电路设计信息622可包括表示半导体器件(诸如图1的STT-MRAM MTJ器件100)的至少一个物理性质的设计信息。为了解说,电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机614可被配置成转换设计信息(包括电路设计信息622)以遵循某一文件格式。为了解说,文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式,诸如图形数据系统(GDSII)文件格式。设计计算机614可被配置成生成数据文件,包括经转换的设计信息,诸如包括描述器件的信息的GSDII文件626,该器件诸如图1的STT-MRAM MTJ器件100。为了解说,该数据文件可包括与片上系统(SOC)相对应的信息,该SOC包括图1的STT-MRAM MTJ器件100,并且在该SOC内还可包括附加电子电路和组件。
GDSII文件626可在制造过程628处被接收,以根据GDSII文件626中的经转换信息来制造半导体器件,诸如图1的STT-MRAM MTJ器件100。例如,器件制造过程可包括将GDSII文件626提供给掩模制造商630以创建一个或多个掩模,诸如用于与光刻处理联用的掩模,其被解说为代表性掩模632。掩模632可在制造过程期间被用于生成一个或多个晶片633,晶片633可被测试并被分成管芯,诸如代表性管芯636。管芯636包括电路,该电路包括图1的STT-MRAM MTJ器件100。
在特定实施例中,制造过程628可由处理器634来发起或控制。处理器634可访问包括可执行指令637(诸如计算机可读指令或处理器可读指令)的存储器635。可执行指令可包括可由计算机(诸如处理器634)执行的一个或多个指令。制造过程628可由全自动化或部分自动化的制造系统来实现。例如,制造过程628可以是自动化的,并且可以根据调度来执行处理步骤。制造系统可包括用于执行一个或多个操作以形成电子器件的制造装备(例如,处理工具)。
制造系统可具有分布式架构(例如,层级结构)。例如,该制造系统可包括根据该分布式架构分布的一个或多个处理器(诸如处理器634)、一个或多个存储器(诸如存储器635)、和/或控制器。该分布式架构可包括控制和/或发起一个或多个低级系统的操作的高级处理器。例如,制造过程628的高级部分可包括一个或多个处理器(诸如处理器634),并且低级系统可各自包括一个或多个对应控制器或可受其控制。特定低级系统的特定控制器可从高级系统接收一个或多个指令(例如,命令)、可向下级模块或处理工具发布子命令、以及可反过来向高级系统传达状态数据。一个或多个低级系统中的每个低级系统可与一件或多件对应制造装备(例如,处理工具)相关联。在特定实施例中,该制造系统可包括分布在该制造系统中的多个处理器。例如,该制造系统的低级系统组件的控制器可包括处理器,诸如处理器634。
替换地,处理器634可以是该制造系统的高级系统、子系统、或组件的一部分。在另一实施例中,处理器634包括制造系统的各种等级和组件处的分布式处理。
管芯636可被提供给封装过程638,其中管芯636被纳入到代表性封装640中。例如,封装640可包括单个管芯636或多个管芯,诸如系统级封装(SiP)安排。封装640可被配置成遵循一个或多个标准或规范,诸如电子器件工程联合委员会(JEDEC)标准。
关于封装640的信息可被分发给各产品设计者(诸如经由存储在计算机646处的组件库)。计算机646可包括耦合到存储器650的处理器648,诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器650处,以处理经由用户接口644从计算机646的用户接收的PCB设计信息642。PCB设计信息642可包括经封装半导体器件在电路板上的物理定位信息,经封装半导体器件对应于包括器件的封装640,该器件诸如图1的STT-MRAM MTJ器件100。
计算机646可被配置成转换PCB设计信息642以生成数据文件,诸如具有包括经封装半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件652,其中经封装半导体器件对应于包括图1的STT-MRAM MTJ器件100的封装640。在其他实施例中,由经转换的PCB设计信息生成的数据文件可具有除GERBER格式以外的格式。
可在板组装过程654处接收GERBER文件652并且该GERBER文件652被用于创建PCB,诸如根据GERBER文件652内存储的设计信息来制造的代表性PCB 656。例如,GERBER文件652可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 656可填充有电子组件(包括封装640)以形成代表性印刷电路组装件(PCA)658。
可在产品制造过程660处接收PCA 658并将PCA 658集成到一个或多个电子设备中,诸如第一代表性电子设备662和第二代表性电子设备664。作为解说性非限定性示例,第一代表性电子设备662、第二代表性电子设备664、或者这两者可选自下组:通信设备(例如,移动电话)、平板设备、膝上型设备、个人数字助理(PDA)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、固定位置的数据单元、以及计算机,其中集成了图1的STT-MRAM MTJ器件。作为另一解说性而非限定性示例,电子设备662和664中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。除了根据本公开的教导的远程单元以外,本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
诸如图1的STT-MRAM MTJ器件100之类的器件可被制造、处理、并纳入到电子设备中,如在解说性过程600中所描述的。例如,图1的STT-MRAM MTJ器件100可以被集成到电子设备中的管芯中。电子设备可包括通信设备、平板设备、膝上型设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、或计算机。关于图1-4公开的各实施例的一个或多个方面可被包括在各个处理阶段,诸如被包括在库文件612、GDSII文件626、以及GERBER文件652内,以及被存储在研究计算机606的存储器610、设计计算机614的存储器618、计算机646的存储器650、在各个阶段(诸如在板组装过程654)使用的一个或多个其他计算机或处理器(未示出)的存储器处,并且还被纳入到一个或多个其他物理实施例中,诸如掩模632、管芯636、封装640、PCA 658、其他产品(诸如原型电路或设备(未示出))中、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段,但在其他实施例中可使用较少的阶段或可包括附加阶段。类似地,过程600可由单个实体或者由执行过程600的各个阶段的一个或多个实体来执行。
本领域技术人员将进一步领会,结合本文所公开的实施例来描述的各种解说性逻辑块、配置、模块、电路、和算法步骤可实现为电子硬件、由处理设备(诸如硬件处理器)执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是可执行软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性,但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各步骤可直接用硬件、由处理器执行的软件模块或这两者的组合来实现。软件模块可驻留在存储器设备中,诸如随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或压缩碟只读存储器(CD-ROM)。示例性存储器设备被耦合到处理器,以使得处理器能从/向该存储器设备读取/写入信息。在替换方案中,存储器设备可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中,处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的,并且本文所定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此,本公开并非旨在被限定于本文中示出的实施例,而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (20)

1.一种装置,包括:
布置在自由层的顶部上的覆盖层;
布置在所述覆盖层的顶部上的磁性蚀刻停止层;以及
布置在所述磁性蚀刻停止层与硬掩模层之间的电极层,其中所述覆盖层和所述磁性蚀刻停止层被包括在自旋转移矩磁阻式随机存取存储器STT-MRAM磁性隧道结MTJ器件中。
2.如权利要求1所述的装置,其特征在于,所述覆盖层包括氧化镁、氧化铝、氧化铪、或氧化钽。
3.如权利要求1所述的装置,其特征在于,所述磁性蚀刻停止层包括钴铁硼、钴铁、铁硼、镍铁硼、镍铁硅硼、或镍铁。
4.如权利要求1所述的装置,其特征在于,所述磁性蚀刻停止层的厚度致使所述磁性蚀刻停止层为磁惰性的。
5.如权利要求4所述的装置,其特征在于,所述磁性蚀刻停止层的厚度小于5埃。
6.如权利要求4所述的装置,其特征在于,所述磁性蚀刻停止层的厚度约为5埃。
7.如权利要求1所述的装置,其特征在于,所述STT-MRAM MTJ器件是垂直MTJ器件。
8.如权利要求7所述的装置,其特征在于,所述磁性蚀刻停止层的厚度致使所述磁性蚀刻停止层将平面内各向异性引入所述STT-MRAM MTJ器件。
9.如权利要求8所述的装置,其特征在于,所述磁性蚀刻停止层的厚度在10埃与30埃之间。
10.一种装备,包括:
布置在自由层的顶部上的用于保护所述自由层的第一装置;
用于保护所述自由层的第二装置,所述第二装置被布置在用于保护的所述第一装置的顶部上,其中所述第二装置包括磁性材料;以及
布置在所述第二装置与用于掩模的装置之间的用于传导的装置,其中所述第一装置和所述第二装置被包括在自旋转移矩磁阻式随机存取存储器STT-MRAM磁性隧道结MTJ器件中。
11.如权利要求10所述的装备,其特征在于,用于保护的所述第一装置包括氧化镁、氧化铝、氧化铪、或氧化钽。
12.如权利要求10所述的装备,其特征在于,用于保护的所述第二装置包括钴铁硼、钴铁、铁硼、镍铁硼、镍铁硅硼、或镍铁。
13.如权利要求10所述的装备,其特征在于,用于保护的所述第二装置的厚度致使用于保护的所述第二装置为磁惰性的。
14.如权利要求13所述的装备,其特征在于,用于保护的所述第二装置的厚度小于5埃。
15.如权利要求13所述的装备,其特征在于,用于保护的所述第二装置的厚度约为5埃。
16.如权利要求10所述的装备,其特征在于,所述STT-MRAM MTJ器件是垂直MTJ器件。
17.如权利要求16所述的装备,其特征在于,用于保护的所述第二装置的厚度致使用于保护的所述第二装置将平面内各向异性引入所述STT-MRAM MTJ器件。
18.如权利要求17所述的装备,其特征在于,用于保护的所述第二装置的厚度大于10埃。
19.一种垂直自旋转移矩磁阻式随机存取存储器磁性隧道结器件,包括:
布置在自由层的顶部上的氧化镁MgO覆盖层;以及
布置在所述MgO覆盖层的顶部上的5埃厚的钴铁硼CoFeB磁性蚀刻停止层;以及
布置在5埃厚的钴铁硼CoFeB磁性蚀刻停止层与硬掩模层之间的电极层。
20.如权利要求19所述的垂直自旋转移矩磁阻式随机存取存储器磁性隧道结器件,其特征在于,所述5埃厚的CoFeB磁性蚀刻停止层为磁惰性的。
CN201580065152.2A 2014-12-02 2015-11-05 用于自旋转移矩磁阻式随机存取存储器磁性隧道结器件的磁性蚀刻停止层 Active CN107004763B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/558,103 2014-12-02
US14/558,103 US9620706B2 (en) 2014-12-02 2014-12-02 Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
PCT/US2015/059154 WO2016089535A1 (en) 2014-12-02 2015-11-05 Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device

Publications (2)

Publication Number Publication Date
CN107004763A CN107004763A (zh) 2017-08-01
CN107004763B true CN107004763B (zh) 2019-11-26

Family

ID=54697643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580065152.2A Active CN107004763B (zh) 2014-12-02 2015-11-05 用于自旋转移矩磁阻式随机存取存储器磁性隧道结器件的磁性蚀刻停止层

Country Status (3)

Country Link
US (1) US9620706B2 (zh)
CN (1) CN107004763B (zh)
WO (1) WO2016089535A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098248A (ko) * 2015-11-18 2018-09-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 터널 접합 소자 및 자기 메모리
US10396274B2 (en) * 2016-03-08 2019-08-27 Tohoku University Spin electronics element and method of manufacturing thereof
CN110024150A (zh) 2016-12-30 2019-07-16 英特尔公司 具有增强稳定性的垂直自旋转移扭矩存储器(pSTTM)器件及其形成方法
WO2018182645A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with perforated cap layer
US10163781B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US10355014B1 (en) * 2017-12-22 2019-07-16 Micron Technology, Inc. Assemblies having vertically-extending structures
US10790016B2 (en) 2018-03-02 2020-09-29 Western Digital Technologies, Inc. Probabilistic neuron circuits
CN110265427B (zh) * 2018-03-12 2021-08-03 中电海康集团有限公司 Stt-mram存储器及其制备方法
WO2019182589A1 (en) * 2018-03-21 2019-09-26 Intel Corporation Interface engineering of a perpendicular magnetic tunnel junction (pmtj) stack to improve retention loss at higher temperature
WO2019188203A1 (ja) * 2018-03-30 2019-10-03 国立大学法人東北大学 磁気トンネル接合素子、磁気トンネル接合素子の製造方法、及び、磁気メモリ
US10200058B1 (en) 2018-04-24 2019-02-05 Sandisk Technologies Llc Analog-to-digital conversion with magnetic tunnel junctions
US10732933B2 (en) 2018-05-10 2020-08-04 Sandisk Technologies Llc Generating random bitstreams with magnetic tunnel junctions
US10862022B2 (en) 2018-12-06 2020-12-08 Sandisk Technologies Llc Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US10797227B2 (en) 2018-12-06 2020-10-06 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10811596B2 (en) 2018-12-06 2020-10-20 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US11004489B2 (en) * 2019-06-19 2021-05-11 Western Digital Technologies, Inc. Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN110808320B (zh) * 2019-11-12 2020-11-20 清华大学 深紫外led结构及其制作方法
CN112968054A (zh) * 2019-12-12 2021-06-15 中国科学院宁波材料技术与工程研究所 一种基于Ga2O3/GaN异质结的HEMT器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376651A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 提高mram中的mtj金属间电介质的填充能力的方法
WO2012074542A1 (en) * 2010-11-30 2012-06-07 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in cofe(b)/mgo/cofe(b) magnetic tunnel junctions

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759263B2 (en) 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
JP2005259976A (ja) 2004-03-11 2005-09-22 Toshiba Corp 磁気抵抗効果素子、磁気ヘッドおよび磁気記録再生装置
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US20080273375A1 (en) 2007-05-02 2008-11-06 Faiz Dahmani Integrated circuit having a magnetic device
US7978439B2 (en) * 2007-06-19 2011-07-12 Headway Technologies, Inc. TMR or CPP structure with improved exchange properties
US7936027B2 (en) * 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
US9442171B2 (en) 2008-01-09 2016-09-13 Seagate Technology Llc Magnetic sensing device with reduced shield-to-shield spacing
WO2009110119A1 (ja) * 2008-03-06 2009-09-11 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
JP2010021889A (ja) * 2008-07-11 2010-01-28 Sanyo Electric Co Ltd 受信装置
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8611055B1 (en) * 2009-07-31 2013-12-17 Western Digital (Fremont), Llc Magnetic etch-stop layer for magnetoresistive read heads
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
KR20110071710A (ko) * 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
US8553370B2 (en) 2010-11-24 2013-10-08 HGST Netherlands B.V. TMR reader structure having shield layer
JP2012235015A (ja) 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
US8698260B2 (en) 2012-02-29 2014-04-15 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
US8865008B2 (en) * 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376651A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 提高mram中的mtj金属间电介质的填充能力的方法
WO2012074542A1 (en) * 2010-11-30 2012-06-07 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in cofe(b)/mgo/cofe(b) magnetic tunnel junctions

Also Published As

Publication number Publication date
US9620706B2 (en) 2017-04-11
US20160155931A1 (en) 2016-06-02
WO2016089535A1 (en) 2016-06-09
CN107004763A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107004763B (zh) 用于自旋转移矩磁阻式随机存取存储器磁性隧道结器件的磁性蚀刻停止层
CN104282327B (zh) 降低自旋力矩转移磁阻性随机存取存储器(stt‑mram)中的源极负载效应
US9043740B2 (en) Fabrication of a magnetic tunnel junction device
CN102422421B (zh) 磁性隧道结装置及制造
CN106575701B (zh) 垂直磁性元件的杂散场的自补偿
KR101401568B1 (ko) 자기 터널 정션 디바이스 및 제조
US8238143B2 (en) Magnetic tunnel junction device and fabrication
CN106663468B (zh) 包括具有高矫顽力部分的感测层的差分磁性隧道结对
EP3002757A1 (en) Thermally tolerant perpendicular magnetic anisotrophy coupled elements for spin-transfer torque switching device
KR102034210B1 (ko) 반도체 장치 및 이의 제조 방법, 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US20110233696A1 (en) Perpendicular Magnetic Tunnel Junction Structure
EP3084764A1 (en) Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (mtj)
US10431734B2 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
CN102648539A (zh) 磁性隧道结装置
CN107771348A (zh) 具有共享位线的位单元
CN106104697B (zh) 垂直磁各向异性磁隧道结的基准层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant