CN106935647B - 具有低导通电阻的横向功率集成器件 - Google Patents

具有低导通电阻的横向功率集成器件 Download PDF

Info

Publication number
CN106935647B
CN106935647B CN201610566725.6A CN201610566725A CN106935647B CN 106935647 B CN106935647 B CN 106935647B CN 201610566725 A CN201610566725 A CN 201610566725A CN 106935647 B CN106935647 B CN 106935647B
Authority
CN
China
Prior art keywords
region
insulated field
integrated device
power integrated
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610566725.6A
Other languages
English (en)
Other versions
CN106935647A (zh
Inventor
朴柱元
高光植
李相贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix System IC Inc
Original Assignee
SK Hynix System IC Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150191107A external-priority patent/KR102385949B1/ko
Priority claimed from KR1020150191115A external-priority patent/KR102385950B1/ko
Application filed by SK Hynix System IC Inc filed Critical SK Hynix System IC Inc
Publication of CN106935647A publication Critical patent/CN106935647A/zh
Application granted granted Critical
Publication of CN106935647B publication Critical patent/CN106935647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种横向功率集成器件包括：源极区和漏极区，它们设置在半导体层内，并且在第一方向上彼此间隔开；漂移区，具有第二导电性，设置在半导体层内并且包围漏极区；沟道区，在第一方向上布置在源极区与漂移区之间；多个平面绝缘场板，它们设置在漂移区之上，并且在第二方向上彼此间隔开；多个沟槽绝缘场板，它们设置在漂移区内；栅绝缘层，形成在沟道区之上；以及栅电极，形成在栅绝缘层之上。沟槽绝缘场板中的每个在第二方向上设置在平面绝缘场板之间。

Description

具有低导通电阻的横向功率集成器件
相关申请的交叉引用
本申请要求于2015年12月31日提交的申请号为10-2015-0191107的韩国专利申请和于2015年12月31日提交的申请号为10-2015-0191115的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及功率半导体器件，更具体地，涉及具有低导通电阻值的横向功率集成器件。
背景技术
具有控制器和驱动器二者功能的集成器件通常称作为智能功率器件。通常，智能功率器件的输出电路可以被设计成包括以高电压操作的功率集成器件，例如，横向双扩散MOS(LDMOS)晶体管。在功率集成器件中，LDMOS晶体管的击穿电压(例如，漏极结击穿电压和栅电介质击穿电压)是直接影响LDMOS晶体管的稳定操作的重要因素。另外，LDMOS晶体管的导通电阻(Ron)值也是影响LDMOS晶体管的电气特性(例如，LDMOS晶体管的电流驱动能力)的重要因素。
为了提高LDMOS晶体管的漏极结击穿电压，必须降低在漏极区与沟道区之间的漂移区的掺杂浓度，或者必须增大与漂移区中电流路径的长度相对应的漂移区中载流子的漂移长度。然而，在这种情况下，可以增大LDMOS晶体管的导通电阻(Ron)，而降低了LDMOS晶体管的电流驱动能力。当漏极区与沟道区之间的漂移区的掺杂浓度增大，或者漂移区的漂移长度减小时，可以减小LDMOS晶体管的导通电阻(Ron)，由此提高LDMOS晶体管的电流驱动能力，然而LDMOS晶体管的漏极结击穿电压可以降低。即，在LDMOS晶体管中，导通电阻和漏极结击穿电压可以具有一种权衡的关系。
发明内容
各种实施例涉及具有低导通电阻值的横向功率集成器件。
根据一个实施例，一种横向功率集成器件包括：源极区和漏极区，它们设置在半导体层内，并且在第一方向上彼此间隔开，其中，半导体层具有第一导电性，其中，源极区和漏极区中的每个具有第二导电性；漂移区，具有第二导电性，设置在半导体层内，并且包围漏极区；沟道区，在第一方向上布置在源极区与漂移区之间；多个平面绝缘场板，它们设置在漂移区之上，并且在第二方向上彼此间隔开，其中，第二方向与第一方向相交；多个沟槽绝缘场板，它们设置在漂移区内，其中，沟槽绝缘场板中的每个在第二方向上设置在平面绝缘场板之间；栅绝缘层，形成在沟道区之上；以及栅电极，形成在栅绝缘层之上。
根据另一个实施例，一种横向功率集成器件包括：源极区和漏极区，它们设置在半导体层内，并且在第一方向上彼此间隔开，其中，半导体层具有第一导电性，其中，源极区和漏极区中的每个具有第二导电性；漏极区，具有第二导电性，并且设置在漂移区内；多个平面绝缘场板，它们设置在漂移区之上，并且在第二方向上彼此间隔开，其中，第二方向与第一方向相交；栅叠层，包括栅绝缘层和栅电极，设置在源极区与漂移区之间的沟道区之上，并且还在漂移区的一部分之上延伸；以及多个栅延伸部，它们从栅电极起延伸至平面绝缘场板之上。
附图说明
鉴于附图和所附具体描述，本发明的各种实施例将变得更加显然，其中：
图1为图示了根据一个实施例的不具有栅电极的横向功率集成器件的布局图；
图2为图示了根据一个实施例的具有栅电极的横向功率集成器件的布局图；
图3为沿着图2的线I-I'截取的剖视图；
图4为沿着图2的线II-II'截取的剖视图；
图5为图示了根据另一个实施例的不具有栅电极的横向功率集成器件的布局图；
图6为图示了根据另一个实施例的具有栅电极的横向功率集成器件的布局图；
图7为图示了根据又一个实施例的不具有栅电极的横向功率集成器件的布局图；
图8为图示了根据又一个实施例的具有栅电极的横向功率集成器件的布局图；
图9为图示了根据再一个实施例的不具有栅电极的横向功率集成器件的布局图；
图10为图示了根据再一个实施例的具有栅电极的横向功率集成器件的布局图；
图11为沿着图10的线III-III'截取的剖视图；
图12为沿着图10的线IV-IV'截取的剖视图；
图13为图示了根据另外一个实施例的不具有栅电极的横向功率集成器件的布局图；
图14为图示了根据另外一个实施例的具有栅电极的横向功率集成器件的布局图；
图15为沿着图14的线V-V'截取的剖视图；
图16为沿着图14的线VI-VI'截取的剖视图；
图17为图示了根据另一个实施例的横向功率集成器件的布局图；
图18图示了图17中所示的横向功率集成器件的N型漂移区的三维结构；
图19为沿着图17的线VII-VII'截取的剖视图；以及
图20为沿着图17的线VIII-VIII'截取的剖视图。
具体实施方式
具有与沟槽隔离层类似的结构的沟槽绝缘场板可以设置在沟道区与漏极区之间的漂移区中，以增大平面功率集成器件的漏极结击穿电压。在这种情况下，可以提高平面功率集成器件的漏极结击穿电压，但是由于载流子沿着沟道绝缘场板的侧壁和下表面漂移，所以漂移区中的载流子的漂移长度可能增大。因而，平面功率集成器件的导通电阻值可能增大，从而降低了平面功率集成器件的导通电阻特性。
根据以下实施例，多个平面绝缘场板和多个沟槽绝缘场板可以沿着沟道宽度方向交替地排列，以改善平面功率集成器件的导通电阻特性，而不降低平面功率集成器件的漏极结击穿电压特性。另外，根据以下实施例，当平面绝缘场板在沟道宽度方向上彼此间隔开时，栅电极可以设计成使得位于平面绝缘场板之间的栅电极在沟道长度方向的部分的长度大于位于平面绝缘场板上的栅电极在沟道长度方向的其它部分的长度。因此，可以减小平面功率集成器件的导通电阻值，而不降低平面功率集成器件的漏极结击穿电压特性。
将理解的是，尽管术语第一、第二、第三等在本文中可以用于描述各种元件，但是这些元件不应当受限于这些术语。这些术语仅用于将一个元件与另一个元件区分开。因而，在不脱离本发明的教导的情况下，在一些实施例中的第一元件可以在其它的实施例中被称为第二元件。
还将理解的是，当一个元件涉及位于另一个元件“上”、“之上”、“以上”、“之下”、“下方”、“以下”、“侧面”或者“旁边”时，其可以直接接触其它的元件，或者其间可以存在至少一个中间元件。因此，在本文中使用的诸如“上”、“之上”、“以上”、“之下”、“下方”、“以下”、“侧面”或者“旁边”等的术语仅出于描述两个元件的位置关系的目的，而并非旨在限制本发明的范围。
还将理解的是，当一个元件涉及与另一个元件“连接”或者“耦接”时，其可以与其它的元件直接连接或者耦接，或者可以存在中间元件。相反地，当一个元件涉及与另一个元件“直接连接”或者“直接耦接”时，不存在中间元件。
图1为图示了根据一个实施例的不具有栅电极116的横向功率集成器件100的布局图。图2为图示了具有栅电极116的横向功率集成器件100的布局图。在图2中，与图1中所用的相同的附图标记表示相同的元件。
如图1中所示，P型体区104和N型漂移区106可以在第一方向上彼此间隔开。在本实施例中，第一方向可以对应于沟道长度方向，即因漏极区与源极区之间的电场而使载流子移动或者电流流动所沿的方向。
P型体区104和N型漂移区106可以被P型半导体层102包围。在P型体区104与N型漂移区106之间的P型半导体层102可以对应于第一沟道区121。P型体接触区108可以设置在P型体区104中。P型体接触区108可以在与第一方向相交的第二方向上延伸，并且具有条形状。
一对N型源极区110可以分别设置在P型体接触区108的两侧。该对N型源极区110可以设置为分别直接接触P型体接触区108的两个侧壁。P型体接触区108和N型源极区110可以共同地耦接至源极端子S。在第一沟道区121与N型源极区110之间的P型体区104的上部可以对应于第二沟道区122。第一沟道区121和第二沟道区122可以组成横向功率集成器件100的沟道区120。
N型漏极区112可以设置在与沟道区120相对的N型漂移区106的边缘内。N型漏极区112可以在第二方向上延伸，并且具有条形状。多个平面绝缘场板130可以设置在第一沟道区121与N型漏极区112之间的N型漂移区106上。平面绝缘场板130中的每个可以在第一方向上延伸，并且具有条形状。平面绝缘场板130可以暴露出与第一沟道区121相邻的N型漂移区106的边缘。平面绝缘场板130可以在第二方向上彼此间隔开。
多个沟槽绝缘场板140可以设置在平面绝缘场板130之间的N型漂移区106的部分中。即，在平面图中，平面绝缘场板130和沟槽绝缘场板140可以在第二方向上交替地排列。因而，与N型漏极区112相邻的N型漂移区106的一部分可以分成第一区和第二区，平面绝缘场板130设置在第一区上，沟槽绝缘场板140设置在第二区内。
当从平面观察时，与N型漏极区112相对的平面绝缘场板130的第一侧壁131和与N型漏极区112相对的沟槽绝缘场板140的第一侧壁141可以沿着在第二方向上延伸的第一延伸线151对齐。当从平面观察时，与沟道区120相对的平面绝缘场板130的第二侧壁132和与沟道区120相对的沟槽绝缘场板140的第二侧壁142可以沿着在第二方向上延伸的第二延伸线152对齐。
第二延伸线152可以与N型漏极区112的侧壁(其与第二方向平行)重叠。因此，平面绝缘场板130和沟槽绝缘场板140可以在第一方向上具有基本上相同的长度L1。平面绝缘场板130和沟槽绝缘场板140可以在第二方向上具有基本上相同的宽度W1。尽管在图1中未示出，但是参见图3和图4，平面绝缘场板130可以具有位于与N型漂移区106的上表面相同水平处的下表面，而沟槽绝缘场板140可以具有位于与N型漂移区106的上表面相同水平处的上表面。
即，平面绝缘场板130的下表面可以位于与沟槽绝缘场板140的上表面相同的水平处。沟槽绝缘场板140的第二侧壁142可以与N型漏极区112的侧壁直接接触。N型漏极区112可以与漏极端子D耦接。
如图2中所示，栅电极116可以设置成覆盖沟道区120、N型漂移区106的一部分、每个平面绝缘场板130的一部分以及每个沟槽绝缘场板140的一部分。参见图3和图4，尽管在图2中未示出，但是栅绝缘层可以设置在栅电极116与沟道区120之间以及栅电极116与N型漂移区106之间。栅绝缘层可以延伸至每个沟槽绝缘场板140的一部分上。
栅电极116的第一侧壁116-1可以与接触沟道区120的N型源极区110的侧壁对齐或者重叠。栅电极116的第二侧壁116-2可以位于平面绝缘场板130和沟槽绝缘场板140上。因而，与N型源极区110相对并且相邻于第二侧壁116-2的栅电极116的边缘可以与平面绝缘场板130和沟槽绝缘场板140重叠。
栅电极116可以包括栅延伸部116E，栅延伸部116E从第二侧壁116-2沿第一方向突出。栅延伸部116E可以在第二方向上彼此间隔开。具体地，栅延伸部116E可以分别与沟槽绝缘场板140重叠，而不与平面绝缘场板130重叠。栅电极116可以与栅极端子G耦接。
图3为沿着图2的线I-I’截取的剖视图。即，图3包括N型漂移区106的第一区和设置在N型漂移区106的第一区上的平面绝缘场板130。参见图3，P型体区104和N型漂移区106可以设置在P型半导体层102的上部内，并且在第一方向上彼此间隔开。
在一些实施例中，P型半导体层102可以为P型半导体衬底。在另一些实施例中，P型半导体层102可以为形成在半导体衬底的上部内的P型阱区，例如P型结区。可替选地，P型半导体层102可以为生长在半导体衬底上的P型外延层。
P型体区104与N型漂移区106之间的P型半导体层102的上部可以限定为第一沟道区121。P型体接触区108可以设置在P型体区104的上部内。N型源极区110可以设置在P型体区104的上部内，并且可以分别位于P型体接触区108的两侧。每个N型源极区110的侧壁和P型体接触区108的侧壁可以彼此直接接触，以提供冶金结。P型体接触区108和N型源极区110可以共同耦接至源极端子S。
第一沟道区121与N型源极区110之间的P型体区104的上部可以限定为第二沟道区122。第一沟道区121和第二沟道区122可以组成横向功率集成器件100的沟道区120。
N型漏极区112可以设置在N型漂移区106的上部内。N型漏极区112可以设置在与沟道区120相对的N型漂移区106的边缘部内。N型漏极区112可以与漏极端子D耦接。多个平面绝缘场板130中的每个可以设置在N型漂移区106的第一区上。多个平面绝缘场板130中的每个可以具有位于与N型漂移区106的上表面相同水平处的下表面。因而，每个平面绝缘场板130可以平面绝缘场板130的厚度从N型漂移区106的上表面垂直地突出绝缘场板。
每个平面绝缘场板130可以在第一方向上具有第一侧壁131和第二侧壁132。相邻于沟道区120的每个平面绝缘场板130的第一侧壁131可以在N型漂移区106中限定累积区107。即，累积区107可以限定为在第一沟道区121与平面绝缘场板130之间的N型漂移区106的上部。相邻于N型漏极区112的每个平面绝缘场板130的第二侧壁132可以与N型漏极区112的侧壁垂直对齐。
栅绝缘层114可以设置在沟道区120和累积区107上。栅电极116可以设置在栅绝缘层114上。栅电极116可以与栅极端子G耦接。在一些实施例中，栅绝缘层114可以包括氧化物层，而栅电极116可以包括掺杂有杂质离子的多晶硅层。栅电极116可以延伸至平面绝缘场板130上。
与在N型漂移区106的第一区上的平面绝缘场板130重叠的栅电极116可以在第一方向上具有第一栅长度LG1。设置在平面绝缘场板130上的栅电极116的一部分可以用作导电场极板。
图4为沿着图2的线II-II’截取的剖视图。即，图4包括N型漂移区106的第二区和设置在N型漂移区106的第二区内的沟槽绝缘场板140。在图4中，与图3中所用的相同的附图标记表示相同的元件。因而，参照图3所述的相同元件的描述将在下文中被省略或者被简略地提及，以避免重复的描述。
参见图4，沟槽绝缘场板140中的每个可以设置在N型漂移区106的第二区内。沟槽绝缘场板140可以填充形成在N型漂移区106内的沟槽，以具有从N型漂移区106的上表面起的某一深度。沟槽绝缘场板140可以具有位于与N型漂移区106的上表面相同的水平处的上表面。在一些实施例中，沟槽绝缘场板140可以具有大于N型漏极区112的结深度的厚度。
沟槽绝缘场板140可以设置在N型漂移区106中，以具有布置在第一方向上的第一侧壁141和第二侧壁142。相邻于沟道区120的平面绝缘场板140的第一侧壁141可以在N型漂移区106中限定累积区107。即，累积区107可以限定为在第一沟道区121与第一侧壁141之间的N型漂移区106的上部。相邻于N型漏极区112的平面绝缘场板140的第二侧壁142可以与N型漏极区112的侧壁直接接触。
栅绝缘层114可以设置在沟道区120和累积区107上。栅绝缘层114可以延伸至平面绝缘场板140的一部分上。栅电极116可以设置在栅绝缘层114上。
栅电极116可以包括从栅电极116的端部向着N型漏极区112延伸的栅延伸部116E。因而，与在N型漂移区106的第二区中的沟槽绝缘场板140重叠的栅电极116可以具有第二栅长度LG3，当在第一方向上测量时，第二栅长度LG3对应于第一栅长度LG1(即，设置在N型漂移区106的第一区上的栅电极116的长度)与栅延伸部116E的长度LG2之和。设置在沟槽绝缘场板140上的栅电极116的一部分可以用作导电场极板。
如参照图1至图4所述，横向功率集成器件100可以被配置成包括在第二方向上交替地排列的N型漂移区106的第一区和N型漂移区106的第二区。平面绝缘场板130可以分别设置在N型漂移区106的第一区上。沟槽绝缘场板140可以分别设置在N型漂移区106的第二区内。
载流子在N型漂移区106的第二区中的漂移长度可以因沟槽绝缘场板140的存在而增大。因而，可以降低在第一沟道区121与N型漂移区106之间的结区处的峰值电场，由此增大了横向功率集成器件100的漏极结击穿电压。
由于在N型漂移区106的第一区中的载流子可以沿着沟槽绝缘场板140的侧壁和下表面漂移，所以可以增大横向功率集成器件100的导通电阻值。然而，根据本实施例，载流子在N型漂移区106的第一区中的漂移长度可以因沟槽绝缘场板140的不存在而减小，该沟槽绝缘场板140抵消了横向功率集成器件100的导通电阻值的增大。
即，N型漂移区106的第一区中的载流子可以沿着在平面绝缘场板130之下的N型漂移区106的上面漂移。因而，N型漂移区106的第一区与N型漂移区106的第二区相比，可以提供相对较短的漂移长度。因此，N型漂移区106的第一区可以防止横向功率集成器件100的导通电阻特性降低。
另外，设置在N型漂移区106的第一区上的平面绝缘场板130可以减小N型漏极区112与栅电极116之间的电场，并且补偿在N型漂移区106的第一区中的漏极结击穿电压的降低。因此，横向功率集成器件100可以呈现出改善的导通电阻特性，而不降低漏极结击穿电压特性。
图5为图示了根据另一个实施例的不具有栅电极216的横向功率集成器件200的布局图。图6为图示了具有栅电极216的横向功率集成器件200的布局图。在图5和图6中，与图1和图2所用的相同的附图标记表示相同的元件。
参见图5和图6，相邻于N型漏极区112的N型漂移区106的一部分可以分成第一区和第二区，多个平面绝缘场板230设置在第一区上，多个沟槽绝缘场板240设置在第二区内。
在平面图中，平面绝缘场板230和沟槽绝缘场板240可以在对应于沟道宽度方向的第二方向上交替地排列。平面绝缘场板230可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106上。沟槽绝缘场板240可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106内。
在与第二方向相交的第一方向上、沿着每个平面绝缘场板230截取的垂直剖视图可以具有与图3中所示的垂直剖视图基本上相同的结构，而在第一方向上、沿着每个沟槽绝缘场板240截取的垂直剖视图可以具有与图4中所示的垂直剖视图基本上相同的结构。
当从平面观察时，与N型漏极区112相对的平面绝缘场板230的第一侧壁231和与N型漏极区112相对的沟槽绝缘场板240的第一侧壁241可以沿着在第二方向上延伸的第一延伸线251彼此对齐。当从平面观察时，与沟道区120相对的平面绝缘场板230的第二侧壁232和与沟道区120相对的沟槽绝缘场板240的第二侧壁242可以沿着在第二方向上延伸的第二延伸线252彼此对齐。
第二延伸线252可以与N型漏极区112的侧壁(其与第二方向平行)重叠。因此，在第一方向上测量时，平面绝缘场板230和沟槽绝缘场板240可以具有基本上相同的长度L2。
栅电极216可以设置成覆盖沟道区120、N型漂移区106的一部分、每个平面绝缘场板230的一部分以及每个沟槽绝缘场板240的一部分。尽管在图5和图6的布局图中未示出，但是栅绝缘层可以设置在栅电极216与沟道区120之间以及栅电极216与N型漂移区106之间。栅绝缘层可以延伸至每个沟槽绝缘场板240的一部分上。
栅电极216的第一侧壁216-1可以与接触沟道区120的N型源极区110的侧壁对齐或者重叠。栅电极216的第二侧壁216-2可以位于平面绝缘场板230和沟槽绝缘场板240上。因而，栅电极216的边缘可以与平面绝缘场板230和沟槽绝缘场板240重叠。
栅电极216可以包括栅延伸部216E，栅延伸部216E从第二侧壁216-2沿第一方向突出。栅电极216的栅延伸部216E可以在第二方向上彼此间隔开。具体地，栅延伸部216E可以分别与沟槽绝缘场板240重叠，而不与平面绝缘场板230重叠。栅电极216可以与栅极端子G耦接。
平面绝缘场板230中的每个可以在第二方向上具有第一宽度W2。沟槽绝缘场板240中的每个可以在第二方向上具有第二宽度W3。沟槽绝缘场板240的第二宽度W3可以大于平面绝缘场板230的第一宽度W2。因而，根据本实施例，由于增加载流子的漂移长度的、与沟槽绝缘场板240的第二宽度W3相关的N型漂移区106的宽度大于与平面绝缘场板230的第一宽度W2相关的N型漂移区106的第一区的宽度，所以可以更好地改善漏极结击穿电压特性(而不是导通电阻特性)。因此，根据本实施例的横向功率集成器件200可以适用于更多地受到横向功率集成器件200的漏极结击穿电压特性(而不是导通电阻特性)影响的电子设备或者系统。
图7为图示了根据又一个实施例的不具有栅电极316的横向功率集成器件300的布局图。图8为图示了具有栅电极316的横向功率集成器件300的布局图。在图7和图8中，与图1和图2中所用的相同的附图标记表示相同的元件。
参见图7和图8，相邻于N型漏极区112的N型漂移区106可以分成第一区和第二区，多个平面绝缘场板330设置在第一区上，多个沟槽绝缘场板340设置在第二区内。在平面图中，平面绝缘场板330和沟槽绝缘场板340可以在对应于沟道宽度方向的第二方向上交替地排列。平面绝缘场板330可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106上。沟槽绝缘场板340可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106内。
在与第二方向相交的第一方向上沿着每个平面绝缘场板330截取的垂直剖视图可以具有与图3中所示的垂直剖视图基本上相同的结构，而在第一方向上沿着每个沟槽绝缘极板340截取的垂直剖视图可以具有与图4中所示的垂直剖视图基本上相同的结构。
当从平面观察时，与N型漏极区112相对的平面绝缘场板330的第一侧壁331和与N型漏极区112相对的沟槽绝缘场板340的第一侧壁341可以沿着在第二方向延伸的第一延伸线351彼此对齐。当从平面观察时，与沟道区120相对的平面绝缘场板330的第二侧壁332和与沟道区120相对的沟槽绝缘场板340的第二侧壁342可以沿着在第二方向延伸的第二延伸线352彼此对齐。
第二延伸线352可以与N型漏极区112的侧壁(其与第二方向平行)重叠。因此，平面绝缘场板330和沟槽绝缘场板340可以在第一方向上具有基本上相同的长度L3。
栅电极316可以覆盖沟道区120、N型漂移区106的一部分、每个平面绝缘场板330的一部分以及每个沟槽绝缘场板340的一部分。尽管在图7和图8的布局图中未示出，但是栅绝缘层可以设置在栅电极316与沟道区120之间以及栅电极316与N型漂移区106之间。栅绝缘层可以延伸至每个沟槽绝缘场板340的一部分上。
栅电极316的第一侧壁316-1可以与接触沟道区120的N型源极区110的侧壁对齐或者重叠。栅电极316的第二侧壁316-2可以位于平面绝缘场板330和沟槽绝缘场板340上。因而，与N型源极区110相对并且相邻于第二侧壁316-2的栅电极316的边缘可以与平面绝缘场板330和沟槽绝缘场板340重叠。
栅电极316可以包括栅延伸部316E，栅延伸部316E从第二侧壁316-2沿第一方向突出。栅电极316的栅延伸部316E可以在第二方向上彼此间隔开。具体地，栅延伸部316E可以分别与沟槽绝缘场板340重叠，而可以不与平面绝缘场板330重叠。栅电极316可以与栅极端子G耦接。
平面绝缘场板330中的每个可以在第二方向上具有第一宽度W4。沟槽绝缘场板340中的每个可以在第二方向上具有第二宽度W5。沟槽绝缘场板340的第二宽度W5可以小于平面绝缘场板330的第一宽度W4。
因而，根据本实施例，由于增加载流子漂移长度的、与沟槽绝缘场板340的第二宽度W5相关的N型漂移区106的第二区的宽度小于与平面绝缘场板330的第一宽度W4相关的N型漂移区106的第一区的宽度，所以可以更好地改善导通电阻特性(而不是漏极结击穿电压特性)。因此，根据本实施例的横向功率集成器件300可以适用于更多地受到横向功率集成器件300的导通电阻特性(而不是漏极结击穿电压特性)影响的电子设备或者系统。
图9为图示了根据再一个实施例的不具有栅电极416的横向功率集成器件400的布局图，而图10为图示了具有栅电极416的横向功率集成器件400的布局图。另外，图11为沿着图10的线III-III’截取的剖视图，而图12为沿着图10的线IV-IV’截取的剖视图。在图9至图12中，与图1至图4所用的相同的附图标记表示相同的元件。因而，如参照图1至图4所列的相同元件的描述在下文中将被省略或者被简略地提及，以避免重复描述。
参见图9至图12，相邻于N型漏极区112的N型漂移区106的一部分可以分成第一区和第二区，多个平面绝缘场板430设置在第一区上，多个沟槽绝缘场板440设置在第二区内。在平面图中，平面绝缘场板430和沟槽绝缘场板440可以在对应于沟道宽度方向的第二方向上交替地排列。
平面绝缘场板430可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106上。沟槽绝缘场板440可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106内。当在第二方向上测量时，平面绝缘场板430和沟槽绝缘场板440可以具有基本上相同的宽度W6。
当从平面观察时，与N型漏极区112相对的平面绝缘场板430的第一侧壁431可以延伸至第一延伸线451，所述第一延伸线451在第二方向上延伸。与N型漏极区112相对的沟槽绝缘场板440的第一侧壁441可以向着第一延伸线451延伸至短于平面绝缘场板430的点。
当从平面观察时，与沟道区120相对的平面绝缘场板430的第二侧壁432和与沟道区120相对的沟槽绝缘场板440的第二侧壁442可以沿着第二延伸线452彼此对齐，所述第二延伸线452在第二方向上延伸。第二延伸线452可以与N型漏极区112的侧壁(其与第二方向平行)重叠。因此，在与沟道长度方向相对应的第一方向上的平面绝缘场板430的第一长度L4可以大于沟槽绝缘场板440在第一方向上的第二长度L5。
栅电极416可以覆盖沟道区120、N型漂移区106的一部分、每个平面绝缘场板430的一部分以及每个沟槽绝缘场板440的一部分。栅电极416可以与栅极端子G耦接。如在图11和图12中所示，栅绝缘层414可以设置在栅电极416与沟道区120之间以及栅电极416与N型漂移区106之间。栅绝缘层414可以延伸至每个沟槽绝缘场板440的一部分上。
栅电极416的第一侧壁416-1可以与接触沟道区120的N型源极区110的侧壁对齐或者重叠。栅电极416的第二侧壁416-2可以位于平面绝缘场板430和沟槽绝缘场板440上。因而，与N型源极区110相对并且相邻于第二侧壁416-2的栅电极416的边缘可以与平面绝缘场板430和沟槽绝缘场板440重叠。
栅电极416可以包括栅延伸部416E，栅延伸部416E从第二侧壁116-2沿第一方向突出。栅延伸部416E可以在第二方向上彼此间隔开。具体地，栅延伸部416E可以分别与沟槽绝缘场板440重叠，而可以不与平面绝缘场板430重叠。
如图11所示，与设置在N型漂移区106的第一区上的平面绝缘场板430重叠的栅电极416可以在第一方向上具有第一栅长度LG4。设置在沟槽绝缘场板430上的栅电极416的一部分可以用作导电场板。
如图12所示，与设置在N型漂移区106的第一区内的沟槽场极板440重叠的栅电极416可以具有第二栅长度LG6，第二栅长度LG6与第一栅长度LG4与栅延伸部416E在第一方向上的长度LG5之和相对应。设置在沟槽绝缘场板440上的栅电极416的一部分可以用作导电场板。
如图11所示，在N型漂移区106的第一区上的平面绝缘场板430可以在第一方向上具有第一侧壁431和第二侧壁432。相邻于沟道区120的平面绝缘场板430的第一侧壁431可以在N型漂移区106中限定第一累积区407-1。即，第一累积区407-1可以限定为在第一沟道区121与第一侧壁431之间的N型漂移区106的上部。
类似地，如图12所示，在N型漂移区106的第二区内的沟槽绝缘场板440可以在第一方向上具有第一侧壁441和第二侧壁442。相邻于沟道区120的沟槽绝缘场板440的第一侧壁441可以在N型漂移区106内限定第二累积区407-2。即，第二累积区407-2可以限定为在第一沟道区121与第一侧壁441之间的N型漂移区106的上部。
由于与沟槽绝缘场板440的长度相对应的第二长度L5小于与平面绝缘场板430的长度相对应的第一长度L4，所以在第一方向上的第二累积区407-2的长度可以大于在第一方向上的第一累积区407-1的长度。在N型漂移区106的第一区中的载流子可以在平面绝缘场板430之下沿着N型漂移区106的上表面漂移，而在N型漂移区106的第二区中的载流子可以沿着沟槽绝缘场板440的侧壁441、侧壁442和下表面漂移。因而，与N型漂移区106的第一区中的导通电阻值相比可以增大N型漂移区106的第二区中的导通电阻值。
然而，可以通过N型漂移区106的第一区中的导通电阻值的减小来抵消N型漂移区106的第二区中的导通电阻值的增大。此外，由于在第一方向上的第二累积区407-2的长度相对长于在第一方向上的第一累积区407-1的长度，所以可以通过加长的第二累积区407-2来额外地抵消因沟槽绝缘场板440的存在而造成的第二区中的导通电阻值的增大。
图13为图示了根据另外一个实施例的不具有栅电极516的横向功率集成器件500的布局图。图14为图示了具有栅电极516的横向功率集成器件500的布局图。另外，图15为沿着图14的线V-V’截取的剖视图，并且图16为沿着图14的线VI-VI’截取的剖视图。在图13至图16中，与图1至图4所用的相同的附图标记表示相同的元件。因而，如参照图1至图4所列的相同元件的描述在下文中将被省略或者被简略地提及，以避免重复描述。
参见图13至图16，相邻于N型漏极区112的N型漂移区106的一部分可以分成第一区和第二区，多个平面绝缘场板530设置在第一区上，多个沟槽绝缘场板540设置在第二区内。在平面图中，平面绝缘场板530和沟槽绝缘场板540可以在对应于沟道宽度方向的第二方向上交替地排列。平面绝缘场板530可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106上。沟槽绝缘场板540可以设置在N型漏极区112与第一沟道区121之间的N型漂移区106内。当在第二方向上测量时，平面绝缘场板530和沟槽绝缘场板540可以具有基本上相同的宽度W7。
与N型漏极区112相对的沟槽绝缘场板540的第一侧壁541可以延伸至第一延伸线551，所述第一延伸线551在第二方向上延伸。与N型漏极区112相对的平面绝缘场板530的第一侧壁531可以沿着第一方向延伸至短于第一延伸线551的点。
当从平面观察时，与沟道区120相对的平面绝缘场板530的第二侧壁532和与沟道区120相对的沟槽绝缘场板540的第二侧壁542可以沿着第二延伸线552彼此对齐，所述第二延伸线542在第二方向上延伸。第二延伸线552可以与N型漏极区112的侧壁(其与第二方向平行)重叠。因此，在与沟道长度方向相对应的第一方向上的平面绝缘场板530的第一长度L6可以短于在第一方向上的沟槽绝缘场板540的第二长度L7。
栅电极516可以覆盖沟道区120、N型漂移区106的一部分、每个平面绝缘场板530的一部分以及每个沟槽绝缘场板540的一部分。栅电极516可以与栅极端子G耦接。如在图15和图16中所示，栅绝缘层514可以设置在栅电极516与沟道区120之间以及栅电极516与N型漂移区106之间。栅绝缘层514可以延伸至每个沟槽绝缘场板540的一部分上。
栅电极516的第一侧壁516-1可以与接触沟道区120的N型源极区110的侧壁对齐或者重叠。栅电极516的第二侧壁516-2可以位于平面绝缘场板530和沟槽绝缘场板540上。因而，与N型源极区110相对并且相邻于第二侧壁516-2的栅电极516的边缘可以与平面绝缘场板530和沟槽绝缘场板540重叠。
栅电极516可以包括栅延伸部516E，栅延伸部516E从第二侧壁516-2沿第一方向突出。栅延伸部516E可以在第二方向上彼此间隔开。具体地，栅延伸部516E可以分别与沟槽绝缘场板540重叠，但是可以不与平面绝缘场板530重叠。
如图15所示，与设置在N型漂移区106的第一区上的平面绝缘场板530重叠的栅电极516可以在第一方向上具有第一栅长度LG7。设置在平面绝缘场板530上的栅电极516的一部分可以用作导电场板。如图16所示，与设置在N型漂移区106的第一区中的沟槽绝缘场板540重叠的栅电极516可以具有第二栅长度LG9，第二栅长度LG9对应于第一栅长度LG4与栅延伸部516E在第一方向上的长度LG8之和。设置在沟槽绝缘场板540上的栅电极516的一部分可以用作导电场板。
如图13和图15所示，在N型漂移区106的第一区上的平面绝缘场板530可以在第一方向上具有第一侧壁531和第二侧壁532。相邻于沟槽区120的平面绝缘场板531的第一侧壁530可以在N型漂移区106中限定第一累积区507-1。即，第一累积区507-1可以限定为在第一沟道区121与第一侧壁531之间的N型漂移区106的上部。
类似地，如图16所示，在N型漂移区106的第二区中的沟槽绝缘场板540可以在第一方向上具有第一侧壁541和第二侧壁542。相邻于沟道区120的沟槽绝缘场板540的第一侧壁541可以在N型漂移区106中限定第二累积区507-2。即，第二累积区507-2可以限定为在第一沟道区121与第一侧壁541之间的N型漂移区106的上部。
由于与平面绝缘场板530的长度相对应的第一长度L6小于与沟槽绝缘场板540的长度相对应的第二长度L7，所以在第一方向上的第一累积区507-1的长度可以大于在第一方向上的第二累积区507-2的长度。在N型漂移区106的第一区中的载流子可以在平面绝缘场板530之下沿着N型漂移区106的上表面漂移，而N型漂移区106的第二区中的载流子可以沿着沟槽绝缘场板540的侧壁541、侧壁542和下表面漂移。
因而，与N型漂移区106的第一区中的导通电阻值相比，N型漂移区106的第二区中的导通电阻值增大。然而，可以通过N型漂移区106的第一区中的导通电阻值的减小来抵消N型漂移区106的第二区中的导通电阻值的增大。此外，可以通过更多地增大第一累积区507-1的长度来额外地抵消因沟槽绝缘场板540的存在而造成的导通电阻值的增大。
图17为图示了根据另一个实施例的横向功率集成器件600的布局图，而图18图示了图17中所示的横向功率集成器件600的N型漂移区的三维结构。参见图17和图18，P型体区604和N型漂移区606可以设置在P型半导体层602中，并且在第一方向上彼此间隔开。
在本实施例中，第一方向可以对应于沟道长度方向，即因漏极区与源极区之间的电场而使载流子移动或者电流流动的方向。P型体区604和N型漂移区606可以被P型半导体层602包围。P型体区604与N型漂移区606之间的P型半导体层602可以对应于第一沟道区621。
P型体接触区608可以设置在P型体区604中。P型体接触区608可以在与第一方向相交的第二方向上延伸，并且具有条形状。
一对N型源极区610可以分别设置在P型体接触区608的两侧。一对N型源极区610可以设置为分别直接接触P型体接触区608的两个侧壁。P型体接触区608和N型源极区610可以共同耦接至源极端子S。
第一沟道区621与N型源极区610之间的P型体区604的上部可以对应于第二沟道区622。第一沟道区621和第二沟道区622可以组成横向功率集成器件600的沟道区620。N型漏极区612可以设置在与沟道区620相对的N型漂移区606的边缘内。N型漏极区612可以在第二方向上延伸，并且具有条形状。
如图18所示，N型漂移区606的上部可以分成第一N型漂移区606A、第二N型漂移区606B和累积层607。具体地，累积层607可以限定为相邻于第一沟道区621并且与栅电极616重叠的区域。累积层607可以条形状在第二方向上延伸。第一N型漂移区606A和第二N型漂移区606B可以设置在累积层607与N型漏极区612之间，并且可以在第二方向上交替地排列。在第一方向上的第一N型漂移区606A的长度可以基本上等于在第一方向上的第二N型漂移区606B的长度。在第二方向上的每个第一N型漂移区606A的宽度可以基本上等于在第二方向上的每个第二N型漂移区606B的宽度。在另一个实施例中，在第二方向上的每个第一N型漂移区606A的宽度可以不同于在第二方向上的每个第二N型漂移区606B的宽度。
多个平面绝缘场板630可以分别设置在第一N型漂移区606A上。与累积层607相对的平面绝缘场板630的侧壁可以与N型漏极区612的侧壁对齐。可以通过平面绝缘场板630之间的空间暴露出第二N型漂移区606B的上表面。尽管在附图中未示出，在将硅化工艺用于制造横向功率集成器件600的情况下，硅化阻挡层可以设置在第二N型漂移区606B上。
栅电极616可以设置成覆盖沟道区620和N型漂移区606的一部分(即，累积区607)。尽管在图17和图18中未示出，但是栅绝缘层可以设置在栅电极616与沟道区620之间以及栅电极616与N型漂移区606之间。
与N型漏极区612相对的栅电极616的第一侧壁可以与接触沟道区620的N型源极区610的侧壁对齐或者重叠。与N型源极区610相对的栅电极616的第二侧壁可以与(累积层607与第一N型漂移区606A之间的以及累积层607和第二N型漂移区606B之间的)边界区对齐。
栅电极616可以包括多个栅延伸部616E，多个栅延伸部616E从栅电极616的第二侧壁沿第一方向突出。栅延伸部616E可以在第二方向上彼此间隔开。具体地，栅延伸部616E可以分别与平面绝缘场板630重叠，而可以不与第二N型漂移区606B重叠。
图19为沿着图17的线VII-VII’截取的剖视图，而图20为沿着图17的线VIII-VIII'截取的剖视图。在图19和图20中，与图17和图18所用的相同的附图标记表示相同的元件。参见图19和图20，P型体区604和N型漂移区606可以设置在P型半导体层602的上部内，并且在第一方向上彼此间隔开。
在一些实施例中，P型半导体层602可以为P型半导体衬底。在一些实施例中，P型半导体层602可以为形成在半导体衬底内的P型阱区，例如P型结区。可替选地，P型半导体层602可以为生长在半导体衬底上的P型外延层。在P型体区604与N型漂移区606之间的P型半导体层602的上部可以限定为第一沟道区621。
P型体接触区608可以设置在P型体区604的上部内。一对N型源极区610可以设置在P型体区604的上部内，并且可以分别位于P型体接触区608的两侧。每个N型源极区610的侧壁和P型体接触区608的侧壁可以彼此直接接触，以提供冶金结。P型体接触区608和N型源极区610可以共同耦接至源极端子S。第一沟道区621与N型源极区610之间的P型体区604的上部可以限定为第二沟道区622。第一沟道区621和第二沟道区622可以组成横向功率集成器件600的沟道区620。
N型漏极区612可以设置在N型漂移区606的上部内。N型漏极区612可以与漏极端子D耦接。平面绝缘场板630中的每个可以设置在第一N型漂移区606A中的一个上。平面绝缘场板630中的每个可以具有位于与N型漂移区606的上表面相同水平处的下表面。因而，每个平面绝缘场板630可以平面绝缘场板630的厚度从N型漂移区606的上表面垂直地突出。
栅绝缘层614可以设置在沟道区620和累积区607上。栅电极616可以设置在栅绝缘层614上。栅电极616可以与栅极端子G耦接。在一些实施例中，栅绝缘层614可以包括氧化物层，而栅电极616可以包括掺杂有杂质离子的多晶硅层。
栅电极616可以包括栅延伸部616E，栅延伸部616E延伸至设置在第一N型漂移区606A上的平面绝缘场板630上。栅延伸部616E可以在第二方向上彼此间隔开。参见图17，栅延伸部616E可以分别与平面绝缘场板630重叠，而可以不与第二N型漂移区606B重叠。
在第一方向上的栅延伸部616E的长度可以短于在第一方向上的平面绝缘场板630的长度。因而，栅延伸部616E可以与N型漏极区612间隔开。栅延伸部616E可以用作导电场板。
可以暴露出第二N型漂移区606B的上表面。即，由于栅延伸部616E不设置在第二N型漂移区606B上，所以栅绝缘层614和栅电极616可以与沟道区620和累积区607垂直重叠。
如参照图17至图20所述，横向功率集成器件600可以被配置成包括在第二方向上交替地排列的第一N型漂移区606A和第二N型漂移区606B。平面绝缘场板630可以分别设置在第一N型漂移区606A上。可以暴露出第二N型漂移区606B的上表面。因而，当横向功率集成器件600导通时，N型漂移区606中的载流子可以沿着N型漂移区606的上表面漂移，以最小化载流子的漂移长度。因此，可以改善横向功率集成器件600的导通电阻特性。此外，可以抵消因设置在第一N型漂移区606A上的平面绝缘场板630的存在而造成的横向功率集成器件600的漏极结击穿电压的降低。另外，由于用作导通场板的栅延伸部616E设置在平面绝缘场板630上，所以可以改善横向功率集成器件600的漏极结击穿电压。
以上出于说明性的目的公开了本发明的实施例。本领域的技术人员将理解的是，在不脱离所附权利要求所公开的本发明的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (25)

1.一种横向功率集成器件，包括：
源极区和漏极区，它们设置在半导体层内，并且在沟道长度方向上彼此间隔开，其中，半导体层具有第一导电性，其中，源极区和漏极区中的每个具有第二导电性；
漂移区，具有第二导电性，设置在半导体层内，并且包围漏极区；
沟道区，在沟道长度方向上布置在源极区与漂移区之间；
多个平面绝缘场板，它们设置在漂移区之上，并且在沟道宽度方向上彼此间隔开，其中，沟道宽度方向与沟道长度方向相交；
多个沟槽绝缘场板，它们设置在漂移区内，其中，沟槽绝缘场板中的每个在沟道宽度方向上设置在平面绝缘场板之间；
栅绝缘层，形成在沟道区之上；以及
栅电极，形成在栅绝缘层之上，
其中，沿着沟道宽度方向交替地布置多个平面绝缘场板和多个沟槽绝缘场板。
2.根据权利要求1所述的横向功率集成器件，其中，平面绝缘场板中的每个具有位于与漂移区的上表面基本上相同的水平处的下表面。
3.根据权利要求2所述的横向功率集成器件，
其中，沟槽绝缘场板中的每个具有位于与漂移区的上表面基本上相同的水平处的上表面。
4.根据权利要求3所述的横向功率集成器件，还包括：
累积区，设置在漂移区内，并且设置在沟道区与平面绝缘场板之间以及沟道区与沟槽绝缘场板之间。
5.根据权利要求4所述的横向功率集成器件，
其中，栅绝缘层和栅电极中的每个在沟道长度方向上还在累积区之上延伸。
6.根据权利要求5所述的横向功率集成器件，
其中，栅绝缘层在沟道长度方向上还在沟槽绝缘场板之上延伸；以及
其中，栅电极在沟道长度方向上还在平面绝缘场板和沟槽绝缘场板之上延伸。
7.根据权利要求6所述的横向功率集成器件，还包括：
多个栅延伸部，它们从栅电极起延伸至沟槽绝缘场板之上。
8.根据权利要求7所述的横向功率集成器件，
其中，第二栅延伸部在沟道宽度方向上彼此间隔开。
9.根据权利要求7所述的横向功率集成器件，
其中，栅延伸部不与平面绝缘场板重叠。
10.根据权利要求1所述的横向功率集成器件，
其中，在沟道宽度方向上测量的平面绝缘场板中的每个的宽度与在沟道宽度方向上测量的沟槽绝缘场板中的每个的宽度基本上相等。
11.根据权利要求1所述的横向功率集成器件，
其中，在沟道宽度方向上测量的平面绝缘场板中的每个的宽度小于在沟道宽度方向上测量的沟槽绝缘场板中的每个的宽度。
12.根据权利要求1所述的横向功率集成器件，
其中，在沟道宽度方向上测量的平面绝缘场板中的每个的宽度大于在沟道宽度方向上测量的沟槽绝缘场板中的每个的宽度。
13.根据权利要求1所述的横向功率集成器件，
其中，平面绝缘场板的侧壁和沟槽绝缘场板的侧壁中的每个与漏极区的侧壁对齐。
14.根据权利要求13所述的横向功率集成器件，
其中，在沟道长度方向上测量的平面绝缘场板中的每个的长度与在沟道长度方向上测量的沟槽绝缘场板中的每个的长度基本上相等。
15.根据权利要求13所述的横向功率集成器件，
其中，在沟道长度方向上测量的平面绝缘场板中的每个的长度大于在沟道长度方向上测量的沟槽绝缘场板中的每个的长度。
16.根据权利要求13所述的横向功率集成器件，
其中，在沟道长度方向上测量的平面绝缘场板中的每个的长度小于在沟道长度方向上测量的沟槽绝缘场板中的每个的长度。
17.一种横向功率集成器件，包括：
源极区和漂移区，它们设置在半导体层内，并且在沟道长度方向上彼此间隔开，其中，半导体层具有第一导电性，其中，源极区和漂移区中的每个具有第二导电性；
漏极区，具有第二导电性，并且设置在漂移区内；
多个平面绝缘场板，它们设置在漂移区之上，并且在沟道宽度方向上彼此间隔开，其中，沟道宽度方向与沟道长度方向相交；
栅叠层，包括栅绝缘层和栅电极，设置在源极区与漂移区之间的沟道区之上，并且还在漂移区的一部分之上延伸；以及
多个栅延伸部，它们从栅电极起延伸至平面绝缘场板之上。
18.根据权利要求17所述的横向功率集成器件，其中，漂移区包括：
累积区，设置在漂移区内并且在栅叠层之下；
第一漂移区，沿着沟道长度方向在平面绝缘场板之下且在累积区与漏极区之间延伸；以及
第二漂移区，沿着沟道长度方向在累积区与漏极区之间延伸，其中，第二漂移区中的每个沿着沟道宽度方向设置在第一漂移区之间。
19.根据权利要求18所述的横向功率集成器件，
其中，栅叠层覆盖累积区。
20.根据权利要求19所述的横向功率集成器件，
其中，平面绝缘场板中的每个具有位于与每个第一漂移区的上表面实质相同的水平处的下表面。
21.根据权利要求19所述的横向功率集成器件，
其中，在沟道宽度方向上测量的每个第二漂移区的宽度与在沟道宽度方向上测量的每个第二漂移区的宽度基本上相等。
22.根据权利要求17所述的横向功率集成器件，其中，栅延伸部在沟道宽度方向上彼此间隔开。
23.根据权利要求22所述的横向功率集成器件，
其中，栅延伸部不与第二漂移区重叠。
24.根据权利要求17所述的横向功率集成器件，
其中，在沟道宽度方向上测量的平面绝缘场板具有基本上相同的宽度。
25.根据权利要求17所述的横向功率集成器件，
其中，平面绝缘极板的每个侧壁与漏极区的侧壁对齐。
CN201610566725.6A 2015-12-31 2016-07-18 具有低导通电阻的横向功率集成器件 Active CN106935647B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2015-0191115 2015-12-31
KR1020150191107A KR102385949B1 (ko) 2015-12-31 2015-12-31 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR1020150191115A KR102385950B1 (ko) 2015-12-31 2015-12-31 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR10-2015-0191107 2015-12-31

Publications (2)

Publication Number Publication Date
CN106935647A CN106935647A (zh) 2017-07-07
CN106935647B true CN106935647B (zh) 2021-08-17

Family

ID=59226864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610566725.6A Active CN106935647B (zh) 2015-12-31 2016-07-18 具有低导通电阻的横向功率集成器件

Country Status (3)

Country Link
US (1) US9799764B2 (zh)
CN (1) CN106935647B (zh)
TW (1) TWI752911B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683437B (zh) * 2016-12-30 2020-01-21 新唐科技股份有限公司 高壓半導體裝置
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
CN111326569B (zh) * 2018-12-13 2021-06-25 中芯集成电路（宁波）有限公司 栅驱动集成电路
US10756193B2 (en) * 2018-12-13 2020-08-25 Ningbo Semiconductor International Corporation Gate driver integrated circuit
CN110610994B (zh) * 2019-07-17 2023-03-31 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
JP7175864B2 (ja) * 2019-09-17 2022-11-21 株式会社東芝 半導体装置
CN112993021B (zh) * 2019-12-18 2023-07-07 东南大学 横向双扩散金属氧化物半导体场效应管
CN111725071B (zh) * 2020-07-20 2021-06-18 西安电子科技大学 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN111725321B (zh) * 2020-07-20 2021-06-18 西安电子科技大学 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法
WO2022092035A1 (ja) * 2020-10-29 2022-05-05 ローム株式会社 半導体装置
US11791392B2 (en) * 2021-06-08 2023-10-17 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a notched gate electrode
CN115881779B (zh) * 2023-02-08 2023-05-30 合肥新晶集成电路有限公司 晶体管结构、半导体结构及其制备方法
CN116960183B (zh) * 2023-07-27 2024-05-17 荣芯半导体(淮安)有限公司 包含ldmos晶体管的半导体器件
CN117219675B (zh) * 2023-11-09 2024-02-13 华南理工大学 一种ldmos器件结构及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
CN101828253B (zh) * 2007-10-19 2012-03-21 Nxp股份有限公司 半导体器件、半导体器件的使用和包括这种半导体器件的器件
US7888732B2 (en) * 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US7671408B2 (en) * 2008-07-09 2010-03-02 Texas Instruments Incorporated Vertical drain extended MOSFET transistor with vertical trench field plate
JP5684450B2 (ja) * 2008-08-20 2015-03-11 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8236640B2 (en) 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
US20120223361A1 (en) 2011-03-01 2012-09-06 Ru Huang Low-power consumption tunneling field-effect transistor with finger-shaped gate structure
US20130161740A1 (en) * 2011-12-21 2013-06-27 Donald R. Disney Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
KR101864889B1 (ko) * 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법
KR20130142789A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
US9799762B2 (en) * 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
CN103594517A (zh) * 2013-10-24 2014-02-19 中国科学院上海微系统与信息技术研究所 一种多栅soi-ldmos器件结构
US9306059B2 (en) * 2014-03-20 2016-04-05 Kinetic Technologies Power semiconductor transistor with improved gate charge
JP6284421B2 (ja) * 2014-05-09 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
CN105097925A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种新型功率器件结构
US10217821B2 (en) * 2014-09-01 2019-02-26 Sk Hynix System Ic Inc. Power integrated devices, electronic devices and electronic systems including the same
KR102286012B1 (ko) * 2015-02-17 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자

Also Published As

Publication number Publication date
TWI752911B (zh) 2022-01-21
US9799764B2 (en) 2017-10-24
TW201724512A (zh) 2017-07-01
US20170194489A1 (en) 2017-07-06
CN106935647A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
CN106935647B (zh) 具有低导通电阻的横向功率集成器件
US9852993B2 (en) Lateral high voltage integrated devices having trench insulation field plates and metal field plates
US9853146B2 (en) Lateral double diffused MOS transistors
CN105280703B (zh) 功率集成器件、包括其的电子器件和包括其的电子系统
US20050001264A1 (en) Semiconductor device having verical MOS gate structure and method of manufacturing the same
US7276405B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same
US20160351707A1 (en) Power integrated devices, electronic devices including the same, and electronic systems including the same
CN102044565A (zh) 半导体装置
CN106783973B (zh) 具有改善的导通电阻值和改善的击穿电压的高压集成电路
KR102385950B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
CN115083914A (zh) 具有改进的击穿性能的ldmos
KR102385949B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
US8674441B2 (en) High voltage metal-oxide-semiconductor transistor device
CN112909081B (zh) 一种横向功率器件
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
KR102454465B1 (ko) 필드 플레이트 영역 내에 형성된 보조 전극을 갖는 반도체 소자
EP3671858A1 (en) Ldmos using buried rail as extra gate
KR102088548B1 (ko) 고전압 반도체 소자
JP5309427B2 (ja) 半導体装置
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
CN110265481B (zh) 晶体管装置
CN115132821A (zh) 半导体装置
CN115020474A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20170804

Address after: Han Guo Zhong Qing Road

Applicant after: Sk Hynix system integrated circuit Co. Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Hynix Semiconductor Co., Ltd.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant