CN106935260B - 快闪存储器的数据读取方法和系统 - Google Patents

快闪存储器的数据读取方法和系统 Download PDF

Info

Publication number
CN106935260B
CN106935260B CN201710146541.9A CN201710146541A CN106935260B CN 106935260 B CN106935260 B CN 106935260B CN 201710146541 A CN201710146541 A CN 201710146541A CN 106935260 B CN106935260 B CN 106935260B
Authority
CN
China
Prior art keywords
code
gate voltage
bit
voltage
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710146541.9A
Other languages
English (en)
Other versions
CN106935260A (zh
Inventor
杨宗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN106935260A publication Critical patent/CN106935260A/zh
Application granted granted Critical
Publication of CN106935260B publication Critical patent/CN106935260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种快闪存储器的数据读取方法和系统。其中上述快闪存储器包括多个存储器单元，上述方法包括：以一第一栅极电压执行一第一读取操作，并取得一第一编码；以一第二栅极电压执行一第二读取操作，并取得一第二编码；以一第三栅极电压执行一第三读取操作，并取得一第三编码；根据上述第一编码、上述第二编码以及上述第三编码决定一偏移方向；以及根据上述偏移方向决定一控制栅极电压。

Description

快闪存储器的数据读取方法和系统
本申请是申请号为“201310058078.4”、申请日为2013年2月22日、题为“快闪存储器的数据读取方法、存储器控制装置和系统”的专利申请的分案申请。
技术领域
本发明有关于一种快闪存储器的数据读取方法，特别是有关于一种根据存储器单元中位元序列的二进制分配特性读取储存于快闪存储器的数据的存储器控制装置以及方法。
背景技术
快闪存储器的特性为可将储存的数据电子抹除以及编程。其广泛应用于记忆卡、固态硬盘以及可携式多媒体播放器(portable multimedia players)等。由于快闪存储器为一非挥发性存储器，因此并不需要消耗电力以保存存储器中的信息。此外，快闪存储器具有快速读取的特性以及较佳的抗震性。这些特性解释了快闪存储器被普遍使用的原因。
快闪存储器可分为NOR型快闪存储器和NAND型快闪存储器。关于NAND型快闪存储器，其特性为将抹除和编程的时间缩短，以及缩小每一个单元所需的芯片面积，因此，相较于NOR型快闪存储器，NAND型快闪存储器具有较佳的储存密度和较低的成本。一般而言，快闪存储器将数据储存于存储器单元的一阵列中，其中存储器单元由浮动栅极晶体管所构成。每一个存储器单元可储存一位元的信息，或通过适当地调整浮动栅极(floating gate)的电子数目以配置导通由此浮动栅极所构成的存储器单元所需的电压阈值而储存一位元以上的信息。依此方式，当一个或多个既定控制栅极电压提供至浮动栅极晶体管的一控制栅极时，浮动栅极晶体管的导通状态将指示此浮动栅极晶体管所储存的二进位位元。
然而，储存于一快闪存储器单元内的电子数目会因为某些因素而受到影响或干扰。举例来说，写入(编程)干扰、读取干扰和(或)保存干扰(retention disturbance)可能会于存储器内产生噪声。一NAND型快闪存储器的存储器单元可储存多于一位元的信息，例如，一实体页(physical page)包括多个逻辑页，以及利用一个或多个控制栅极电压读取每一个逻辑页。举例来说，一个可以储存三位元的信息的快闪存储器单元分别具有八种不同的状态(即电荷位准)，代表不同的电荷数目(即不同的阈值电压)。然而，由于编程/抹除的次数和(或)保存时间增加，可能导致快闪存储器中存储器单元的阈值电压产生改变。因此，由于阈值电压的改变，利用原始控制栅极电压的设定(即为阈值电压设定)自存储器单元读取所储存的位元可能导致无法取得正确的储存信息。
发明内容
本发明的目的是提供读取储存于一快闪存储器的数据的方法、存储器控制装置以及系统，通过阈值电压的分配以解决上述的问题。
根据本发明一实施例公开一种读取储存于快闪存储器内的数据的方法。快闪存储器包括多个存储器单元以及每一个存储器单元皆具有一特定的阈值电压。实施例包括:取得代表存储器单元中一第一群组的阈值电压的一第一阈值电压分布；取得代表存储器单元中一第二群组的阈值电压的一第二阈值电压分布，其中第二阈值电压不同于第一阈值电压，以及存储器单元中第一群组至少包括存储器单元中第二群组的一部分；以及控制快闪存储器于存储器位元的第一群组根据第二阈值电压分布执行至少一读取操作。
附图说明
图1显示了存储器的系统架构图；
图2显示了调整控制栅极电压的简单示意图，其中控制栅极电压用以读取LSB的数据；
图3显示了决定控制栅极电压的偏移方向的简单示意图，其中控制栅极电压调整的目的为找到最佳的电压值；
图4显示了调整控制栅极电压的另一简单示意图，其中控制栅极电压用以读取LSB的数据；
图5显示了调整目标实体页P_1的控制栅极电压的简单示意图，其中控制栅极电压用以读取LSB的数据；
图6显示了决定目标实体页P_1的控制栅极电压的偏移方向的简单示意图，其中控制栅极电压调整的目的为找到一最佳的电压值；
图7A显示了调整控制栅极电压的简单示意图，其中控制栅极电压用以读取LSB的数据；
图7B显示了一阈值电压的分布图，其中阈值电压的分布根据平均图7A的阈值电压；
图7C显示了一阈值电压的分布图，其中阈值电压的分布根据选取图7A的阈值电压的一部分；
图8显示了本发明一实施例的流程图。
【附图标记说明】
1000～存储器系统
1100～快闪存储器
1110、M_0、M_1、…、M_K～存储器单元
1200～存储器控制装置
1210～控制逻辑
1212～控制单元
1214～计数单元
1216～比较单元
1220～接收电路
1222～储存装置
1230～ECC电路
1232～ECC侦测器
1234～ECC修正器
800～流程图
810、820、830、840、850～步骤
BS～位元序列
CW～编码
DS～偏移方向
B、C、D、N～数集
P～目标实体页
V～电压范围
VG、VLSB～控制栅极电压
具体实施方式
本发明的目的为读取储存于一快闪存储器内的数据。其中，快闪存储器包括多个存储器单元，以及每一个存储器单元具有多个阈值电压。存储器单元根据第一群组的第一阈值电压分布和第二群组的第二阈值电压分布读取信息，其中第二阈值电压的分布与第一阈值电压的分布不同，第一群组至少包括一部分的第二群组，以及控制快闪存储器以第二阈值电压分布为基础执行至少第一群组的一读取操作。因此，可于读取操作期间利用较佳的阈值电压以及降低读取位元错误的机率。以下将提出更详细的描述。
值得注意的是，以下图示的阈值电压分布以及所提及的控制栅极电压的值仅作为实施例的描述，并非作为本发明的限制。此外，本发明将以简单且明确的方式描述存储器单元所储存的多个位元的读取操作，其中存储器单元位于NAND型快闪存储器的一实体页。无论快闪存储器的类型为NAND型快闪存储器或其中类型的快闪存储器(例如NOR型快闪存储器)，本发明的原则是根据一平滑的阈值电压分布执行读取操作。
图1为本发明的一实施例的系统架构图。存储器系统1000包括一存储器控制装置1200以及如前段所述的快闪存储器1100(例如一NAND型快闪存储器)。借由适当地设置一控制栅极电压VG_1-VG_N可读取目标实体页P_0的存储器单元M_0至存储器单元M_K所储存的数据。举例来说，设置控制栅极电压VG_1-VG_N以确认目标实体页P_1至目标实体页P_N的所有存储器单元103(浮动栅极晶体管)皆为导通的状态。于一实施例中，每一个存储器单元配置储存N个位元(例如，具有三位元包括一最低有效位(least significant bit，以下以LSB简称)、一中值有效位(central significant bit，以下以CSB简称)以及一最高有效位(most significant bit，以下以MSB简称)，快闪存储器102将控制电压VG_0的逻辑位准设定为(2N-1)以辨识目标实体页P_0每一个存储器单元103的N位元。于实施例中，每一个存储器单元1110配置储存3个位元，包括一LSB、一CSB以及一MSB。因此，存储器控制装置1200将决定七个控制栅极电压VLSB、VCSB1、VCSB2、VMSB1、VMSB2、VMSB3、以及VMSB4，以及控制快闪存储器1100根据上述控制栅极电压执行读取操作。于以下的实施例，所说明的读取操作执行于位元单元的LSB，但仅为了说明的目的，并不以此为限。
存储器控制装置1200的作用为控制快闪存储器1100的读取/写入操作。于一实施例中，存储器控制装置1200包括一控制逻辑1210、一接收电路1220以及一ECC(ErrorChecking and Correction)电路1230，其中控制逻辑1210具有一控制单元1212、一计数单元1214以及一比较单元1216，接收电路1220具有一储存装置1222(例如一存储器装置)，以及ECC电路1230具有一ECC检测器1232和一ECC修正器1234。值得注意的是，图1仅以简单清晰的方式表示实施例。存储器控制装置1200可借由增加额外的元件以提供其他功能。如前所述，快闪存储器1100的存储器单元1110的阈值电压分布因某些因素而改变，例如读取干扰、写入/编程干扰，和(或)保存干扰。所属技术领域具有通常知识者皆可了解一实体页的部分存储器单元1110用以储存ECC的信息(例如一ECC编码)。因此，ECC电路1230通过从一实体页读出的信息(例如一编码)执行一ECC操作。更具体地，ECC检测器1232将确认读出信息的正确性，借以侦测错误位元的存在。当ECC检测器1232侦测到错误时，将致能ECC修正器1234修正受检测的读出信息中包含的错误位元。然而，当存在于读出信息的错误位元数量超过ECC修正器1234所能负荷的最大值时，ECC修正器1234将标示读出信息包括无法修正的错误位元。因此，控制逻辑1210将致能阈值电压追踪机制以决定读出信息能否通过ECC电路1230的ECC同位核对(ECC parity check)。以下将提出更详细的描述。
于一实施例中，ECC电路1230可为一BCH(Bose-Chaudhuri-Hocquenghem)解码器。控制逻辑1210用以控制快闪存储器1100于目标实体页P_0的存储器单元M_0至存储器单元M_K执行多个读取操作，以及根据位元序列BS_0至位元序列BS_K的二进制分布特性决定存储器单元M_0至存储器单元M_K的读出信息。读取操作包括至少一第一读取操作，一第二读取操作，以及一第三读取操作，上述读取操作决定控制栅极电压偏移方向以取得较佳的控制栅极电压。以下将提出更详细的描述。
请配合图3参阅图2。图2显示了调整控制栅极电压的简单示意图，其中控制栅极电压用以读取LSB的数据。图3显示了决定控制栅极电压的偏移方向的简单示意图，其中控制栅极电压调整的目的为找到最佳的电压值。由于阈值电压的分布产生改变，某些存储器单元的阈值电压的初始编程分布于电压范围V5与电压范围V9之间将LSB储存为1，以及某些存储器单元的阈值电压的初始编程具有分布于电压范围V1-V5的电子位准L4将LSB储存为0。为了将目标实体页P_0的读出信息的错误位元数量降至最小，用以读取LSB数据的控制栅极电压应由图2的V5设定。当控制单元1212将最初的控制栅极电压VLSB设定置V7，以及快闪存储器1100根据最初控制栅极电压VLSB于存储器单元M_0至存储器单元M_K时执行第一次读取操作，读出信息所包含的错误位元的数量(即为由位元序列BS_0至位元序列BS_K的第一位元所构成的一第一编码CW_1)将超过ECC电路所能修正的最大错误位元的数量，因此将致能阈值电压追踪机制。下一步，控制单元1212更新借由第一读取操作产生分布于电压范围V6的最初控制栅极电压VLSB，其中V6的电压低于V7的电压且具有一最小间距(ΔV)，使存储器控制装置1200可控制调整快闪存储器1100。接着控制单元1212控制快闪存储器1100于存储器单元M_0至存储器单元M_K根据控制栅极电压VLSB’执行第二读取操作。因此，接收电路1220接收由位元序列BS_0至位元序列BS_K的第二位元所构成的一第二编码CW_2。值得注意的是，缓冲于储存装置1222的第一编码CW_1以及第一编码CW_1的位元于下一个第二编码CW_2的位元覆写前逐个传送至比较单元1216。比较单元1216用以比较第一编码CW_1的位元(即为位元序列BS_0至位元序列BS_K的第一位元)以及第二编码CW_2的位元(即为位元序列BS_0至位元序列BS_K的第二位元)。比较结果将标示出哪个位元位置的第一位元因为由一第一二进位位元(例如”1”)转变至一第二二进位位元(例如”0”)而发生反转。计数单元1214耦接至比较单元1216和控制单元1212，以及用以计算介于第一编码CW_1和第二编码CW_2之间的第一位元反转的数量。也就是说，计数单元1214借由计算介于第一编码CW_1和第二编码CW_2之间的第一位元反转的数量，产生一第一计数数字N1，其中第一位元反转发生于当一位元序列的第一位元和第二位元分别为第一二进位位元(例如”1”)和第二二进位位元(例如”0”)时。
接着，控制单元1212更新借由第二读取操作产生分布于电压范围V8的电流控制栅极电压VLBS’，其中V8的电压高于V7的电压，以及接着控制快闪存储器于存储器单元M_0至存储器单元M_K根据更新的控制栅极电压VLSB”执行第三读取操作。因此，接收电路1220接收由位元序列BS_0至位元序列BS_K的第三位元所构成的一第三编码CW_3。比较单元1216更用以比较第二编码CW_2的位元(即为位元序列BS_0至位元序列BS_K的第二位元)以及第三编码CW_3的位元(即为位元序列BS_0至位元序列BS_K的第三位元)。比较结果将标示出哪个位元位置的第二位元因为由一第二二进位位元(例如”0”)转变至一第一二进位位元(例如”1”)而发生反转。计数单元1214更用以计算介于第二编码CW_2和第三编码CW_3之间的第二位元反转的数量。也就是说，计数单元1214借由计算介于位元序列BS_0至位元序列BS_K的第二位元和第三位元之间的第二位元反转的数量，产生一第二计数数字N2，其中第二位元反转发生于当一位元序列的第二位元和第三位元分别为第二二进位位元(例如”0”)和第一二进位位元(例如”1”)时。
接收控制单元1214所产生的第一计数数字N1和第二计数数字N2后，控制单元1214借由参考第一计数数字N1和第二计数数字N2决定哪一个读出信息可通过ECC电路的同位检查(parity check)。举例来说，控制单元1212根据第一计数数字N1和第二计数数字N2决定控制栅极电压的偏移方向DS。更具体地，如图2所示，由于将控制栅极电压自V7偏移至V6，第一计数数字N1表示所有认定为0的数目，而将控制栅极电压自V6偏移至V8时，第二计数数字N2表示所有认定为1的数目。因此，当控制栅极电压自V7偏移至V8时，数字(N2-N1)代表所有认定为1的数目。于一实施例中，数字(N2-N1)的值大于N1，表示相当于逻辑值”1”和”0”的原始阈值电压分布的最小值位于最初控制栅极电压VLSB的左侧。根据上述的结果，控制单元1212借此决定偏移方向DS。此外，第一计数数字N1表示阈值电压介于V7和V6之间的存储器单元数目。数字(N2-N1)表示阈值电压介于V7和V8之间的存储器单元的数目。第一计数数字N1和数字(N2-N1)表示存储器单元M_0至存储器单元M_K的部分阈值电压分布。
当决定偏移方向DS后，控制逻辑1210根据偏移方向DS决定一新的控制栅极电压。当提供新的控制栅极电压至目标实体页P_0的存储器单元M_0至存储器单元M_K的每一个控制栅极时，所取得的读出信息(即为一新的编码)通过ECC电路的同位检查，表示ECC电路1230所处理的编码为无错误的。当控制单元1212成功地决定LSB的数据时，控制单元1212记录当下所使用的控制栅极电压作为一最初控制栅极电压，将其使用于下一个LSB的读取操作于目标实体页P_0，其中控制单元1212根据偏移方向更新控制栅极电压。
然而，当提供新的控制栅极电压至目标实体页P_0的存储器单元M_0至存储器单元M_K的每一个控制栅极时，所取得的读出信息(即为一新的编码)并未通过ECC电路的同位检查时，表示ECC电路1230所处理的编码仍包括无法修正的位元，控制逻辑1210将根据偏移方向DS决定另外的控制栅极电压。根据偏移方向DS持续更新控制栅极电压直到编码无错误或所有的错误位元为可修正为止。值得注意的是，ECC电路1230(例如一BCH编码)具有错误修正的能力。因此，控制单元1212并不需要根据偏移方向DS正确地偏移控制栅极电压至最佳值V5。
于上述的实施例，控制单元1212控制快闪存储器1100依序利用控制栅极电压VLSB执行第一读取操作，利用相对较低的控制栅极电压VLSB’执行第二读取操作，以及利用相对较高的控制栅极电压VLSB”执行第三读取操作。因此，最初控制栅极电压VLSB、较低的控制栅极电压以及较高的控制栅极电压依序提供至每一个存储器单元M_0至存储器单元M_K的控制栅极。然而，上述的实施例仅以简单明确的方式描述，但仅为了说明的目的，并不以此为限。
如前所述，快闪存储器1100中存储器单元1110的阈值电压分布会因为某些因素而受到影响或干扰，举例来说，写入(编程)干扰、读取干扰和(或)保存干扰。在某些情况下，存储器单元的阈值电压分布将改变为一非一致的分布。图4显示了调整控制栅极电压的另一简单示意图，其中控制栅极电压用以读取LSB的数据。如图4所示，目标实体页P_1的存储器单元M_0至存储器单元M_K的阈值电压分布为非一致的。用以读取存储器单元的最佳控制栅极电压应为V5。换句话说，控制栅极电压V5可视为存储器单元的阈值电压分布的最小规范。由于非一致的分布为介于电压V6至电压V8之间，然而，将无法找出最佳控制阈值电压V5。值得注意的是，每一个不同的阈值电压V1至V9的间距为最小间距，使存储器控制装置1200可以控制调整快闪存储器1100。根据前述的阈值电压追踪机制的概念，可分别找出目标实体页P_1的存储器单元的一第一计数数字N1、一第二计数数字以及数字(N2-N1)。第一计数数字N1代表目标实体页P_1的存储器单元阈值电压位于V6和V7之间的数目。数字(N2-N1)代表目标实体页P_1的存储器单元阈值电压位于V7和V8之间的数目。第一计数数字V1和数字(N2-N1)代表目标实体页P_1的存储器单元阈值电压分布位于V6-V8之间的数目。除此之外，根据前述的阈值电压追踪机制的概念，偏移方向DS可能为错误的偏移方向，即为朝着一电压高于控制栅极电压VLSB的方向。因此，根据偏移方向DS所更新的控制栅极电压对于取得一无错误的编码或一可修正的编码并无帮助。当无法取得一可修正的编码时，控制单元1212调整控制栅极电压至高于初始电压VLSB的电压(例如V8、V9等)以及不断地取得相对的读出信息。在经过多次的ECC失败(无法修正)操作后(例如3次)，控制单元1222将停止操作并根据高于初始电压VLSB的电压的偏移方向调整控制栅极电压以及进入一更进一步的阈值电压追踪机制状态。接下来将提出更详细的叙述。
请配合图6参阅图5。图5显示了调整目标实体页P_1的控制栅极电压的简单示意图，其中控制栅极电压用以读取LSB的数据。图6显示了决定目标实体页P_1的控制栅极电压的偏移方向的简单示意图，其中控制栅极电压调整的目的为找到一最佳的电压值。为了使目标实体页P_1的读出信息具有最少的错误位元，读取LSB数据的控制栅极电压应为较佳的设定。既然最后所取得的偏移方向DS对于找出一可修正编码并无帮助，控制单元1212将会于进一步的阈值电压追踪机制状态增加控制栅极电压调整的间距的大小以消除阈值电压分布的无错误效应。控制单元1212将初始控制栅极电压VLSB设置于V7，以及快闪存储器1100于目标实体页P_1的存储器单元M_0至存储器单元M_K根据初始控制栅极电压VLSB执行第一读取操作和取得由位元序列BS_0至BS_K的第一位元所构成的一第一编码CW_1’。接着，控制单元1212借由V5的第一读取操作更新初始控制栅极电压VLSB，其中V5较V7低两个最小间距ΔV(即为2ΔV)。控制单元1212于存储器单元M_0至存储器单元M_K控制快闪存储器1100根据更新的控制栅极电压VLSB’执行第二读取操作。接着，接收电路1220接收由位元序列BS_0至位元序列BS_K的第二位元构成的一第二编码CW_2’。值得注意的是，缓冲于储存装置1222的第一编码CW_1以及第一编码CW_1的位元于下一个第二编码CW_2的位元覆写前逐个传送至比较单元1216。比较单元1216用以比较第一编码CW_1’的位元(即为位元序列BS_0至位元序列BS_K的第一位元)以及第二编码CW_2’的位元(即为位元序列BS_0至位元序列BS_K的第二位元)。比较结果将标示出哪个位元位置当一第一二进位位元(例如”1”)转变至一第二二进位位元(例如”0”)时导致第一位元反转。计数单元1214耦接至比较单元1216和控制单元1212，以及用以计算介于第一编码CW_1’和第二编码CW_2’之间的第一位元反转的数量。也就是说，计数单元1214借由计算介于第一编码CW_1’和第二编码CW_2’之间的第一位元反转的数量，产生一第一计数数字A1，其中当一位元序列的第一位元为第一二进位位元(例如”1”)以及第二位元为第二二进位位元(例如”0”)时，将发生第一位元反转。
接着，控制单元1212更新借由第二读取操作产生分布于电压范围V9的电流控制栅极电压VLBS’，其中V9较V7高两个最小间距ΔV(即为2ΔV)，以及接着控制快闪存储器于存储器单元M_0至存储器单元M_K根据更新的控制栅极电压VLBS”执行第三读取操作。因此，接收电路1220接收由位元序列BS_0至位元序列BS_K的第三位元所构成的一第三编码CW_3’。值得注意的是，原本缓冲于储存装置1222的第一编码CW_1’将被第二编码CW_2’覆写；此外，缓冲于储存装置1222的第二编码CW_2’的位元于下一个第三编码CW_3’的位元覆写前逐个转变至比较单元1216。比较单元1216更用以比较第二编码CW_2’的位元(即为位元序列BS_0至位元序列BS_K的第二位元)和第三编码CW_3’的位元(即为位元序列BS_0至位元序列BS_K的第三位元)。比较结果将标示出哪个位元位置的第二位元因为由一第二二进位位元(例如”0”)转变至一第一二进位位元(例如”1”)而发生反转。计数单元1214更用以计算介于第二编码CW_2’和第三编码CW_3’之间的第二位元反转的数量。也就是说，计数单元1214借由计算介于位元序列BS_0至位元序列BS_K的第二位元和第三位元之间的第二位元反转的数量，产生一第二计数数字A2，其中第二元反转发生于当一位元序列的第二位元和第三位元分别为第二二进位位元(例如”0”)和第一二进位位元(例如”1”)时。
接收控制单元1214所产生的第一计数数字A1和第二计数数字A2后，控制单元1214借由参考第一计数数字A1和第二计数数字A2决定哪一个读出信息可通过ECC电路的同位检查。举例来说，控制单元1212根据第一计数数字A1和第二计树数字A2决定控制栅极电压的偏移方向DS。更具体地，如图5所示，第一计数数字A1表示将控制栅极电压自V7偏移至V5所重新认定为0的数目，而第二计数数字A2表示将控制栅极电压自V5偏移至V9时所重新认定为1的数目。因此，当控制栅极电压自V7偏移至V9时，数字(A2-A1)代表所有认定为1的数目。于一实施例中，数字(A2-A1)的值大于A1，表示相当于逻辑值”1”和”0”的原始阈值电压分布的最小值位于最初控制栅极电压VLSB的左侧。根据上述的结果，控制单元1212借此决定偏移方向DS。此外，第一计数数字A1表示阈值电压介于V7和V5之间的存储器单元数目。数字(A2-A1)表示阈值电压介于V7和V9之间的存储器单元的数目。第一计数数字A1和数字(A2-A1)表示目标实体页P_1的存储器单元M_0至存储器单元M_K的部分阈值电压分布。值得注意的是，图4的阈值电压分布与图5的阈值电压分布并不相同，图4的间距为最小间距ΔV，而图5的间距为两个最小间距(即为2ΔV)。间距为2ΔV的阈值电压分布(称为第二阈值电压分布)较间距为ΔV的阈值电压分布(称为第一阈值电压分布)平缓。第一阈值电压分布代表存储器单元的第一群组的阈值电压，其阈值电压介于V6和V8之间。第二阈值电压分布代表存储器单元的第二群组的阈值电压，其阈值电压介于V5和V9之间。存储器单元的第一群组包括部分存储器单元的第二群组。
用以调整控制栅极电压的间距可参考存储器单元可被读取的编程/抹除次数。一般而言，编程/抹除次数较多的存储器单元将经历一较差的无错误阈值电压效应。因此必须增加间距以消除此效应。控制单元1212可从控制逻辑1210的一查找表找出目标存储器单元的一编程/抹除次数，以及决定用于阈值电压追踪机制的调整控制栅极电压的间距。值得注意的是，可根据目标存储器单元的其它特性决定间距的大小。
当根据第二阈值电压分布决定正确的偏移方向DS后，控制逻辑1210根据正确的偏移方向DS决定一新的控制栅极电压。根据正确的偏移方向DS可找到一正确的编码。根据正确的偏移方向DS找到一可修正的编码的方法与图2以及图3所提及的方法相似，因此即不加以叙述。
图7A显示了调整控制栅极电压的简单示意图，其中控制栅极电压用以读取LSB的数据。由于阈值电压分布的改变，某些最初的编程为将LSB储存为1的存储器单元的阈值电压分布于电压范围V5至电压范围V11之间，以及最初的编程为将LSB储存为0的存储器单元的阈值电压分布于电压范围V1至电压范围V5。为了使目标实体页P_2的读出信息的错误位元的数量降至最小，如图7A所示，读取LSB数据的控制栅极电压应设定于V5。当控制单元1212将最初控制栅极电压VLSB0设定于V7以及快闪存储器1100于目标实体页P_2存储器单元M_0至存储器单元M_K根据最初控制栅极电压VLSB0执行第一读取操作时，读出信息的错误位元的数目(即为由位元序列BS_0至位元序列BS_K的第一位元所构成的一第一编码CW_1)超过ECC电路1230所能修正的最大数目。因此，将致能阈值电压追踪机制。接着，控制单元1212更新第一读取操作所使用的位于V6(VLSB1)的最初控制栅极电压VLSB0，其中V6为低于V7一最小间距，使得存储器控制装置1200能控制调整快闪存储器1100。接着控制单元1212于目标实体页P_2存储器单元M_0至存储器单元M_K根据最初控制栅极电压VLSB1控制快闪存储器1100执行第二读取操作。因此，接收电路1220接收由位元序列BS_0至位元序列BS_K的第二位元所构成的一第二编码CW_2。值得注意的是，缓冲于储存装置1222的第一编码CW_1以及第一编码CW_1的位元于下一个第二编码CW_2的位元覆写前逐个转变至比较单元1216。比较单元1216用以比较第一编码CW_1的位元(即为位元序列BS_0至位元序列BS_K的第一位元)以及第二编码CW_2的位元(即为位元序列BS_0至位元序列BS_K的第二位元)。比较结果将标示出哪个位元位置的第一位元因为由一第一二进位位元(例如”1”)转变至一第二二进位位元(例如”0”)而发生反转。计数单元1214耦接至比较单元1216和控制单元1212，以及用以计算介于第一编码CW_1和第二编码CW_2之间的第一位元反转的数量。也就是说，计数单元1214借由计算介于位元序列BS_0至位元序列BS_K的第一位元和第二位元之间的第一位元反转的数量，产生一第一计数数字B1，其中当一位元序列的第一位元为第一二进位位元(例如”1”)以及第二位元为第二二进位位元(例如”0”)时，将发生第一位元反转。
接着，控制单元1212更新借由第二读取操作产生分布于电压范围V8的电流控制栅极电压VLBS1，其中V8较V7高一最小间距ΔV，以及接着控制快闪存储器于存储器单元M_0至存储器单元M_K根据更新的控制栅极电压VLBS3执行第三读取操作。因此，接收电路1220接收由目标实体页P_2的位元序列0至位元序列BS_K的第三位元所构成的一第三编码CW_3。值得注意的是，原本缓冲于储存装置1222的第一编码CW_1将被第二编码CW_2覆写；此外，缓冲于储存装置1222的第二编码CW_2的位元于下一个第三编码CW_3的位元覆写前逐个转变至比较单元1216。比较单元1216更用以比较第二编码CW_2的位元(即为位元序列BS_0至位元序列BS_K的第二位元)和第三编码CW_3的位元(即为位元序列BS_0至位元序列BS_K的第三位元)。比较结果将标示出哪个位元位置当一第二二进位位元(例如”0”)转变至一第一二进位位元(例如”1”)时导致第二位元反转。计数单元1214更用以计算介于第二编码CW_2和第三编码CW_3之间的第二位元反转的数量。也就是说，计数单元1214借由计算介于位元序列BS_0至位元序列BS_K的第二位元和第三位元之间的第二位元反转的数量，产生一第二计数数字B2，其中第二元反转发生于当一位元序列的第二位元和第三位元分别为第二二进位位元(例如”0”)和第一二进位位元(例如”1”)时。
如图7A所示，由于将控制栅极电压自V7偏移至V6，第一计数数字B1表示所有认定为0的数目，而将控制栅极电压自V6偏移至V8时，第二计数数字N2表示所有认定为1的数目。因此，当控制栅极电压自V7偏移至V8时，数字(B2’-B1)代表所有认定为1的数目。第一计数数字B1标示控制栅极电压范围V7至V6，以及表示阈值电压介于电压范围V7和电压范围V6之间存储器单元的数量。如图7A所示的B1，数字(B2’-B1)标示控制栅极电压范围V7至V8，以及表示阈值电压介于电压范围V7和电压范围V8之间存储器单元的数量。如先前实施例所述的技术，所属技术领域中具有通常知识者可轻易了解如何根据VLSB3、VLSB4、VLSB5、VLSB6、VLSB7和VLSB调整控制栅极电压，以及借由控制逻辑1210取得标示每一个特定控制栅极电压范围的数集B3、B4、B5、B6、B7以及B8，因此即不加以叙述。值得注意的是，数字B1、B2、B3、B4、B5、B6、B7和B8的设定以及所对应的特定控制栅极电压的范围可视为阈值电压介于V3至V11之间的存储器单元的一第一阈值电压分布以及可储存于控制逻辑1210中。上述的实施例的控制栅极电压调整方法仅以简单明确的方式描述，但仅为了说明的目的，并不以此为限。所属技术领域中具有通常知识者可决定调整控制栅极电压的数目。
图7B显示了一阈值电压的分布图，其中阈值电压的分布根据平均图7A的阈值电压。由于图7A所示的阈值电压分布(第一阈值电压分布)为不平均的，利用第一阈值电压分布决定一控制栅极电压以于目标实体页P_2执行一读取操作将不会取得一可修正的编码。因此，控制逻辑于第一阈值电压分布执行一平均操作以消除非一致的效应，以及取得一平缓的阈值电压分布(一第二阈值电压分布)。接下来将提出更详细的叙述。
如图7B所示，第二阈值电压分布包括数集C1、C2、C3、C4、C5和C6的设定。每一个数字标示一特定的控制栅极电压范围。数字C1标示控制栅极电压范围V7至V6，以及表示阈值电压介于电压范围V7和电压范围V6之间存储器单元的数量。同样地，数字C2标示控制栅极电压范围V7至V8，以及表示阈值电压介于电压范围V7和电压范围V8之间存储器单元的数量，以此类推。控制逻辑1210借由平均B1、B2和B3取得数字C1。于第一阈值电压分布中，数字B1标示出电压范围V6-V7。数字B1所标示的相关范围等同于数字C1所标示的相关范围。数字B2标示出电压范围V7-V8，即为数字C1所表示的电压范围邻近的一电压范围(即为V6-V7)。数字B3标示出电压范围V5-V6，即为数字C1所表示的电压范围邻近的另一电压范围(即为V6-V7)。数字C2、C3、C4、C5和C6可借由控制逻辑1210以相同的方式推算得知。
值得注意的是，仍有许多不同于上述实施例的先前技术可根据第一阈值电压取得一平缓的第二阈值电压分布。举例来说，根据平均数字B1至数字B5、数字B1至数字B2、或数字B1和数字B3可取得数字C1。或者，控制逻辑1210可于数字B1至数字B8执行一累积总和操作(running sum operation)以取得数字C1至数字C6。举例来说，借由加总数字B1至数字B3可取得数字C1。借由加总数字B1、数字B2和数字B4可取得数字C2，以此类推。值得注意的是，借由于第一阈值电压操作执行一平均操作或一累积总和操作可决定第二阈值电压分布。换句话说，借由处理第一阈值分布的信息(存储器单元的数字以及其对映关系)可取得第二阈值电压分布。
另外，请配合图7A参阅图7C。图7C显示了一阈值电压的分布图，其中阈值电压的分布根据选取图7A的阈值电压的一部分。根据选取第一阈值电压的部分信息可取得一平缓的阈值电压分布。如图7C所示，一平缓的第二阈值电压包括数集D1、D2、D3和D4。每一个数字标示一特定的控制栅极电压范围。数字D1标示控制栅极电压V7至V6，以及表示阈值电压介于电压范围V7和电压范围V6之间存储器单元的数量。相同地，数字D2标示控制栅极电压V8至V9，以及表示阈值电压介于电压范围V8和电压范围V9之间存储器单元的数量，以此类推。控制逻辑1210取得数字D1以及借由选取B1作为D1以取得其对映(mapping)关系。控制逻辑1210取得数字D2以及借由选取B4作为D2以取得其对映关系，以此类推。借由第一阈值电压分布的一不连续电压间距可选取数集B1、B4、B5和B8。
可通过调整取得第一阈值电压的间距取得一更平缓的阈值电压分布。换句话说，控制逻辑1210可根据图5和相关的概念调整取得第一阈值电压分布的间距，以及根据前述的实施例所使用的概念平缓取得第二阈值电压分布的第一阈值电压分布。
如图7B和图7C所示，第二阈值电压分布为平缓和一致的。控制逻辑1210可根据第二阈值电压取得一正确的偏移方向DS。根据阈值电压分布取得正确的偏移电压的概念与前述的实施例类似。因此，省略相关叙述以精简说明。
决定根据第二阈值电压分布取得正确的偏移方向DS后，控制逻辑1212于目标实体页P_2根据正确的偏移方向DS决定一新的控制栅极电压执行一读取操作。根据正确的偏移方向DS可找到一可修正编码。根据正确的偏移方向DS取得可修正编码的概念与前述的实施例概念相似(请参阅图2和图3，以及相关的叙述)。因此，省略相关叙述以精简说明。
在另一实施例中，控制逻辑1212可于目标实体页P_2根据第二阈值电压分布的一最小值决定一控制栅极电压以执行一读取操作。举例来说，于图7B所示的第二阈值电压分布的最小值为C5。因此，控制逻辑1212可于目标实体页P_2根据数字C5所标示的电压范围决定一新的控制栅极电压以执行读取操作。数字C5标示电压范围V4至V5。可将新的控制栅极电压决定为V4或V5或其它邻近电压范围V4至V5的电压值。
图8显示了本发明一实施例的流程图。流程图步骤的顺序为本发明的一范例实施例，但仅为了说明的目的，并不以此为限。流程图800包括下列的步骤:
步骤810：控制快闪存储器于存储器单元的一部分根据一最初的控制栅极电压执行一第一读取操作；
步骤820：当第一读取操作的读出信息无法修正时，控制快闪存储器于部分存储器单元执行多个读取操作；
步骤830：根据多个读取操作的读出信息取得一第一阈值电压分布；
步骤840：平缓第一阈值电压分布以取得一第二阈值电压分布；以及
步骤850：控制快闪存储器于部分存储器单元根据第二阈值电压分布执行一第二读取操作。
于步骤810，控制逻辑1210于快闪存储器1100的部分存储器单元(例如目标实体页P_1)根据一初始的控制栅极电压(例如VLSB0)控制快闪存储器1100执行一第一读取操作。当第一读取操作的读取信息为无法修正的信息时，于步骤820，控制逻辑1210控制快闪存储器1100于目标实体页P_1执行多个读取操作。既然读出信息为无法修正的信息，应可找到一更佳的控制栅极电压执行读取操作和取得正确(可修正)的读出信息。于步骤830，控制逻辑1210根据多个读取操作的读出信息取得一第一阈值电压分布。然而，第一阈值电压分布为非一致性的。因此，于步骤840，借由控制逻辑1210处理第一阈值电压分布以取得一平缓的第二阈值电压分布。当取得第二阈值电压分布后，相应地即可决定调整控制栅极电压的一偏移方向，或可根据第二阈值电压分布的一最小值取得一更佳的控制栅极电压。于步骤850，控制逻辑1210控制快闪存储器1110于目标实体页P_1根据第二阈值电压分布执行一第二读取操作。因此，可取得正确(或可修正)的读出信息。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (6)

1.一种快闪存储器的数据读取方法，其中上述快闪存储器包括多个存储器单元，上述方法包括：
以一第一栅极电压执行一第一读取操作，并取得一第一编码；
以一第二栅极电压执行一第二读取操作，并取得一第二编码；
以一第三栅极电压执行一第三读取操作，并取得一第三编码；
根据上述第一编码、上述第二编码以及上述第三编码之间的多个位元反转数量以决定一偏移方向；以及
根据上述偏移方向决定一控制栅极电压，
其中上述第一栅极电压介于上述第二栅极电压以及上述第三栅极电压之间，
其中上述第一栅极电压与上述第二栅极电压具有一既定间距，上述第三栅极电压与上述第一栅极电压具有上述既定间距，以及上述既定间距系大于根据上述存储器单元之一编程/抹除次数所决定之一最小电压间距。
2.如权利要求1所述的数据读取方法，其特征在于，更包括：
根据上述第一编码以及上述第二编码取得一第一计数数字，其中上述第一计数数字表示上述第一编码以及上述第二编码之间的第一位元反转数量；以及
根据上述第二编码以及上述第三编码取得一第二计数数字，其中上述第二计数数字表示上述第二编码以及上述第三编码之间的第二位元反转数量。
3.如权利要求2所述的数据读取方法，其特征在于，更包括：
根据上述第一计数数字以及上述第二计数数字决定上述偏移方向。
4.一种快闪存储器的数据读取系统，其中上述快闪存储器包括多个存储器单元，包括:
一控制逻辑电路，用以以一第一栅极电压执行一第一读取操作，并取得一第一编码；用以以一第二栅极电压执行一第二读取操作，并取得一第二编码；用以以一第三栅极电压执行一第三读取操作，并取得一第三编码；用以根据上述第一编码、上述第二编码以及上述第三编码之间的多个位元反转数量以决定一偏移方向；以及用以根据上述偏移方向决定一控制栅极电压，
其中上述第一栅极电压介于上述第二栅极电压以及上述第三栅极电压之间，
其中上述第一栅极电压与上述第二栅极电压具有一既定间距，上述第三栅极电压与上述第一栅极电压具有上述既定间距，以及上述既定间距系大于根据上述存储器单元之一编程/抹除次数所决定之一最小电压间距。
5.如权利要求4所述的数据读取系统，其特征在于，上述控制逻辑电路更根据上述第一编码以及上述第二编码取得一第一计数数字，以及根据上述第二编码以及上述第三编码取得一第二计数数字，其中上述第一计数数字表示上述第一编码以及上述第二编码之间之第一位元反转数量，以及上述第二计数数字表示上述第二编码以及上述第三编码之间之第二位元反转数量。
6.如权利要求5所述的数据读取系统，其特征在于，上述控制逻辑电路更根据上述第一计数数字以及上述第二计数数字决定上述偏移方向。
CN201710146541.9A 2012-02-22 2013-02-22 快闪存储器的数据读取方法和系统 Active CN106935260B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/402,550 2012-02-22
US13/402,550 US8681569B2 (en) 2012-02-22 2012-02-22 Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
CN201310058078.4A CN103295635B (zh) 2012-02-22 2013-02-22 快闪存储器的数据读取方法、存储器控制装置和系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310058078.4A Division CN103295635B (zh) 2012-02-22 2013-02-22 快闪存储器的数据读取方法、存储器控制装置和系统

Publications (2)

Publication Number Publication Date
CN106935260A CN106935260A (zh) 2017-07-07
CN106935260B true CN106935260B (zh) 2020-10-23

Family

ID=48982164

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201310058078.4A Active CN103295635B (zh) 2012-02-22 2013-02-22 快闪存储器的数据读取方法、存储器控制装置和系统
CN201710146541.9A Active CN106935260B (zh) 2012-02-22 2013-02-22 快闪存储器的数据读取方法和系统
CN202010607311.XA Active CN111755053B (zh) 2012-02-22 2013-02-22 快闪存储器的数据读取方法和存储器控制器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310058078.4A Active CN103295635B (zh) 2012-02-22 2013-02-22 快闪存储器的数据读取方法、存储器控制装置和系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010607311.XA Active CN111755053B (zh) 2012-02-22 2013-02-22 快闪存储器的数据读取方法和存储器控制器

Country Status (3)

Country Link
US (9) US8681569B2 (zh)
CN (3) CN103295635B (zh)
TW (2) TWI512737B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681569B2 (en) * 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
US9812193B2 (en) 2013-11-08 2017-11-07 SK Hynix Inc. Threshold estimation using bit flip counts and minimums
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
TWI492234B (zh) 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
KR102198855B1 (ko) 2014-04-24 2021-01-05 삼성전자 주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US10056141B2 (en) * 2014-07-30 2018-08-21 Hewlett Packard Enterprise Development Lp Current behavior of elements
US10365859B2 (en) 2014-10-21 2019-07-30 International Business Machines Corporation Storage array management employing a merged background management process
US9563373B2 (en) 2014-10-21 2017-02-07 International Business Machines Corporation Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management
US9607710B2 (en) * 2014-11-10 2017-03-28 Sk Hynix Memory Solutions Inc. Read-threshold calibration in a solid state storage system
US9990279B2 (en) 2014-12-23 2018-06-05 International Business Machines Corporation Page-level health equalization
US10339048B2 (en) 2014-12-23 2019-07-02 International Business Machines Corporation Endurance enhancement scheme using memory re-evaluation
TWI566094B (zh) 2015-02-04 2017-01-11 慧榮科技股份有限公司 資料儲存裝置及其資料更新方法
TWI575531B (zh) 2015-08-10 2017-03-21 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與記憶裝置
US10049007B2 (en) * 2015-10-28 2018-08-14 Via Technologies, Inc. Non-volatile memory device and read method thereof
US10229749B2 (en) * 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US10566048B2 (en) * 2017-11-13 2020-02-18 Western Digital Technologies, Inc. Managing refresh operations for a memory device
CN108133730B (zh) * 2017-12-22 2020-09-11 联芸科技（杭州）有限公司 快闪存储器的读取控制方法、存储器读取装置和存储器系统
DE102018113475A1 (de) * 2018-06-06 2019-12-12 Infineon Technologies Ag Rechenwerk zum rechnen mit maskierten daten
KR20200127516A (ko) * 2019-05-02 2020-11-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
US11494254B2 (en) 2019-12-20 2022-11-08 Cnex Labs, Inc. Storage system with predictive adjustment mechanism and method of operation thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848439A (zh) * 2006-04-10 2006-10-18 清华大学 一种陷阱电荷俘获型的快闪存储器阵列结构及其操作方法
US20080123420A1 (en) * 2006-11-03 2008-05-29 Yigal Brandman Nonvolatile Memory With Variable Read Threshold
CN102568593A (zh) * 2010-12-07 2012-07-11 慧荣科技股份有限公司 读取快闪存储器中储存数据的方法、存储器控制器与装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244961A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp フラッシュａｔａ−ｐｃカード
US6851026B1 (en) * 2000-07-28 2005-02-01 Micron Technology, Inc. Synchronous flash memory with concurrent write and read operation
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7336543B2 (en) * 2006-02-21 2008-02-26 Elite Semiconductor Memory Technology Inc. Non-volatile memory device with page buffer having dual registers and methods using the same
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
CN102005244B (zh) * 2007-02-20 2015-10-21 桑迪士克科技公司 非易失性存储的可变编程
US8369141B2 (en) * 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
KR100888842B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
KR101411976B1 (ko) * 2007-07-09 2014-06-27 삼성전자주식회사 플래시 메모리 시스템 및 그것의 에러 정정 방법
EP2215792A1 (en) * 2007-10-24 2010-08-11 Rambus Inc. Encoding and decoding techniques with improved timing margin
KR100953047B1 (ko) * 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101466698B1 (ko) * 2008-02-19 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
KR101378602B1 (ko) * 2008-05-13 2014-03-25 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101391362B1 (ko) * 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101486980B1 (ko) * 2008-10-27 2015-01-30 삼성전자주식회사 불휘발성 메모리의 문턱 전압 산포의 분석 방법
KR101572830B1 (ko) * 2009-06-22 2015-11-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템
CN101968970B (zh) * 2009-07-28 2014-10-08 慧国(上海)软件科技有限公司 资料读取的方法及资料储存装置
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
KR101099911B1 (ko) * 2009-12-17 2011-12-28 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8310870B2 (en) * 2010-08-03 2012-11-13 Sandisk Technologies Inc. Natural threshold voltage distribution compaction in non-volatile memory
US8879317B2 (en) * 2011-03-01 2014-11-04 Sandisk Technologies Inc. System and method of decoding data from memory based on sensing information and decoded data of neighboring storage elements
KR101892038B1 (ko) * 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US9177664B2 (en) * 2012-02-22 2015-11-03 Silicon Motion, Inc. Method, memory controller and system for reading data stored in flash memory
US8681569B2 (en) * 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
KR102002385B1 (ko) * 2012-11-14 2019-07-23 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US10453534B2 (en) * 2013-08-07 2019-10-22 Qualcomm Technologies International, Ltd. Patching of programmable memory
KR102170857B1 (ko) * 2013-08-19 2020-10-29 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
TWI492234B (zh) * 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
CN108735253B (zh) * 2017-04-20 2022-06-21 三星电子株式会社 非易失性存储器存储系统
KR102333140B1 (ko) * 2017-08-18 2021-12-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848439A (zh) * 2006-04-10 2006-10-18 清华大学 一种陷阱电荷俘获型的快闪存储器阵列结构及其操作方法
US20080123420A1 (en) * 2006-11-03 2008-05-29 Yigal Brandman Nonvolatile Memory With Variable Read Threshold
CN102568593A (zh) * 2010-12-07 2012-07-11 慧荣科技股份有限公司 读取快闪存储器中储存数据的方法、存储器控制器与装置

Also Published As

Publication number Publication date
US20180122483A1 (en) 2018-05-03
US8681569B2 (en) 2014-03-25
CN103295635A (zh) 2013-09-11
CN103295635B (zh) 2017-04-12
US20240127894A1 (en) 2024-04-18
US20210257030A1 (en) 2021-08-19
US10679709B2 (en) 2020-06-09
TW201541461A (zh) 2015-11-01
US20200265900A1 (en) 2020-08-20
US20140146615A1 (en) 2014-05-29
US11881269B2 (en) 2024-01-23
CN111755053A (zh) 2020-10-09
CN111755053B (zh) 2022-08-05
US20170047122A1 (en) 2017-02-16
TWI547949B (zh) 2016-09-01
CN106935260A (zh) 2017-07-07
TW201335939A (zh) 2013-09-01
US20190122738A1 (en) 2019-04-25
US20130215682A1 (en) 2013-08-22
US9293203B2 (en) 2016-03-22
US9508436B2 (en) 2016-11-29
US11031087B2 (en) 2021-06-08
TWI512737B (zh) 2015-12-11
US20150332779A1 (en) 2015-11-19
US10199110B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN106935260B (zh) 快闪存储器的数据读取方法和系统
US11742030B2 (en) Method and apparatus for reading data stored in flash memory by referring to binary digit distribution characteristics of bit sequences read from flash memory
US9177664B2 (en) Method, memory controller and system for reading data stored in flash memory
US9286972B2 (en) Method, memory controller and system for reading data stored in flash memory
KR101540795B1 (ko) 임계 전압 분포에 따라 플래시 메모리에 저장된 데이터를 판독하는 방법과, 이를 위한 메모리 컨트롤러 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant