CN106898692A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN106898692A
CN106898692A CN201610756678.1A CN201610756678A CN106898692A CN 106898692 A CN106898692 A CN 106898692A CN 201610756678 A CN201610756678 A CN 201610756678A CN 106898692 A CN106898692 A CN 106898692A
Authority
CN
China
Prior art keywords
magnetosphere
layer
data
storage
electronic equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610756678.1A
Other languages
English (en)
Inventor
李泰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106898692A publication Critical patent/CN106898692A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本技术提供一种电子设备。根据本文件的实施方式的电子设备可以包括半导体存储器，且半导体存储器可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，其中自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。

Description

电子设备
相关申请的交叉引用
本专利文件要求标题为“电子设备”且在2015年12月21日提交的申请号为10-2015-0182581的韩国专利申请的优先权，其通过引用其整体合并于此。
技术领域
本专利文件涉及存储电路或器件和它们在电子设备或系统中的应用。
背景技术
近来，随着电子设备或装置趋向微型化、低功耗、高性能、多功能等，需要能在诸如计算机、便携式通信设备等各种电子设备或装置中储存信息的电子设备，且已经对这样的电子设备开展了研发。这种电子设备的例子包括能使用根据施加的电压或电流在不同的电阻态之间切换的特性来储存数据的电子设备，且电子设备可以用各种配置来实现，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁随机存取存储器)、电熔丝等。
发明内容
本专利文件中的公开技术包括存储电路或器件和它们在电子设备或系统中的应用以及电子设备的各种实施方式，其中电子设备包括能改善可变电阻元件的特性的半导体存储器。
在一个方面，一种电子设备可以包括半导体存储器，且半导体存储器可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，其中自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。
上述电子设备的实施方式可以包括以下实施方式中的一种或更多种。
含Zr材料层可以包括含FeZr的合金。自由层还可以包括介于第一磁性层与含Zr材料层之间的间隔件层。间隔件层可以包括选自金属、金属氮化物和/或金属氧化物中的一种或更多种。间隔件层可以包括选自铬(Cr)、钌(Ru)、铱(Ir)和/或铑(Rh)中的一种或更多种。第二磁性层可以具有比第一磁性层的厚度大的厚度。含Zr材料层可以包括含FeZr的合金，且间隔件层包括Ru。第一磁性层和第二磁性层可以包括彼此不同的材料。
电子设备还可以包括介于第一磁性层与第二磁性层之间的材料层，其用于缓解第一磁性层与第二磁性层之间的晶格结构上的差异和晶格失配。自由层可以具有SAF(合成反铁磁)结构。
电子设备还可以包括微处理器，微处理器包括：控制单元，被配置成从微处理器的外部接收包括命令的信号，以及执行对命令的提取、解码或者对微处理器的信号的输入或输出的控制；操作单元，被配置成基于控制单元解码命令的结果来执行操作；以及存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或者被执行操作的数据的地址，其中，半导体存储器是微处理器中的存储单元的部件。
电子设备还可以包括处理器，处理器包括：核心单元，被配置成基于从处理器的外部输入的命令、通过使用数据来执行与所述命令相对应的操作；高速缓存存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或者被执行操作的数据的地址；以及总线接口，连接在核心单元与高速缓存存储单元之间，且被配置成在核心单元与高速缓存存储单元之间传输数据，其中，半导体存储器是处理器中的高速缓存存储单元的部件。
电子设备还可以包括处理系统，处理系统包括：处理器，被配置成将由处理器接收的命令解码并且基于将命令解码的结果来控制针对信息的操作；辅助存储器件，被配置成储存用于将命令解码的程序和信息；主存储器件，被配置成调用和储存来自辅助存储器件的程序和信息，使得处理器能在运行程序时使用程序和信息来执行操作；以及接口设备，被配置成执行处理器、辅助存储器件和主存储器件中的至少一个与外部之间的通信，其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。
电子设备还可以包括数据储存系统，数据储存系统包括：储存设备，被配置成储存数据和不管电源如何都保留储存的数据；控制器，被配置成根据从外部输入的命令来控制数据输入储存设备和从储存设备输出数据；暂时储存设备，被配置成暂时储存在储存设备与外部之间交换的数据；以及接口，被配置成在储存设备、控制器和暂时储存设备中的至少一个与外部之间执行通信，其中，半导体存储器是数据储存系统中的储存设备或暂时储存设备的部件。
电子设备还可以包括存储系统，存储系统包括：存储器，被配置成储存数据和不管电源如何都保留储存的数据；存储器控制器，被配置成根据从外部输入的命令来控制数据输入存储器和从存储器输出数据；缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及接口，被配置成在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。
在另一个方面，一种电子设备可以包括半导体存储器，且半导体存储器可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，其中自由层可以包括：多个磁性层；以及介于所述多个磁性层之间的含锆(Zr)材料层，其中自由层可以具有SAF(合成反铁磁)结构。
上述电子设备的实施方式可以包括以下实施方式中的一种或更多种。
含Zr材料层可以包括FeZr。自由层还可以包括间隔件层，所述间隔件层介于所述多个磁性层之中的不与隧道势垒层接触的磁性层与含Zr材料层之间。间隔件层可以包括选自金属、金属氮化物和金属氧化物中的一种或更多种。间隔件层可以包括选自铬(Cr)、钌(Ru)、铱(Ir)或铑(Rh)中的一种或更多种。所述多个磁性层之中的与隧道势垒层接触的磁性层具有比剩余的多个磁性层之中的任意一个的厚度大的厚度。含Zr材料层可以包括含FeZr的合金，且间隔件层包括Ru。所述多个磁性层可以包括彼此不同的材料。
电子设备还可以包括介于所述多个磁性层之间的材料层，其用于缓解所述多个磁性层之间的晶格结构上的差异和晶格失配。
在又一个方面，一种电子设备可以包括半导体存储器，且半导体存储器可以包括：衬底；多个存储单元，所述多个存储单元形成在衬底之上，每个存储单元包括自由层，自由层具有可变磁化方向，可变磁化方向与自由层和衬底垂直，且能处在不同的磁化方向以表示用于数据储存的不同数据位，其中，自由层包括第一磁性层、形成在第一磁性层之上的第二磁性层、以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层；以及开关元件，形成在衬底之上且与存储单元耦接以选则或取消选则存储单元。
上述电子设备的实施方式可以包括以下实施方式中的一种或更多种。
每个存储单元可以包括磁隧道结构，磁隧道结构包括磁隧道结结构，磁隧道结结构包括自由层。含锆(Zr)材料层可以包括FeZr。自由层还可以包括介于第一磁性层与含Zr材料层之间的间隔件层。间隔件层可以包括选自金属、金属氮化物和/或金属氧化物中的一种或更多种。间隔件层可以包括选自铬(Cr)、钌(Ru)、铱(Ir)和/或铑(Rh)中的一种或更多种。含Zr材料层可以包括含FeZr的合金，且间隔件层包括Ru。在自由层中，第二磁性层可以具有比第一磁性层的厚度大的厚度。第一磁性层和第二磁性层可以包括彼此不同的材料。
电子设备还可以包括介于第一磁性层与第二磁性层之间的材料层，其用于缓解第一磁性层与第二磁性层之间的晶格结构上的差异和晶格失配。自由层可以具有SAF(合成反铁磁)结构。
在附图、说明书和权利要求中更详细地描述这些和其它方面、实施方式和相关联的优点。
附图说明
图1是图示根据本公开的一个实施方式的可变电阻元件的截面图。
图2是图示根据插入有Pt层的交换耦合多层薄膜中插入的Pt层的厚度，垂直磁各向异性能量密度Keff和RKKY(Ruderman-Kittel-Kasuya-Yoshida)交换耦合常数ARU的图表。
图3示出插入有FeZr层的交换耦合多层薄膜的M-H磁化曲线，其中左边面板示出[Pt/Co]n/Ta/CoFeB/MgO薄膜和[Pt/Co]n/FeZr/CoFeB/MgO薄膜的垂直方向的M-H磁化曲线，而右边面板示出FeZr/CoFeB/MgO薄膜的垂直方向和水平方向的M-H磁化曲线。
图4是图示根据自由层的厚度，MR(磁阻)和热稳定性的图表。
图5是图示了XRD图，该XRD图示出了根据热处理温度，在交换耦合多层薄膜中CoFeB层的结晶特性，其中左边面板是针对[Pt/Co]n/CoFeB/MgO薄膜，而右边面板是针对[Pt/Co]n/FeZr/CoFeB/MgO薄膜。
图6A是用于解释根据本公开的一个实施方式的存储器件和制造存储器件的方法的例子的截面图。
图6B是用于解释根据本公开的一个实施方式的存储器件和制造存储器件的方法的截面图。
图7是实施基于公开的技术的存储电路的微处理器的配置图的例子。
图8是实施基于公开的技术的存储电路的处理器的配置图的例子。
图9是实施基于公开的技术的存储电路的系统的配置图的例子。
图10是实施基于公开的技术的存储电路的数据储存系统的配置图的例子。
图11是实施基于公开的技术的存储电路的存储系统的配置图的例子。
具体实施方式
下文参照附图详细描述本公开的技术的各个例子和实施方式。
附图并非按比例绘制且在某些情况下，附图中的至少一些结构的比例已经放大，以便清楚地图示描述的例子或实施方式的某些特征。在附图或描述中示出具有多层结构的两个或更多个层的具体例子中，这些层的相对位置关系或布置所示的层的顺序反应了所述例子或所示例子的特定实施方式，而不同的相对位置关系或层的布置顺序可以是可能的。此外，多层结构的所述例子或所示例子不会反应在特定多层结构中出现的所有层(例如，一个或更多个额外层可以存在于两个所示层之间)。作为一个具体的例子，当所述或所示多层结构中的第一层被称为在第二层“上”或“之上”或者在衬底“上”或“之上”时，第一层不仅可以直接形成在第二层或衬底上，还可以表示在第一层与第二层之间或在第一层与衬底之间可以存在一个或更多个其它中间层的结构。
本公开的下列实施方式是为了提供包括具有改善性能的可变电阻元件的半导体存储器和包括其的电子设备。这里，可变电阻元件可以是指能响应于施加的偏压(例如电流或电压)在不同电阻态之间切换的元件。因此，具有改善性能的可变电阻元件可以是指具有在不同的电阻态之间改善的切换特性的可变电阻元件。
图1是图示根据本公开的一个实施方式的可变电阻元件的截面图。
参见图1，根据本公开的实施方式，可变电阻元件100可以包括MTJ(磁性隧道结)结构，所述MTJ结构包括：具有可变磁化方向的自由层120、具有钉扎的磁化方向的钉扎层140、介于自由层120与钉扎层140之间的隧道势垒层130。
图1中的结构被配置成使自由层120的磁化方向能够改变且改变它的方向，使得自由层120可以通过使用不同的磁化方向表示不同的数据位诸如“0”和“1”，来根据它的磁化方向来实际地储存数据。因此，自由层120可以被称为储存层。在一些实施方式中，自由层120的磁化方向可以由自旋转移矩改变。
钉扎层140的磁化方向被钉扎在固定方向，且与自由层120的磁化方向比较，钉扎层140的这种固定的磁化方向可以用作参考方向。如此，钉扎层可以被称为参考层。
在一些实施方式中，自由层120和钉扎层140可以具有与图1中的MTJ结构中的每个层的表面垂直的磁化方向。例如，如图中的箭头指示的，自由层120的磁化方向可以在向下的方向与向上的方向之间改变，而钉扎层140的磁化方向可以被固定为向下的方向。
自由层120和钉扎层140中的每个可以具有包括铁磁材料的单层结构或多层结构。例如，自由层120和钉扎层140中的每个可以包括其主要成分为Fe、Ni或Co的合金，诸如Co-Fe-B合金、Co-Fe-B-X合金(这里，X可以是Al、Si、Ti、V、Cr、Ni、Ga、Ge、Zr、Nb、Mo、Pd、Ag、Hf、Ta、W或Pt)、Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金等。另外，自由层120和钉扎层140中的每个可以包括Co/Pt、Co/Pd等的层叠结构或者磁性材料和非磁性材料的交替层叠结构。
响应于施加给可变电阻元件100的电压或电流，自由层120的磁化方向可以改变以便与钉扎层140的磁化方向平行或反向平行。结果，可变电阻元件100可以在低电阻态和高电阻态之间切换以储存不同的数据。即，可变电阻元件100可以用作存储单元。
在一个实施方式中，自由层120可以包括多个磁性层和介于所述多个磁性层之间的含锆(Zr)材料层126。具体地，在图1中所示的例子中，自由层120可以具有顺序层叠有第一磁性层122、含Zr材料层126和第二磁性层128的多层叠结构。
第二磁性层128可以是自由层120的所述多个磁性层之中的与隧道势垒层130接触的磁性层，而第一磁性层122可以是指其余的多个磁性层之中的不与隧道势垒层130接触的任意一个磁性层。
在这种情况下，由于第一磁性层122和第二磁性层128的总体积对热稳定性有促进，因此相比于单层结构，可以进一步改善热稳定性。
第一磁性层122和第二磁性层128可以由彼此不同的材料形成，且具体的材料例子可以包括参照自由层120和钉扎层140描述的铁磁材料。
用于缓解第一磁性层122与第二磁性层128之间的晶格结构差异和晶格失配的材料层(未示出)可以介于第一磁性层122与第二磁性层128之间。例如，这种材料层可以是非晶的，且包括诸如金属、金属氮化物、金属氧化物等导电材料。
同时，在此实施方式中，可以布置第一磁性层122和第二磁性层128，使得它们的磁化方向彼此反向平行。即，当第一磁性层122具有与钉扎层140的磁化方向平行的磁化方向时，第二磁性层128可以具有与钉扎层140的磁化方向反向平行的磁化方向。相反地，当第一磁性层122具有与钉扎层140的磁化方向反向平行的磁化方向时，第二磁性层128可以具有与钉扎层140的磁化方向平行的磁化方向。因此，自由层120可以具有SAF(合成反铁磁)结构。
含Zr材料层126可以介于第一磁性层122与第二磁性层128之间，且用来改善自由层120的结晶特性和垂直磁化特性，以及提高具有SAF结构的交换耦合多层薄膜的磁阻(MR)和热稳定性Δ。
含Zr材料层126可以包括含有锆的合金，例如FeZr。
根据此实施方式，含Zr材料层126插入到自由层120中，使得MR可以由于自由层120的结晶特性和垂直磁化各向异性的改善而提高，以及使得热稳定性由于自由层120的Ms(饱和磁化强度)的增加而提高。
为了改善垂直磁化各向异性和交换耦合能量，传统技术提出了在[Pt/Co]n多层薄膜结构中插入Pt层或Pd层。
图2是图示根据插入有Pt层的交换耦合多层薄膜中插入的Pt层的厚度，垂直磁各向异性能量密度Keff和RKKY(Ruderman-Kittel-Kasuya-Yoshida)交换耦合常数ARU的图表。这里，RKKY交换耦合常数ARU可以称为交换耦合能量常数。
如图2所示，在[Pt/Co]n多层薄膜结构中插入Pt层的情况下，可以改善垂直磁各向异性和交换耦合能量。然而，由于诸如Pt或Pd的重金属导致阻尼常数的增加，所以将重金属应用于交换耦合多层结构的自由层120非常困难。
根据此实施方式，通过将含Zr材料层126(诸如FeZr层)插入交换耦合多层结构的自由层120中，可以克服上述关于重金属的问题。另外，可以改善垂直磁化各向异性和交换耦合能量，使得可以提供具有改善的可靠性的SAF结构的交换耦合多层薄膜。
图3示出插入有FeZr层的交换耦合多层薄膜的M-H磁化曲线，其中左边面板示出[Pt/Co]n/Ta/CoFeB/MgO薄膜和[Pt/Co]n/FeZr/CoFeB/MgO薄膜的垂直方向的M-H磁化曲线，而右边面板示出FeZr/CoFeB/MgO薄膜的垂直方向和水平方向的M-H磁化曲线。
从图3的左边面板确认：相比于插入主要用作组织去耦合势垒(texturedecoupling barrier)的Ta层，当插入FeZr层时，获得高的饱和磁化强度Ms和接近于1的矩形比，且因而可以表现出更加出众的垂直磁化各向异性特性。
另外，从图3的右边面板示出：FeZr/CoFeB/MgO结构中的垂直磁化各向异性场Hk约为4kOe，因而展示强的垂直磁化各向异性。
根据此实施方式，在交换耦合多层结构的自由层120中插入包括能表现出这种显著的垂直磁化各向异性的FeZr层的含Zr材料层126，使得可以应用较厚的自由层120，且可以改善MR和热稳定性。
图4是图示根据自由层的厚度，MR和热稳定性的图表。
如图4所示，随着自由层的厚度增加，MR和热稳定性可以得到改善。然而，相反地，为了在垂直MTJ结构中表现出垂直磁化各向异性，需要自由层具有较小的厚度，通常约1.4nm或更小的厚度。因此，由于随着自由层的厚度增加，垂直磁化各向异性特性快速恶化，所以在传统结构中改善MR和热稳定性存在局限。
在此实施方式中，在自由层中插入含Zr材料层126，使得自由层120尤其第二磁性层128的厚度可以相对地增加，因而可以改善MR和热稳定性。
因此，根据此实施方式，第二磁性层128可以具有比第一磁性层122的厚度大的厚度。
另外，如下文描述的，在自由层120还包括间隔件层124的情况下，含Zr材料层126可以设置在间隔件层124与第二磁性层128之间。
间隔件层124可以用来引入层间交换耦合且可以设置在第一磁性层122与第二磁性层128之间，且更具体而言设置在第一磁性层122与含Zr材料层126之间。
间隔件层124可以具有诸如金属、金属氮化物、金属氧化物等金属性非磁性材料。其具体例子可以包括Cr、Ru、Ir、Rh等。
通过在第一磁性层122与第二磁性层128之间形成间隔件层124，可以经由RKKY交换耦合根据间隔件层124的厚度来实施AF(反铁磁)耦合或F(铁磁)耦合。如上所述，在此实施方式中，自由层120可以具有能实施第一磁性层122与第二磁性层128之间的AF耦合的SAF结构。
同时，为了改善交换耦合多层结构中的MR，需要使实质促进MR的第二磁性层128以含(001)组织的bcc结构来结晶。然而，在自由层120包括含有Ru等的间隔件层124的情况下，由于包括Ru等的间隔件层124(其具有含(0001)组织的hcp结构)的结晶特性，因此第二磁性层128以含(110)组织的bcc结构来结晶。结果，由于难以使第二磁性层128以含(001)组织的bcc结构来结晶，因此保证充足的交换耦合能量，从而增加自由层的厚度可能存在局限。
然而，在这种情况下，根据此实施方式，在自由层120中插入包括FeZr等的含Zr材料层126，使得可以防止由于含(0001)组织的hcp结构的间隔件层124的结晶特性而导致第二磁性层128以含(110)组织的bcc结构来结晶，从而促进以含(001)组织的bcc结构来结晶。因此，可以表现出MR和热稳定性的出众改善。
图5是图示XRD图的图表，该XRD图图示出了根据热处理温度的在交换耦合多层薄膜中的CoFeB层的结晶特性，其中左边面板是针对[Pt/Co]n/CoFeB/MgO薄膜，而右边面板是针对[Pt/Co]n/FeZr/CoFeB/MgO薄膜。
从图5看出，在不插入FeZr层的情况下(左边面板)，因为通过热处理，由于相邻[Pt/Co]n层的含(111)组织的fcc结构的影响导致CoFeB层以含(111)组织的bcc结构来结晶，所以可预期到MR的显著恶化(左边面板的下图)。相反地，在插入FeZr层的情况下(右边面板)，因为通过热处理，因此非晶FeZr层防止[Pt/Co]n层的结晶效应，由于MgO层(其为隧道势垒层)的影响导致CoFeB层可以以含(001)组织的bcc结构来结晶，因而可预期到MR和热稳定性的出众改善(右边面板的下图)。
在这方面的背景下，根据此实施方式，可以防止由于含(0001)组织的hcp结构的间隔件层124的结晶特性的影响而导致第二磁性层128以含(110)组织的bcc结构来结晶，以及可以促进第二磁性层128以含(001)组织的bcc结构来结晶。结果，可以显著改善MR和热稳定性。
隧道势垒层130可以用来通过电子的隧穿而改变自由层120的磁化方向。隧道势垒层130可以包括绝缘氧化物，例如，MgO、CaO、SrO、TiO、VO、NbO等。
另外，根据此实施方式的可变电阻元件100还可以包括执行各种功能的一个或更多个额外层来改善MTJ结构的特性。具体地，可变电阻元件100可以包括设置在MTJ结构之下的下层110、设置在MTJ结构之上的上层150等。
下层110可以用来改善设置在下层110之上的层(例如自由层120)的特性(具体地，垂直磁化各向异性或结晶特性)。下层110可以具有包括诸如金属、金属氮化物等的导电材料的单层结构或多层结构。
上层150可以被称为覆盖层且用作将可变电阻元件100图案化的硬掩模。上层150可以包括诸如金属等的各种导电材料。
此外，可变电阻元件100可以包括缓冲层、交换耦合层、磁校正层等作为功能层，尽管未示出它们。
缓冲层可以设置在下电极(未示出)上且包括金属、合金或氧化物。缓冲层可以由对于下电极具有良好匹配的材料形成，以便克服下电极与下层之间的晶格常数的不一致。例如，当下层由TiN形成时，缓冲层可以由对于TiN具有良好匹配的Ta形成。
磁校正层可以用来补偿或减少钉扎层140所产生的杂散场的影响。在这种情况下，钉扎层140的杂散场对自由层120的影响减少，使得自由层120中的偏置磁场可以减小。结果，可以改善钉扎层140的热稳定性和磁特性。磁校正层可以具有与钉扎层140的磁化方向相反的磁化方向。可选地，独立于可变电阻元件100，还可以在与可变电阻元件100相邻的区域中形成这种磁校正层。
交换耦合层可以介于磁校正层与钉扎层之间且可以用来提供磁校正层与钉扎层之间的层间交换耦合。交换耦合层可以包括金属性非磁性材料诸如Cr、Ru、Ir、Rh等。
另一方面，在根据此实施方式的可变电阻元件100中，自由层120形成在钉扎层140之下，但是这种实施方式也可以应用于自由层120形成在钉扎层140之上的情况。在这种情况下，例如，可变电阻元件100可以具有顺序层叠有下层、钉扎层、隧道势垒层、第二磁性层、含Zr材料层、间隔件层、第一磁性层和上层的多层叠结构。
根据此实施方式的可变电阻元件100，可以获得诸如下优点。
首先，由于自由层120包括第一磁性层122和第二磁性层128，且可变电阻元件100利用第一磁性层122与第二磁性层128之间的交换耦合，因此第一磁性层122和第二磁性层128的总体积可以促进热稳定性，且第二磁性层128的厚度可以增加，由此改善MR和热稳定性。
另外，由于含Zr材料层126介于第一磁性层122与第二磁性层128之间，因此可以增加自由层120(尤其是第二磁性层128)的厚度，同时结晶特性和垂直磁化各向异性可以同时得到改善。
因此，由于自由层120的垂直磁化特性得到改善，因此可以进一步改善MR和热稳定性，且可以增加交换耦合能量，使得可以提供具有高可靠性的SAF结构的交换耦合多层薄膜。
另外，由于通过提高自由层的SAF结构的稳定性，可以减少钉扎层所产生的杂散磁场的影响，且在易受影响的边缘部分可以保持稳定的磁化状态，因此可以进一步改善MR和热稳定性。
同时，可以通过各种工艺来制造包括含Zr材料层126的自由层120，且这将参照图1来示例性地描述。
参见图1，可以在下层110之上形成第一磁性层122。可以通过沉积上述的铁磁材料来形成第一磁性层122。
接着，可以在第一磁性层122之上形成间隔件层124。可以通过沉积包括金属、金属氮化物、金属氧化物的金属性非磁性材料(例如Cr、Ru、Ir、Rh等)来形成间隔件层124。
然后，可以在间隔件层124之上形成含Zr材料层126。在形成FeZr层作为含Zr材料层126的情况下，可以经由使用合金靶的物理沉积工艺(例如，溅射工艺)来形成FeZr层。
在另一个实施方式中，在沉积Fe层且在Fe层之上沉积Zr层之后，可以经由热处理通过Fe层与Zr层之间的反应来形成FeZr层。这里，层叠Fe层和Zr层的顺序可以反过来。
在另一个实施方式中，在交替地沉积多个Fe层和多个Zr层之后，可以经由热处理形成FeZr层。
在另一个实施方式中，可以通过使用Fe靶和Zr靶的物理沉积工艺(例如，共溅射工艺)来形成FeZr层。
然后，可以在含Zr材料层126之上形成第二磁性层128。与第一磁性层122相同，可以通过沉积上述的铁磁材料来形成第二磁性层128。
包括自由层120的可变电阻元件100可以设置成多个，以构成单元阵列。单元阵列可以包括诸如线、元件等的各种组件以驱动可变电阻元件100。
图6A是用于解释根据本公开的一个实施方式的存储器件和制造存储器件的方法的一个例子的截面图。
参见图6A，此实施方式的存储器件可以包括衬底600、下接触620、可变电阻元件100和上接触640。衬底600可以包括作为开关或开关电路的具体结构(未示出)(例如晶体管)，其用于控制对可变电阻元件100的访问，其中开关可以导通以选则可变电阻元件100或者开关可以关断以取消选则可变电阻元件100。下接触620可以设置在衬底600之上，且可以将可变电阻元件100的下端与衬底600的一部分(例如，作为可变电阻元件100的开关电路的晶体管的漏极)耦接。上接触640可以设置在可变电阻元件100之上，且上接触640可以将可变电阻元件100的上端与特定的线(未示出)例如位线耦接。如图6A中所示，示出了两个可变电阻元件100作为这种可变电阻元件100的阵列中的元件的两个例子。
可以通过以下工艺来制造上述存储器件。
首先，可以提供形成有晶体管的衬底600，且然后可以在衬底600之上形成第一层间电介质层610。然后，可以通过选择性地刻蚀第一层间电介质层610以形成暴露出衬底600的一部分的孔以及用导电材料填充该孔，来形成下接触620。然后，可以通过在第一层间电介质层610和下接触620之上形成用于可变电阻元件100的材料层并且选择性地刻蚀该材料层，来形成可变电阻元件100。用于形成可变电阻元件100的刻蚀工艺可以包括具有强的物理刻蚀特性的IBE方法。然后，可以形成第二层间电介质层630以覆盖可变电阻元件。然后，可以选择性地刻蚀第二层间电介质层630，以形成暴露出可变电阻元件100的顶部的孔以及可以在该孔中掩埋导电材料以便形成上接触640。
在根据此实施方式的存储器件中，形成可变电阻元件100的所有层可以具有彼此对准的侧壁。这是因为可变电阻元件100是通过使用一个掩模的刻蚀工艺而形成的。
与图6A的实施方式不同，可变电阻元件100的一部分可以独立于其它部分而图案化。这种工艺在图6B图示。
图6B是用于解释根据本公开的一个实施方式的具有可变电阻元件的存储器件和制造存储器件的方法的截面图。以下的描述将集中于与图6A的实施方式的不同之处。
参见图6B，根据此实施方式的存储器件可以包括可变电阻元件100，可变电阻元件100的部件(例如，下层110)具有与其它层不对准的侧壁。下层110可以具有与下接触620对准的侧壁。
存储器件可以通过以下工艺来制造。
首先，可以在衬底600之上形成第一层间电介质层610，然后可以选择性地刻蚀第一层间电介质层610以形成暴露出衬底600的一部分的孔H。然后，可以形成下接触620以填充该孔H的下部。更具体地，可以经由形成导电材料以覆盖具有形成于其中的孔H的所得结构以及经由回刻蚀工艺等来去除导电材料的一部分直到导电材料具有希望厚度的一系列工艺，来形成下接触620。然后，可以形成下层110以填充形成具有形成于其中的下接触620的孔H的其它部分。更具体地，可以经由形成包括针对下层110的轻金属等的材料层以覆盖形成有下接触620的所得结构以及执行平坦化工艺(例如，CMP(化学机械工艺))直到第一层间电介质层610的顶表面暴露出来的一系列工艺，来形成下层110。然后，可以在下接触620和第一层间电介质层610之上形成用于形成可变电阻元件100的除了下层110之外的其余层的材料层，且然后可以选择性地刻蚀所述材料层以形成可变电阻元件100的其余层。可以采用与参照图6A描述的方式基本相同的方式来执行后续的工艺。
在此实施方式中，可以降低每次需要刻蚀的高度以便形成可变电阻元件100，这可以降低刻蚀工艺的难度水平。
另外，尽管在此实施方式中，描述了在孔H中掩埋下层110的情况，还可以根据需要掩埋诸如第一磁性层122、第一磁性层和间隔件层124或自由层120等的其它部件。
根据实施方式，可以改善可变电阻元件的特性，因而改善包括可变电阻元件的半导体存储器的特性和包括半导体器件的电子设备的特性。
可以在设备或系统的范围内使用基于本公开技术的上述和其它存储电路或半导体器件。图7-11提供能实施本文公开的存储电路的设备或系统的一些例子。
图7是实施基于本公开的技术的存储电路的微处理器的配置图的一个例子。
参见图7，微处理器1000可以执行用于控制和调节一系列的从各种外部设备接收数据、处理数据和输出处理结果到外部设备的过程的任务。微处理器1000可以包括存储单元1010、操作单元1020、控制单元1030等。微处理器1000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储单元1010是在微处理器中储存数据的部件，如处理器寄存器、寄存器等。存储单元1010可以包括数据寄存器、地址寄存器、浮点寄存器等。除此之外，存储单元1010可以包括各种寄存器。存储单元1010可以执行暂时储存要被操作单元1020执行操作的数据、执行操作的结果数据、以及执行操作的数据被储存的地址的功能。
存储单元1010可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，存储单元1010可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，且自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。由此，可以改善存储单元1010的数据储存特性。结果，可以改善微处理器1000的操作特性。
操作单元1020可以根据控制单元1030将命令解码的结果来执行四个算术运算或逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以从存储单元1010、操作单元1020和微处理器1000的外部设备接收信号，执行命令的提取、解码以及对微处理器1000的信号的输入和输出的控制、以及运行由程序所表示的处理。
根据本实施方式的微处理器1000可以额外包括高速缓存存储单元1040，高速缓存存储单元1040能暂时储存要从除了存储单元1010之外的外部设备输入或输出到外部设备的数据。在这种情况下，高速缓存存储单元1040可以经由总线接口1050与存储单元1010、操作单元1020和控制单元1030交换数据。
图8是实施基于本公开技术的存储电路的处理器的配置图的例子。
参见图8，处理器1100可以通过包括除了微处理器(执行用于控制和调节从各种外部设备接收数据、处理数据和输出处理结果到外部设备的一系列过程的任务)的那些功能之外的各种功能来改善性能和实现多功能。处理器1100可以包括：核心单元1110，用作微处理器；高速缓存存储单元1120，用来暂时地储存数据；以及总线接口1130，用于在内部设备与外部设备之间传输数据。处理器1100可以包括诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)的各种片上系统(SoC)。
本实施方式的核心单元1110是对从外部设备输入的数据执行算术逻辑运算的部件，且可以包括存储单元1111、操作单元1112和控制单元1113。
存储单元1111是在处理器1100中储存数据的部件，如处理器寄存器、寄存器等。存储单元1111可以包括数据寄存器、地址寄存器、浮点寄存器等。除此之外，存储单元1111可以包括各种寄存器。存储单元1111可以执行暂时储存要被操作单元1112执行操作的数据、执行操作的结果数据、以及执行操作的数据被储存的地址的功能。操作单元1112是在处理器1100中执行操作的部件。操作单元1112可以根据控制单元1113解码命令的结果执行四个算术运算、逻辑运算等。操作单元1112可以包括至少一个算术逻辑单元(ALU)等。控制单元1113可以从存储单元1111、操作单元1112和处理器1100的外部设备接收信号，执行命令的提取、解码以及对处理器1100的信号的输入和输出的控制、以及运行程序所表示的处理。
高速缓存存储单元1120是暂时储存数据的部件以补偿高速操作的核心单元1110与低速操作的外部设备之间的数据处理速度上的差异。高速缓存存储单元1120可以包括初级储存部1121、二级储存部1122和三级储存部1123。一般而言，高速缓存存储单元1120包括初级储存部1121和二级储存部1122，且可以在需要大储存容量的情况下包括三级储存部1123。应情况需要，高速缓存存储单元1120可以包括更多数量的储存部。也就是说，高速缓存存储单元1120中所包括的储存部的数量可以根据设计而改变。初级储存部1121、二级储存部1122和三级储存部1123储存和辨别数据的速度可以相同或不同。在各个储存部1121、1122和1123的速度不同的情况下，初级储存部1121的速度可以最大。高速缓存存储单元1120的初级储存部1121、二级储存部1122和三级储存部1123的至少一个储存部可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，高速缓存存储单元1120可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，且自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。由此，可以改善高速缓存存储单元1120的数据储存特性。结果，可以改善处理器1100的操作特性。
尽管在图8中示出了初级储存部1121、二级储存部1122和三级储存部1123全都配置在高速缓存存储单元1120的内部，但是要注意，高速缓存存储单元1120的初级储存部1121、二级储存部1122和三级储存部1123全都可以配置在核心单元1110的外部，且可以补偿核心单元1110与外部设备之间的数据处理速度上的差异。同时，要注意，高速缓存存储单元1120的初级储存部1121可以设置在核心单元1110内部，而二级储存部1122和三级储存部1123可以配置在核心单元1110外部以增强补偿数据处理速度上的差异的功能。在另一个实施方式中，初级储存部1121和二级储存部1122可以设置在核心单元1110内部，而三级储存部1123可以设置在核心单元1110的外部。
总线接口1130是连接核心单元1110、高速缓存存储单元1120和外部设备的部件且允许数据有效传输。
根据本实施方式的处理器1100可以包括多个核心单元1110，且多个核心单元1110可以共享高速缓存存储单元1120。多个核心单元1110和高速缓存存储单元1120可以直接连接或经由总线接口1130连接。多个核心单元1110可以以与核心单元1110的上述配置相同的方式来配置。在处理器1100包括多个核心单元1110的情况下，高速缓存存储单元1120的初级储存部1121可以相应于多个核心单元1110的数量而配置在每个核心单元1110中，而二级储存部1122和三级储存部1123可以以经由总线接口1130共享的方式而配置在所述多个核心单元1110的外部。初级储存部1121的处理速度可以大于二级储存部1122和三级储存部1123的处理速度。在另一个实施方式中，初级储存部1121和二级储存部1122可以相应于多个核心单元1110的数量而配置在每个核心单元1110中，而三级储存部1123可以以经由总线接口1130共享的方式而配置在所述多个核心单元1110的外部。
根据本实施方式的处理器1100还可以包括储存数据的嵌入式存储单元1140；通信模块单元1150，能以无线或有线方式从外部设备接收数据和传送数据到外部设备；存储控制单元1160，驱动外部存储器件；以及媒体处理单元1170，处理在处理器1100中处理的数据或从外部输入设备输入的数据，以及输出处理的数据到外部接口设备等。除此之外，处理器1100可以包括多个各种模块和设备。在这种情况下，加入的多个模块可以经由总线接口1130与核心单元1110和高速缓存存储单元1120交换数据以及彼此交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器而且还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)以及具有与上述存储器相似功能的存储器等。非易失性存储器可以包括ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有相似功能的存储器。
通信模块单元1150可以包括能与有线网络连接的模块、能与无线网络连接的模块以及它们二者。有线网络模块可以包括局域网络(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址联接(CDMA)、时分多址联接(TDMA)、频分多址联接(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带网络(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
存储控制单元1160用来管理和处理在处理器1100与根据不同的通信标准操作的外部储存设备之间传输的数据。存储控制单元1160可以包括各种存储器控制器,例如，可以控制IDE(集成电子设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态硬盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的设备。
媒体处理单元1170可以处理在处理器1100中处理的数据或者以图像、声音和其他形式从外部输入设备输入的数据，以及输出数据到外部接口设备。媒体处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清视频设备(HD audio)、高清多媒体接口(HDMI)控制器等。
图9是实施基于本公开的技术的存储电路的系统的配置图的例子。
参见图9，作为用于处理数据的设备的系统1200可以执行输入、处理、输出、通信、储存等以进行一系列数据操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、接口设备1240等。本实施方式的系统1200可以是使用处理器来操作的各种电子系统，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、试听(AV)系统、智能电视等。
处理器1210可以解码输入的命令并且处理针对储存在系统1200中的数据的操作、比较等，并且控制这些操作。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件1220是这样的储存器：能在运行程序时暂时储存、调用和运行来自辅助存储器件1230的程序码或数据，且即使在电源断电时也能保留存储的内容。主存储器件1220可以包括根据实施方式的上述半导体器件的一个或更多个。例如，主存储器件1220可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，且自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。由此，可以改善主存储器件1220的数据储存特性。结果，可以改善系统1200的操作特性。
此外，主存储器件1220还可以包括在电源断电时所有内容被擦除的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。与此不同，主存储器件1220可以不包括根据本实施方式的半导体器件，而是可以包括在电源断电时所有内容被擦除的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
辅助存储器件1230是用于储存程序码或数据的存储器件。尽管辅助存储器件1230的速度比主存储器件1220慢，但是辅助存储器件1230可以储存更大量的数据。辅助存储器件1230可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，辅助存储器件1230可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，且自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。由此，可以改善辅助存储器件1230的数据储存特性。结果，可以改善系统1200的操作特性。
而且，辅助存储器件1230还可以包括数据储存系统(见图10的附图标记1300)，诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光的磁光盘、固态硬盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。与此不同，辅助存储器件1230可以不包括根据本实施方式的半导体器件，而是可以包括数据储存系统(见图10的附图标记1300)，诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光的磁光盘、固态硬盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
接口设备1240可以用来执行本实施方式的系统1200与外部设备之间的命令和数据的交换。接口设备1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机交互设备(HID)、通信设备等。通信设备可以包括能与有线网络连接的模块、能与无线网络连接的模块以及它们两者。有线网络模块可以包括局域网络(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址联接(CDMA)、时分多址联接(TDMA)、频分多址联接(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带网络(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
图10是实施基于本公开技术的存储电路的数据储存系统的配置图的例子。
参见图10，数据储存系统1300可以包括：储存设备1310，作为用于储存数据的组件而具有非易失性特性；控制器1320，控制储存设备1310；接口1330，用于与外部设备连接；以及暂时储存设备1340，用于暂时储存数据。数据储存系统1300可以是诸如硬盘驱动器(HDD)、只读存储光盘(CDROM)、数字通用磁盘(DVD)、以及固态硬盘(SSD)等硬盘类型；诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的卡类型。
储存设备1310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
控制器1320可以控制储存设备1310与接口1330之间的数据的交换。为此，控制器1320可以包括用于执行处理经由接口1330从数据储存系统1300外部输入的命令的操作等的处理器1321。
接口1330用来执行数据储存系统1300与外部设备之间的命令和数据的交换。在数据储存系统1300是卡型的情况下，接口1330可以与用在以下设备中的接口兼容，诸如：USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等，或者接口1330可以与用在与上述设备相似的设备中的接口兼容。在数据储存系统1300是硬盘型的情况下，接口1330可以与以下接口兼容，诸如：IDE(集成电子设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等，或者接口1330可以与用在与上述接口类似的接口兼容。接口1330可以与彼此具有不同类型的一个或更多个接口兼容。
暂时储存设备1340能暂时地储存数据，用于根据外部设备、控制器和系统的接口的多样化和高性能来有效地在接口1330与储存设备1310之间传输数据。用于暂时储存数据的暂时储存设备1340可以包括根据实施方式的上述半导体器件中的一个或更多个。暂时储存设备1340可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，且自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。由此，可以改善储存设备1310或暂时储存设备1340的数据储存特性。结果，可以改善数据储存系统1300的操作特性和数据储存特性。
图11是实施基于本公开技术的存储电路的存储系统的配置图的例子。
参见图11，存储系统1400可以包括作为储存数据组件而具有非易失性特性的存储器1410、控制存储器1410的存储器控制器1420、用于与外部设备连接的接口1430等。存储系统1400可以是诸如固态硬盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的卡型。
用于储存数据的存储器1410可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，存储器1410可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，且自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。由此，可以改善存储器1410的数据储存特性。结果，可以改善存储系统1400的操作特性和数据储存特性。
此外，根据本实施方式的存储器1410还可以包括具有非易失性特性的ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
存储器控制器1420可以控制存储器1410与接口1430之间的数据的交换。为此，存储器控制器1420可以包括用于对经由接口1430从存储系统1400的外部输入的命令执行操作和处理的处理器1421。
接口1430用来执行存储系统1400与外部设备之间的命令和数据的交换。接口1430可以与用在以下设备中的接口兼容，诸如：USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等，或者接口1430可以与用在与上述设备相似的设备中的接口兼容。接口1430可以与彼此具有不同类型的一个或更多个接口兼容。
根据本实施方式的存储系统1400还可以包括缓冲存储器1440，其用于根据外部设备、存储器控制器和存储系统的接口的多样化和高性能而有效地在接口1430与存储器1410之间传送数据。例如，用于暂时储存数据的缓冲存储器1440可以包括根据实施方式的上述半导体器件中的一个或更多个。缓冲存储器1440可以包括：具有可变磁化方向的自由层；具有钉扎的磁化方向的钉扎层；以及介于钉扎层与自由层之间的隧道势垒层，且自由层可以包括：第一磁性层；形成在第一磁性层之上的第二磁性层；以及介于第一磁性层与第二磁性层之间的含锆(Zr)材料层。由此，可以改善缓冲存储器1440的数据储存特性。结果，可以改善存储系统1400的操作特性和数据储存特性。
另外，根据本实施方式的缓冲存储器1440还可以包括具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及可以包括具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据实施方式的半导体器件，而是可以包括具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及可以包括具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
基于本文件中公开的存储器件的图7至图11中的电子设备或系统的上述例子中的特征可以实现在各种电子设备、系统或应用中。一些例子包括移动电话或其它便携式通信设备、平板电脑、笔记本电脑或膝上型电脑、游戏机、智能电视机、电机机顶盒、多媒体服务器、具有或不具有无线通信功能的数码相机、具有无线通信能力的手表或其它可穿戴的设备。
尽管本专利文件包含许多具体细节，但是这些不应理解为对任何发明或要求保护的范围的限制，而是应理解为特别针对特定发明的特定实施例的特征的描述。本申请文件中描述的特定特征在单独实施例的背景下还可以用单个实施例组合来实施。相反地，在单个实施例的背景下描述的各个特征还可以单独地在多个实施例中实施或在任何合适的子组合中实施。另外，尽管上面描述了特征在特定的组合中起作用，甚至初始要求这样保护，但是在一些情况下来自要求保护的组合的一个或更多个特征可以从该组合中去除，且要求保护的组合可以针对子组合或子组合的变型。
类似地，尽管在附图中以特定的次序来描绘操作，但是这不应理解为需要以示出的特定次序或顺序次序执行这些操作，或者需要执行所有示出的操作来实现希望的结果。另外，本申请文件中描述的实施例中的各个系统组件的分离不应理解为在所有实施例中都需要这种分离。
仅仅描述了一些实施方式和例子。可以基于本专利文件描述和示出的实施方式和例子来得到其它实施方式、增强和变型。

Claims (20)

1.一种电子设备，包括半导体存储器，其中，半导体存储器包括：
自由层，具有可变磁化方向；
钉扎层，具有钉扎的磁化方向；以及
隧道势垒层，介于钉扎层与自由层之间，
其中，自由层包括：
第一磁性层；
第二磁性层，形成在第一磁性层之上；以及
含锆Zr材料层，介于第一磁性层与第二磁性层之间。
2.根据权利要求1所述的电子设备，其中，含Zr材料层包括含FeZr的合金。
3.根据权利要求1所述的电子设备，其中，自由层还包括介于第一磁性层与含Zr材料层之间的间隔件层。
4.根据权利要求3所述的电子设备，其中，间隔件层包括金属、金属氮化物或金属氧化物中的一种或更多种。
5.根据权利要求4所述的电子设备，其中，间隔件层包括铬Cr、钌Ru、铱Ir或铑Rh中的一种或更多种。
6.根据权利要求1所述的电子设备，其中，第二磁性层具有比第一磁性层的厚度大的厚度。
7.根据权利要求3所述的电子设备，其中，含Zr材料层包括含FeZr的合金，以及间隔件层包括Ru。
8.根据权利要求1所述的电子设备，其中，第一磁性层和第二磁性层包括彼此不同的材料。
9.根据权利要求8所述的电子设备，还包括介于第一磁性层与第二磁性层之间的材料层，所述材料层用于缓解第一磁性层与第二磁性层之间的晶格结构上的差异和晶格失配。
10.根据权利要求1所述的电子设备，还包括处理器，所述处理器包括：
核心单元，被配置成基于从处理器的外部输入的命令、通过使用数据来执行与所述命令相对应的操作；
高速缓存存储单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或者被执行操作的数据的地址；以及
总线接口，连接在核心单元与高速缓存存储单元之间，且被配置成在核心单元与高速缓存存储单元之间传送数据，
其中，所述半导体存储器是处理器中的高速缓存存储单元的部件。
11.根据权利要求1所述的电子设备，还包括数据储存系统，所述数据储存系统包括：
储存设备，被配置成储存数据以及不管电源如何都保留储存的数据；
控制器，被配置成根据从外部输入的命令来控制将数据输入储存设备和从储存设备输出数据；
暂时储存设备，被配置成暂时储存在储存设备与外部之间交换的数据；以及
接口，被配置成在储存设备、控制器和暂时储存设备中的至少一个与外部之间执行通信，
其中，所述半导体存储器是数据储存系统中的储存设备或暂时储存设备的部件。
12.一种电子设备，包括半导体存储器，其中，半导体存储器包括：
自由层，具有可变磁化方向；
钉扎层，具有钉扎的磁化方向；以及
隧道势垒层，介于钉扎层与自由层之间，
其中，自由层包括：
多个磁性层；以及
含锆Zr材料层，介于所述多个磁性层之间，
其中，自由层具有合成反铁磁SAF结构。
13.根据权利要求12所述的电子设备，其中，含Zr材料层包括FeZr。
14.根据权利要求12所述的电子设备，其中，自由层还包括间隔件层，所述间隔件层介于所述多个磁性层之中的不与隧道势垒层接触的磁性层与含Zr材料层之间。
15.根据权利要求14所述的电子设备，其中，间隔件层包括金属、金属氮化物或金属氧化物中的一种或更多种。
16.根据权利要求15所述的电子设备，其中，间隔件层包括铬Cr、钌Ru、铱Ir或铑Rh中的一种或更多种。
17.根据权利要求12所述的电子设备，其中，所述多个磁性层之中的与隧道势垒层接触的磁性层具有比剩余的多个磁性层之中的任意一个的厚度大的厚度。
18.根据权利要求14所述的电子设备，其中，含Zr材料层包括含FeZr的合金，以及间隔件层包括Ru。
19.根据权利要求12所述的电子设备，其中，所述多个磁性层包括彼此不同的材料。
20.根据权利要求19所述的电子设备，还包括介于所述多个磁性层之间的材料层，所述材料层用于缓解所述多个磁性层之间的晶格结构上的差异和晶格失配。
CN201610756678.1A 2015-12-21 2016-08-29 电子设备 Pending CN106898692A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0182581 2015-12-21
KR1020150182581A KR20170074255A (ko) 2015-12-21 2015-12-21 전자 장치

Publications (1)

Publication Number Publication Date
CN106898692A true CN106898692A (zh) 2017-06-27

Family

ID=59067032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610756678.1A Pending CN106898692A (zh) 2015-12-21 2016-08-29 电子设备

Country Status (4)

Country Link
US (2) US9898426B2 (zh)
KR (1) KR20170074255A (zh)
CN (1) CN106898692A (zh)
TW (1) TWI680455B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403821A (zh) * 2017-07-12 2017-11-28 北京航空航天大学 一种具有双间隔层并可形成铁磁或反铁磁耦合的多层膜
CN109473544A (zh) * 2017-09-07 2019-03-15 爱思开海力士有限公司 电子设备
CN110010756A (zh) * 2017-12-05 2019-07-12 爱思开海力士有限公司 电子设备
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器
WO2022111483A1 (zh) * 2020-11-26 2022-06-02 浙江驰拓科技有限公司 磁性隧道结自由层及具有其的磁性隧道结结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170074255A (ko) * 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 전자 장치
US10032980B2 (en) * 2016-04-26 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic tunnel junctions and methods for producing the same
US10374151B2 (en) * 2017-08-22 2019-08-06 Tdk Corporation Spin current magnetoresistance effect element and magnetic memory
CN110660822A (zh) * 2018-06-29 2020-01-07 三星电子株式会社 可变电阻存储器装置
JP7136492B2 (ja) * 2018-11-29 2022-09-13 国立研究開発法人物質・材料研究機構 磁気抵抗効果素子、磁気センサ、再生ヘッドおよび磁気記録再生装置
US11264559B2 (en) * 2019-01-30 2022-03-01 International Business Machines Corporation Multilayered magnetic free layer structure for spin-transfer torque (STT) MRAM
KR102710350B1 (ko) 2019-10-02 2024-09-27 삼성전자주식회사 자기 기억 소자
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM
CN113036034B (zh) * 2021-03-09 2023-07-25 北京科技大学 可调控Co2FeX合金垂直磁各向异性的磁性薄膜材料及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707616A (zh) * 2004-06-08 2005-12-14 富士通株式会社 磁阻效应薄膜和磁阻效应磁头
CN101996734A (zh) * 2009-08-25 2011-03-30 中国科学院物理研究所 一种线性响应巨磁电阻效应多层膜
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
WO2014172224A1 (en) * 2013-04-16 2014-10-23 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594839B2 (ja) 2005-09-29 2010-12-08 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリの製造方法、及び、磁気ランダムアクセスメモリのデータ書き込み方法
US8216703B2 (en) * 2008-02-21 2012-07-10 Everspin Technologies, Inc. Magnetic tunnel junction device
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
TWI385523B (zh) * 2009-11-06 2013-02-11 Phison Electronics Corp 用於快閃記憶體的資料備份方法及其控制器與儲存系統
KR101443190B1 (ko) 2010-05-26 2014-09-23 삼성전자주식회사 자기 터널 접합 소자
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US20150129946A1 (en) * 2013-11-13 2015-05-14 International Business Machines Corporation Self reference thermally assisted mram with low moment ferromagnet storage layer
US9793470B2 (en) * 2015-02-04 2017-10-17 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
KR20160122916A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170012792A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170074255A (ko) * 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 전자 장치
KR20170079087A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707616A (zh) * 2004-06-08 2005-12-14 富士通株式会社 磁阻效应薄膜和磁阻效应磁头
CN101996734A (zh) * 2009-08-25 2011-03-30 中国科学院物理研究所 一种线性响应巨磁电阻效应多层膜
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
WO2014172224A1 (en) * 2013-04-16 2014-10-23 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403821A (zh) * 2017-07-12 2017-11-28 北京航空航天大学 一种具有双间隔层并可形成铁磁或反铁磁耦合的多层膜
CN109473544A (zh) * 2017-09-07 2019-03-15 爱思开海力士有限公司 电子设备
CN110010756A (zh) * 2017-12-05 2019-07-12 爱思开海力士有限公司 电子设备
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器
WO2022111483A1 (zh) * 2020-11-26 2022-06-02 浙江驰拓科技有限公司 磁性隧道结自由层及具有其的磁性隧道结结构

Also Published As

Publication number Publication date
US20180173653A1 (en) 2018-06-21
US10210108B2 (en) 2019-02-19
KR20170074255A (ko) 2017-06-30
US9898426B2 (en) 2018-02-20
TW201724102A (zh) 2017-07-01
TWI680455B (zh) 2019-12-21
US20170177514A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
CN106898692A (zh) 电子设备
US20180130945A1 (en) Electronic device and method for fabricating the same
CN110010756B (zh) 电子设备
CN109473544B (zh) 电子设备
US9590171B2 (en) Electronic device and method for fabricating the same
CN104934529B (zh) 可用于磁性器件的磁性结及其形成方法
CN106816526B (zh) 电子设备
CN106611813B (zh) 电子设备及其制造方法
CN108336220A (zh) 电子装置及其制造方法
KR20160122916A (ko) 전자 장치 및 그 제조 방법
CN106374038A (zh) 电子设备
KR20170090346A (ko) 전자 장치 및 그 제조 방법
CN106816527B (zh) 电子设备
CN107394038B (zh) 具有带界面增强层的半导体存储器的电子设备
CN106374036A (zh) 电子设备及其制造方法
US20210184102A1 (en) Electronic device
US10203380B2 (en) Electronic device
CN106816173A (zh) 电子设备
KR102713082B1 (ko) 전자 장치
CN112993146A (zh) 电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170627

WD01 Invention patent application deemed withdrawn after publication