CN106896709B - 高频时间交织数字时间转换器dtc - Google Patents

高频时间交织数字时间转换器dtc Download PDF

Info

Publication number
CN106896709B
CN106896709B CN201610920647.5A CN201610920647A CN106896709B CN 106896709 B CN106896709 B CN 106896709B CN 201610920647 A CN201610920647 A CN 201610920647A CN 106896709 B CN106896709 B CN 106896709B
Authority
CN
China
Prior art keywords
dtc
frequency
duty cycle
output
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610920647.5A
Other languages
English (en)
Other versions
CN106896709A (zh
Inventor
沙瑞特·祖尔
奥菲尔·德刚尼
罗腾·巴宁
阿萨夫·本-巴萨特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel IP Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN106896709A publication Critical patent/CN106896709A/zh
Application granted granted Critical
Publication of CN106896709B publication Critical patent/CN106896709B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本文涉及高频时间交织数字时间转换器DTC。描述了与用于生成高频相位调制本地振荡器(LO)信号的时间交织数字时间转换器(DTC)拓扑的实现方式有关的技术。第一DTC和第二DTC被连接到振荡器，其中，两个DTC的输出被合并以生成相位调制信号，并且两个DTC的频率为相位调制信号的频率的一半。两个DTC可以以50％或更低的占空比进行操作。

Description

高频时间交织数字时间转换器DTC
技术领域
本公开总体涉及高频时间交织数字时间转换器。
背景技术
与传统模拟无线电发射机架构相比，数字极坐标发射机(DPTX)架构可以提供缩小的尺寸和降低的功率消耗。例如，DPTX架构可以包括两个主要的功能块。一个主要的功能块是数字时间转换器(DTC)，DTC利用将被发送的信号的相位信息来调制本地振荡器(LO)载波。而另一主要的功能块是数字功率放大器(DPA)，DPA对将在相位调制LO信号上发送的信号的幅度进行调制，从而生成对原始信号(例如，将被发送的信号)的重构造。
在现代技术中，我们旨在实现DPTX，以便改善关键性能指标并且实现更好的功率消耗、效率和兼容性。例如，传输链中的DTC具有非常低抖动频率偏移生成器并且还可以用于接收链中。然而，诸如5G蜂窝和Wi-Fi 11ac/11ax之类的技术驱动载波频率到更高的频率，以便实现更高的信号带宽(BW)。为此，由于时序问题和功率消耗(随频率以指数方式增加)，目前的相位调制器拓扑在被实现为以高频操作时是有问题的。
发明内容
根据本发明的一方面，提供了一种设备，包括：数字控制振荡器；并行连接在一起的第一数字时间转换器(DTC)和第二DTC，其中第一DTC和第二DTC被耦合到数字控制振荡器；以及逻辑控制器门，被配置为将第一DTC和第二DTC的输出合并以生成相位调制信号，其中，第一DTC或第二DTC包括的频率为相位调制信号的频率的一半。
根据本发明的另一方面，提供了一种实现时间交织数字时间转换器(DTC)的方法，该方法包括：将第一DTC与第二DTC并行连接；将并行连接的第一DTC和第二DTC配置为以一半频率和低占空比进行操作；同步并行连接的第一DTC和第二DTC；以及合并第一DTC的第一DTC输出和第二DTC的第二DTC输出，以生成相位调制信号。
根据本发明的又一方面，提供了一种时间交织数字时间转换器(DTC)，包括：电压控制振荡器(VCO)；与第二数字时间转换器(DTC)并行连接的第一DTC，第一DTC和第二DTC被耦合到VCO，其中第一DTC和第二DTC被配置为以低占空比进行操作；以及逻辑控制器门，被配置为合并第一DTC和第二DTC的输出以生成相位调制信号。
附图说明
图1示出了如本文呈现的实现方式中所描述的数字极坐标发射机的示例性框图。
图2示出了根据本文描述的实现方式的时间交织数字时间转换器(DTC)的示例性拓扑。
图3示出了如本文呈现的实现方式中所描述的时间交织数字时间转换器(DTC)的示例性时序图。
图4示出了用于实现如本文呈现的实现方式中所描述的高频时间交织数字时间转换器(DTC)的示例性流程图。
图5示出了利用根据本文的实现方式描述的时间交织数字时间转换器(DTC)的无线设备的示例性系统。
图6示出了利用根据本文的实现方式描述的时间交织数字时间转换器(DTC)的示例性设备。
具体实施方式
本文描述的是用于在设备中实现时间交织数字时间转换器(DTC)的技术。具体地，所描述的时间交织DTC包括至少两个并行DTC的组合，其中，每个DTC独立地以相位调制LO信号或期望的本地振荡器(LO)信号频率的一半频率进行操作。例如，至少两个并行DTC中的每个DTC被耦合到公用电压控制振荡器(VCO)，并且每个DTC还以VCO的输出时钟频率的四分之一频率进行操作。当两个DTC被合并时，生成处于一半VCO频率的调制LO信号。在该示例中，每个DTC被配置为在低占空比(例如，25％占空比)上进行操作，以使得两个DTC输出是互相独立的并且可以在开环中被加在一起，而无需高频率信号或者实际上无需任何额外的信号用于两者之间的合并。
为了同步，至少两个DTC中的第一DTC首先被激活，并且在两个VCO周期后，第二DTC此后被激活以生成两个并行DTC之间的180度异相信号差。从这点来说，至少两个DTC被同步，并且在其操作中是互相独立的，而无需另外的同步。
利用同步的并行DTC，至少两个DTC中的每个DTC输出随后被馈送到数字逻辑控制器门(即，或(OR)门)以生成可包括大约50％占空比的相位调制LO输出。如本文所描述的，相位调制LO输出具有较高的信号频率(即，为信号生成器的频率的两倍)并且还具有最小的功率消耗，这是由于每个生成器的低操作频率。
针对至少两个并行DTC和OR门的示例性合并可以形成如本文所述的时间交织DTC拓扑。使用的并行DTC的数目可以促进时间交织DTC拓扑的较高信号频率输出。例如，针对具有25％占空比的两个并行的一半频率的DTC来说，相位调制LO输出的频率为每个DTC频率的两倍。在该示例中，一半频率的DTC的操作可以部分地且在可应用时适用如公开号US 2015/0036767、题为“针对数字时间转换器(DTC)的数字控制边缘内插器(DCEI)”中所描述的DTC。
上述时间交织DTC拓扑可用于无线设备、独立设备等中的频率生成、内部时钟定时、信号调制等。
图1是实现如本文呈现的实现方式中所描述的时间交织DTC拓扑的示例性数字极坐标发射机100的框图。如所示出的，数字极坐标发射机100包括时间交织DTC 102，DTC 102被配置为接收来自基带处理器106的相位数据信号104(即，控制字)、以及来自信号生成器VCO 110(或数字控制振荡器)的信号108。基于接收到的作为控制信号的信号108和相位数据信号104，DTC 102被配置为输出相位调制信号112(或相位调制LO输出)。
相位调制信号112由数字功率放大器(P/A)114接收，并且由幅度控制信号116进行幅度调制以生成(相位和幅度)调制射频(RF)信号118。经调制的RF信号118可以通过一个或多个天线120被发送。
如下面进一步讨论的和图2中所示出的，DTC 102被实现为并行独立控制DTC的组合，其中，独立控制DTC的每个输出通过数字逻辑门206被合并以生成相位调制信号112。
在实现方式中，并行独立控制DTC包括至少两个DTC，其中每个DTC以信号108(即，从VCO 110接收到的信号)的四分之一频率进行操作。至少两个DTC中的每个DTC可以被配置为例如在实质较低的占空比(例如25％占空比)上进行操作。在该示例中，25％占空比可以允许在时间交织DTC 102中使用单边沿采样(例如，上升沿)，以便避免使数据速率加倍，从而为数字极坐标发射机100节省更多的功率消耗。
为了同步DTC 102的并行DTC组件(未示出)，DTC组件(例如，两个DTC)中的每个DTC可以在单独的时间段被激活，例如激活时间段之间相差两个VCO周期，以使得一个DTC滞后另一DTC 180度。在该示例中，DTC的每个输出通过数字逻辑或(OR)门被合并和处理，以便生成相位调制信号112，针对上面给定的示例占空比总计为50％。
在一些实施例中，数字极坐标发射机100可以是便携式无线通信设备的一部分，便携式无线通信设备例如为个人数字助理(PDA)、具有无线通信能力的膝上型或便携式计算机、web平板、无线电话、智能手机、无线耳机、寻呼机、即时通讯设备、数字照相机、接入点、电视、医疗设备(例如，心率监测器、血压监测器等)、或可以无线方式接收和/或发送信息的其它设备。
在一些实施例中，便携式无线通信设备可以包括以下各项中的一项或多项：键盘、显示器、非易失性存储器端口、多个天线、图形处理器、应用处理器、扬声器、以及其它移动设备元件。显示器可以是包括触摸屏的LCD屏幕。在一些实施例中，数字发射机100可以是移动通信设备的一部分并且被耦合到一个或多个天线120，一个或多个天线120被配置用于在3GPP LTE网络中发送正交频分复用(OFDM)信号。
天线120可以包括一个或多个定向或全向天线，包括例如偶极天线、单极天线、贴片天线、环形天线、微带天线或适于RF信号的传输的其它类型天线。在一些实施例中，可以使用具有多个孔径的单一天线替代两个或多个天线。在这些实施例中，每个孔径可以被认为是单独的天线。在一些多输入多输出(MIMO)实施例中，天线可以被有效地分离，以利用空间分集以及可能在每个天线和传输站的天线之间发生的不同信道特性的优势。
图2是如本文呈现的实现方式中所描述的时间交织DTC 102的示例性拓扑。如所示出的，时间交织DTC 102可以包括第一DTC 200、第二DTC 202、同步器204、以及简单的逻辑控制器门206。第一和第二DTC 200-202被并行连接并且从信号生成器VCO 110接收相同的信号108。此外，第一和第二DTC 200-202分别生成第一DTC输出208和第二DTC输出210，其中，第一DTC输出和第二DTC输出208-210被馈送到逻辑控制器门206以生成相位调制信号112。
如本文所描述的，第一DTC 200可以被实现为一半频率的DTC组件，其利用实质上的低占空比。例如，被耦合到VCO 110的第一DTC 200正使用的频率大约与信号108的时钟比率或频率相同；然而，第一DTC 200的频率为相位调制信号112的频率的一半。在该示例中，一半频率的第一DTC 200还被配置为利用大约25％占空比来产生第一DTC输出208。
类似地，第二DTC 202可以被实现为一半频率的DTC组件，其同样利用实质上的低占空比。例如，被耦合到VCO 110的第二DTC 202正使用的频率为相位调制信号112的时钟比率或频率的一半。在该示例中，一半频率的第二DTC 202还被配置为利用大约25％占空比来产生第二DTC输出210。
如本文所描述的，一半频率的DTC(DTC 202)包括生成的相位调制信号112的频率的一半。
为了同步第一DTC 200和第二DTC 202，同步器204被配置为在第一DTC 200的两个VCO周期(即，总计180°)后初始激活第二DTC 202。为此，一半频率的第一DTC 200和一半频率的第二DTC 202(在相位调制期间利用大约25％占空比)可以分别生成彼此不重叠的第一DTC输出208和第二DTC输出210，如下面图3中所进一步示出的。
利用第一DTC输出208和第二DTC输出210的不重叠，无需控制上升沿和下降沿二者(参照上面引用的公开号No.US 2015/0036767)，这是由于脉冲完全和独立地由第一DTC200和第二DTC 200中的每个进行控制。替代地，如本文所描述的，第一DTC 200和第二DTC202中的每个可以分别被配置为控制一个边沿(例如上升沿)，并且在第一DTC输出208和第二DTC输出210处可以具有恒定的脉冲宽度，以生成相位调制信号112。
继续参照图2，逻辑控制器门206可以被实现为“或”门，如果第一DTC输出208和/或第二DTC输出210为高，则“或”门生成高输出。针对两个并行DTC组件(即，一半频率的第一DTC 200和一半频率的第二DTC 202)，逻辑控制器门206可以生成相位调制输出112，相位调制输出112包括的信号频率为信号208和210的信号频率的两倍。此外，因为第一DTC输出208和第二DTC输出210之间不重叠，逻辑控制器门206由于最小数量的组件而消耗最小的功率来生成高频率相位调制输出112。
图3是如本文所呈现的实现方式中所描述的时间交织DTC 102的示例性时序图300。如所示出的，时序图300示出了：由同步器204首先激活的第一DTC输出208；由同一同步器204在两个VCO周期之后激活的第二DTC输出210；以及逻辑控制器门206的输出处的相位调制输出112。
如本文所描述的，时间交织DTC 102可包括在不同时间段利用信号108的并行和独立DTC组件(即，一半频率的第一DTC 200和一半频率的第二DTC 202)。例如，第一DTC 200具有25％的占空比(例如，90°)并且首先在两个VCO周期内(即，在180°内)被激活以生成第一DTC输出208。此后，具有相同占空比(即25％)的第二DTC 202在两个VCO周期之后被激活以生成第二DTC输出210。在这些示例中，第一DTC 200和第二DTC 202由来自基带处理器106的相位控制信号104独立控制。
使用或门作为逻辑控制器门206，当第一DTC输出208和/或第二DTC输出210为高时，相位调制输出112具有高输出。
图4示出了示例性过程流程图400，其示出了用于实现高频时间交织DTC的示例性方法。描述方法的顺序不意图被理解为是限制，并且任意数量的描述的方法块可以按任意顺序结合以实现方法或替代方法。此外，在不脱离本文所描述的主题的精神和范围的情况下，单独的块可以从方法中删除。此外，在不脱离本发明的范围的情况下，可以在任意适当的硬件、软件、固件或其组合中实现方法。
在块402处，执行以下操作：将第一DTC与第二DTC并行连接。例如，第一DTC 200(即，第一DTC)和第二DTC 202(即，第二DTC)并行连接。在该示例中，第一DTC 200和第二DTC202中的每个可以由来自基带处理器的单独的相位控制信号104独立控制。
在块404处，执行以下操作：配置并行连接的第一DTC和第二DTC以在一半频率和实质低占空比进行操作。例如，第一DTC 200和第二DTC 202被配置为以期望生成的相位调制信号112的频率的一半频率进行操作。在该示例中，并行连接的第一DTC 200和第二DTC 202还被配置为利用其各自的一半频率信号的25％占空比。
在块406处，执行以下操作：同步并行连接的第一DTC和第二DTC。例如，第一DTC200首先被激活，并且在两个VCO周期后第二DTC 202随后被激活，以避免两个并行连接的DTC之间的重叠。
在块408处，执行以下操作：合并第一DTC的第一DTC输出和第二DTC的第二DTC输出。例如，逻辑控制器门206(即，或门)被用于合并第一DTC输出208和第二DTC输出210以生成具有50％占空比的正交相位调制信号112。在该示例中，相位调制信号112可以包括第一DTC输出208或第二DTC输出210的频率的两倍。
图5示出了根据本公开的无线设备的示例系统500。例如，DTC 102是示例系统500内的电路块。在各个实现方式中，系统500可以是介质系统，尽管系统500不限于该上下文。例如，系统500可以被合并到个人计算机(PC)、膝上型计算机、超级膝上型计算机、平板、触摸板、便携式计算机、手持计算机、掌上计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视、智能设备(例如，智能手机、智能平板或智能电视)、移动互联网设备(MID)、消息传送设备、数据通信设备等。
在各个实现方式中，系统500包括被耦合到显示器520的平台502。平台502可以从内容设备接收内容，内容设备例如为(一个或多个)内容服务设备530或(一个或多个)内容传送设备540或其它类似的内容源。包括一个或多个导航特征的导航控制器550可用于与例如平台502和/或显示器520进行交互。下面更详细地描述这些组件中的每个组件。
在各个实现方式中，平台502可以包括芯片集505、处理器510、存储器512、存储装置514、图形子系统515、应用516和/或无线电装置518的任意组合。芯片集505可以在处理器510、存储器512、存储装置514、图形子系统515、应用516和/或无线电装置518中提供相互通信。例如，芯片集505可以包括能够提供与存储装置514的相互通信的存储适配器(未示出)。
处理器510可以被实现为复杂指令集计算机(CISC)或精简指令集计算机(RISC)处理器、x86指令集兼容处理器、多核或任意其它微处理器或中央处理单元(CPU)。在各种实现方式中，处理器510可以是(一个或多个)双核处理器、(一个或多个)双核移动处理器等。
处理器512可以被实现为非易失性存储器设备，例如PCM存储器小区。在实现方式中，存储器512被耦合到处理器510和收发器电路(例如，无线电装置518)，收发器电路利用其电路块中的DTC 102。
存储装置514可以被实现为另一非易失性存储设备，例如但不限于磁盘驱动、光盘驱动、磁带驱动、内部存储设备、附接存储设备、闪速存储器、电池备份SDRAM(同步DRAM)、和/或可访问网络的存储设备。在各种实现方式中，存储装置514可以包括例如以下技术：当包括多个硬驱动时，增加针对有价值的数字介质的存储性能增强保护。
图形子系统515可以执行对诸如静止或视频图像之类的图像的处理以供显示。图形子系统515例如可以是图形处理单元(GPU)或虚拟处理单元(VPU)。模拟或数字接口可用于通信耦合图形子系统515和显示器520。例如，接口可以是以下各项中的任意项：高清多媒体接口、显示器端口、无线HDMI、和/或无线HD兼容技术。图形子系统515可以被集成到处理器510或芯片集505中。在某些实现方式中，图形子系统515可以是通信耦合到芯片集505的独立的卡。
本文所描述的图形和/或视频处理技术可以在各种硬件架构中实现。例如，图形和/或视频功能可以被集成在芯片集内。替代地，可以使用离散图形和/或视频处理器。作为另一实现方式，图形和/或视频功能可以由通用处理器提供，通用处理器包括多核处理器。在另外的实施例中，功能可以在消费电子设备中实现。
无线电装置518可以包括能够使用各种适当的无线通信技术发送和接收信号的一个或多个无线电装置。这类技术可以包括跨一个或多个无线网络的通信。示例无线网络包括(但不限于)无线局域网(WLAN)、无线个域网(WPAN)、无线城域网(WMAN)、蜂窝网络、以及卫星网络。在跨这类网络进行通信时，无线电装置518可以根据任意版本的一个或多个适用的标准进行操作。此外，无线电装置518是系统500中的收发器块，收发器块可以利用其电路块中的DTC 102。
在各个实现方式中，显示器520可以包括任意电视类型监测器或显示器。显示器520可以包括例如计算机显示屏、触摸屏显示器、视频监测器、类似于电视的设备、和/或电视。显示器520可以是数字的和/或模拟的。在各个实现方式中，显示器520可以是全息显示器。此外，显示器520可以是可接收可视投影的透明表面。这类投影可以传送各种形式的信息、图像、和/或对象。例如，这类投影可以是针对移动增强现实(MAR)应用的视觉覆盖。在一个或多个软件应用516的控制下，平台502可以在显示器520上显示用户界面522。
在各个实现方式中，(一个或多个)内容服务设备530可以由任意国家的、国际的和/或独立的服务托管，因此例如经由互联网对平台502是可访问的。(一个或多个)内容服务设备530可以被耦合到平台502和/或被耦合到显示器520。平台502和/或(一个或多个)内容服务设备530可以被耦合到网络560以向网络560传送(例如，发送和/或接收)媒体信息和传送来自网络560的媒体信息。(一个或多个)内容传送服务540也可以被耦合到平台502和/或被耦合到显示器520。
在各个实现方式中，(一个或多个)内容服务设备530可以包括电缆电视盒、个人计算机、网络、电话、互联网使能的设备或能够传送数字信息和/或内容的装置、以及能够经由网络560或直接在内容提供商和平台502和显示器520之间单向或双向传送内容的任意其它类似设备。将理解的是，内容可以经由网络560单向和/或双向传送到系统500中的组件和内容提供商中的任意一项，和单向和/或双向从系统500中的组件和内容提供商中的任意一项传送。内容的示例可以包括任意媒体信息，包括例如视频、音乐、医疗和游戏信息等。
(一个或多个)内容服务设备530可以接收诸如电缆电视节目之类的内容，包括媒体信息、数字信息、和/或其它内容。内容提供商的示例可以包括任意电缆或卫星电视或无线电或互联网内容提供商。所提供的示例不意味着按任意方式限制根据本公开的实现方式。
在各个实现方式中，平台502可以从具有一个或多个导航特征的导航控制器550接收控制信号。控制器550的导航特征可用于例如与用户界面交互。在实施例中，导航控制器550可以是定点设备，定点设备可以是允许用户向计算机中输入空间(例如，连续和多维)数据的计算机硬件组件(具体地，人类接口设备)。很多系统(例如，图形用户界面(GUI)、以及电视和监测器)允许用户使用物理手势控制计算机或电视以及向计算机或电视提供数据。
控制器550的导航特征的运动可以通过指针、光标、聚焦环、或显示器上显示的其它可视指示器的运动被复制在显示器(例如，显示器520)上。例如，在软件应用516的控制下，位于导航控制器550上的导航特征可以被映射到例如用户界面522上的虚拟导航特征。在实施例中，控制器550可以不是单独的组件而是可以被集成到平台502和/或显示器520中。然而，本公开不限于这些要素或不限于在本文所示出或描述的上下文中。
在各个实现方式中，驱动器(未示出)可以包括使得用户能够在按钮初始启动(例如当能够启动时)后通过触摸按钮来立即打开和关闭类似电视的平台502的技术。程序逻辑可以允许平台502将内容流化到媒体适配器或其它(一个或多个)内容服务设备530或(一个后多个)内容传送设备(即使平台被关闭)。此外，芯片集505可以包括例如针对5.1环绕声音频和/或高清7.1环绕声音频的硬件和/或软件支持。驱动器可以包括集成图形平台的图形驱动器。在实施例中，图形驱动器可以包括外围组件互连(PCI)表达图形卡。
在各个实现方式中，系统500中所示的组件中的任意一个或多个可以被集成。例如，平台502和(一个或多个)内容服务设备530可以被集成，或平台502和(一个或多个)内容传送设备540可以被集成，或平台502、(一个或多个)内容服务设备530、以及(一个或多个)内容传送设备540可以被集成。在各个实施例中，平台502和显示器520可以是集成电路。例如，显示器520和(一个或多个)内容服务设备530可以集成，或显示器520和(一个或多个)内容传送设备540可以被集成。这些示例不意味着限制本公开。
在各个实施例中，系统500可以被实现为无线系统、有线系统、或二者的组合。当被实现为无线系统时，系统500可以包括适用于在无线共享介质上通信的组件和接口，无线共享介质例如为一个或多个天线、发射机、接收机、收发机、放大器、滤波器、控制逻辑等。无线共享介质的示例可以包括无线频谱(例如，RF频谱等)的一部分。当被实现为有线系统时，系统500可以包括适用于在有线通信介质上通信的组件和接口，有线通信介质例如为输入/输出(I/O)适配器、物理连接器(将I/O适配器与相应的有线通信介质连接)、网络接口卡(NIC)、磁盘控制器、视频控制器、音频控制器等。有线通信介质的示例可以包括电线、电缆、金属线、印刷电路板(PCB)、背板、交换结构、半导体材料、双绞线、同轴电缆、光纤等。
平台502可以建立一个或多个逻辑或物理信道来传送信息。信息可以包括媒体信息和控制信息。媒体信息可以指表示用于用户的内容的任意数据。内容的示例可以包括例如来自语音会话、视频会议、流视频、电子邮件(“email”)消息、语音邮件消息、字母数字符号、图形、图像、视频、文本等的数据。来自语音会话的数据可以是例如语音信息、静默时间段、背景噪声、舒适噪声、音调等。控制信息可以指表示用于自动系统的命令、指令或控制字的任意数据。例如，控制信息可用于通过系统路由媒体信息、或指示节点按预定方式处理媒体信息。然而，实施例不限于这些要素或不限于在图5中示出或描述的上下文中。
如上所述，系统500可以按不同的物理风格或形式因子实现。图5示出了系统500可以在其中被体现的小形式因子设备500的实现方式。在实施例中，例如，设备500可以被实现为具有无线能力的移动计算设备。例如，移动计算设备可以指具有处理系统和移动电源(例如一个或多个电池)的任意设备。
如上所述，移动计算设备的示例可以包括个人计算机(PC)、膝上型计算机、超级膝上型计算机、平板、触摸板、便携式计算机、手持计算机、掌上计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视、智能设备(例如，智能手机、智能平板或智能电视)、移动互联网设备(MID)、消息传送设备、数据通信设备等。
移动计算设备的示例还可以包括被布置为由人穿戴的计算机，例如手腕计算机、手指计算机、环计算机、眼镜计算机、腰带夹计算机、臂带计算机、鞋计算机、衣服计算机、以及其它可穿戴计算机。在各个实施例中，例如，移动计算设备可以被实现为能够执行计算机应用、以及语音通信和/或数据通信的智能手机。尽管某些实施例可以被描述为移动计算设备例如被实现为智能手机，但可以理解的是其它实施例还可以使用其它无线移动计算设备来实现。实施例不限于该上下文。
如图6中所示，设备600可以包括外壳602、显示器屏604、输入/输出(I/O)设备606、网络接口卡(NIC)608和收发机组件610。设备600还可以包括导航特征612。显示器屏604可以包括用于显示适用于移动计算设备的信息的任意适当的显示单元。例如，显示屏604显示个性化通信程序可以生成的个性化消息。I/O设备606可以包括用于例如当用户102选择进入个性化通信程序时将信息输入到移动计算设备中的任意适当的I/O设备或用户界面(UI)。I/O设备606的示例可以包括字母数字键盘、数字键盘、触摸板、输入键、按钮、开关、摇杆开关、麦克风、扬声器、语音识别设备和软件等。信息还可以通过麦克风(未示出)被输入到设备600中。这类信息可以由语音识别设备(未示出)数字化。实施例不限于该上下文。
各个实施例可以使用硬件元件、软件元件、或二者的组合来实现。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑设备(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体设备、芯片、微芯片、芯片集等。软件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、应用编程接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任意组合。确定实施例是否使用硬件元件和/或软件元件实现可以根据任意数目的因子而变化，所述因子例如为期望的计算速率、功率级别、热容差、处理循环预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其它设计或性能约束。
至少一个实施例的一个或多个方面可通过表示处理器内的各种逻辑的机器可读介质上存储的、当被机器读取时使得该机器制造逻辑以执行本文描述的技术的代表性指令来实现。被称为“IP核”的这类代表可被存储在有形的机器可读介质上并被供应给各个客户或生产设施以加载到实际制作该逻辑或处理器的制造机器内。
尽管已经参照各个实现方式描述了本文所提出的某些特征，但该说明书不旨在被理解为是限制性含义的。因此，对本文描述的实现方式的各种修改、以及对本公开所属领域的技术人员显而易见的其它实现方式被视为落在本公开的精神和范围内。
已经依据具体实施例描述了根据本发明的实现。这些实施例意味着是说明性的而非限制性的。很多变化、修改、添加和改进是可能的。因此，数个实例可以被提供用于本文所述的作为单一实例的组件。各个组件、操作和数据存储装置之间的边界在某种程度上是任意的，并且具体的操作在特定说明性配置的上下文中示出。功能的其它分配是预期的并且可以落在所附权利要求的范围内。最后，各种配置中被呈现为离散组件的结构和功能可以被实现为组合的结构或组件。这些和其它变化、修改、添加和改进可以落入如所附权利要求中定义的本发明的范围内。
下面的示例关于另外的实施例。
示例1是一种设备，包括近场通信设备，该近场通信设备包括：数字控制振荡器；并行连接在一起的第一数字时间转换器(DTC)和第二DTC，其中第一DTC和第二DTC被耦合到数字控制振荡器；以及逻辑控制器门，被配置为将第一DTC和第二DTC的输出合并以生成相位调制信号，其中，第一DTC或第二DTC包括的频率为相位调制信号的频率的一半。
在示例2中，如示例1中记载的设备，其中，数字控制振荡器是电压控制振荡器(VCO)。
在示例3中，如示例1中记载的设备还包括：同步器，被配置为同步第一DTC和第二DTC的输出为不重叠的。
在示例4中，如示例3中记载的设备，其中，同步器被配置为首先激活第一DTC，然后在两个电压控制振荡器(VCO)周期之后激活第二DTC。
在示例5中，如示例1中记载的设备，其中，第一DTC和第二DTC独立地操作，并且接收单独的相位控制信号以生成第一DTC和第二DTC的输出。
在示例6中，如示例1中记载的设备，其中，第一DTC和第二DTC被配置为以一半比率占空比进行操作。
在示例7中，如示例1中记载的设备，其中，第一DTC和第二DTC被配置为以25％占空比进行操作。
在示例8中，如示例1中记载的设备，其中，相位调制信号包括具有50％占空比的正交相位调制信号。
在示例9中，如示例1-8中任一项中记载的设备，其中，逻辑控制器门是“或”门，当第一DTC或第二DTC中的至少一者输出高输出时，“或”门生成高输出。
示例10是一种实现时间交织数字时间转换器(DTC)的方法，该方法包括：将第一DTC与第二DTC并行连接；将并行连接的第一DTC和第二DTC配置为以一半频率和低占空比进行操作；同步并行连接的第一DTC和第二DTC；以及合并第一DTC的第一DTC输出和第二DTC的第二DTC输出，以生成相位调制信号。
在示例11中，如示例10中记载的方法，其中，并行连接的第一DTC和第二DTC从电压控制振荡器(VCO)接收信号，其中，第一DTC和第二DTC被配置为以相位调制信号的信号频率的一半频率进行操作。
在示例12中，如示例10中记载的方法，其中，同步包括：激活第一DTC，然后在两个电压控制振荡器(VCO)周期之后激活第二DTC。
在示例13中，如示例10中记载的方法，其中，低占空比是25％占空比。
在示例14中，如示例10-13中任一项中记载的方法，其中，合并包括：当第一DTC或第二DTC具有高输出时生成高输出。
示例15是一种时间交织数字时间转换器(DTC)，包括：电压控制振荡器(VCO)；与第二数字时间转换器(DTC)并行连接的第一DTC，第一DTC和第二DTC被耦合到VCO，其中第一DTC和第二DTC被配置为以低占空比进行操作；以及逻辑控制器门，被配置为合并第一DTC和第二DTC的输出以生成相位调制信号。
在示例16中，如示例15中记载的时间交织DTC，还包括：同步器，被配置为促进第一DTC和第二DTC的输出之间的信号的不重叠。
在示例17中，如示例15中记载的时间交织DTC，其中，同步器被配置为激活第一DTC，然后在两个电压控制振荡器(VCO)周期之后同步器激活第二DTC。
在示例18中，如示例15中记载的时间交织DTC，其中，实质低占空比是25％占空比，其中，由于第一DTC和第二DTC中的25％占空比，相位调制信号包括具有50％占空比的正交相位调制信号。
在示例19中，如示例15中记载的时间交织DTC，其中，逻辑控制器门是“或”门，当第一DTC或第二DTC包括高输出时，“或”门生成高输出。
在示例20中，如示例15-19中任一项中记载的时间交织DTC，其中，第一DTC和第二DTC被配置为以生成的相位调制信号的频率的一半频率进行操作。

Claims (17)

1.一种实现时间交织数字时间转换器(DTC)的设备，包括：
数字控制振荡器；
并行连接在一起的第一DTC和第二DTC，其中所述第一DTC和所述第二DTC被耦合到所述数字控制振荡器；
逻辑控制器门，被配置为将所述第一DTC和所述第二DTC的输出合并以生成相位调制信号，其中，所述第一DTC或所述第二DTC包括的频率为所述相位调制信号的频率的一半；以及
同步器，被配置为激活所述第一DTC，然后在两个数字控制振荡器周期之后激活所述第二DTC，以使所述第一DTC和所述第二DTC的输出同步为不重叠的。
2.如权利要求1中所述的设备，其中，所述数字控制振荡器是电压控制振荡器(VCO)。
3.如权利要求1中所述的设备，其中，所述同步器被配置为首先激活所述第一DTC，然后在两个电压控制振荡器(VCO)周期之后激活所述第二DTC。
4.如权利要求1中所述的设备，其中，所述第一DTC和所述第二DTC独立地操作，并且接收单独的相位控制信号以生成所述第一DTC和所述第二DTC的输出。
5.如权利要求1中所述的设备，其中，所述第一DTC和所述第二DTC被配置为以一半比率的占空比进行操作。
6.如权利要求1中所述的设备，其中，所述第一DTC和所述第二DTC被配置为以25％占空比进行操作。
7.如权利要求1中所述的设备，其中，所述相位调制信号包括具有50％占空比的正交相位调制信号。
8.如权利要求1中所述的设备，其中，所述逻辑控制器门是“或”门，当所述第一DTC或所述第二DTC中的至少一者输出高输出时，所述“或”门生成高输出。
9.一种实现时间交织数字时间转换器(DTC)的方法，所述方法包括：
将第一DTC与第二DTC并行连接；
将并行连接的所述第一DTC和所述第二DTC配置为以一半频率和低占空比进行操作；
同步并行连接的所述第一DTC和所述第二DTC；以及
合并所述第一DTC的第一DTC输出和所述第二DTC的第二DTC输出，以生成相位调制信号，
其中，同步包括：激活所述第一DTC，然后在两个电压控制振荡器(VCO)周期之后激活所述第二DTC，以使所述第一DTC和所述第二DTC的输出同步为不重叠的。
10.如权利要求9中所述的方法，其中，并行连接的所述第一DTC和所述第二DTC从电压控制振荡器(VCO)接收信号，其中，所述第一DTC和所述第二DTC被配置为以所述相位调制信号的信号频率的一半频率进行操作。
11.如权利要求9中所述的方法，其中，低占空比是25％占空比。
12.如权利要求9中所述的方法，其中，所述合并包括：当所述第一DTC或所述第二DTC具有高输出时生成高输出。
13.一种实现时间交织数字时间转换器(DTC)的设备，所述设备包括：
用于将第一DTC与第二DTC并行连接的装置；
用于将并行连接的所述第一DTC和所述第二DTC配置为以一半频率和低占空比进行操作的装置；
用于同步并行连接的所述第一DTC和所述第二DTC的装置；以及
用于合并所述第一DTC的第一DTC输出和所述第二DTC的第二DTC输出，以生成相位调制信号的装置，
其中，用于同步的装置包括：用于激活所述第一DTC，然后在两个电压控制振荡器(VCO)周期之后激活所述第二DTC以使所述第一DTC和所述第二DTC的输出同步为不重叠的装置。
14.如权利要求13中所述的设备，其中，并行连接的所述第一DTC和所述第二DTC从电压控制振荡器(VCO)接收信号，其中，所述第一DTC和所述第二DTC被配置为以所述相位调制信号的信号频率的一半频率进行操作。
15.如权利要求13中所述的设备，其中，低占空比是25％占空比。
16.如权利要求13中所述的设备，其中，用于合并的装置包括：用于当所述第一DTC或所述第二DTC具有高输出时生成高输出的装置。
17.一种包括指令的非暂态计算机可读介质，所述指令在由至少一个处理器执行时被布置为实现权利要求9至12中任一项所述的方法。
CN201610920647.5A 2015-11-25 2016-10-21 高频时间交织数字时间转换器dtc Expired - Fee Related CN106896709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/952,903 US9577684B1 (en) 2015-11-25 2015-11-25 High frequency time interleaved digital to time converter (DTC)
US14/952,903 2015-11-25

Publications (2)

Publication Number Publication Date
CN106896709A CN106896709A (zh) 2017-06-27
CN106896709B true CN106896709B (zh) 2019-12-20

Family

ID=58017738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610920647.5A Expired - Fee Related CN106896709B (zh) 2015-11-25 2016-10-21 高频时间交织数字时间转换器dtc

Country Status (2)

Country Link
US (1) US9577684B1 (zh)
CN (1) CN106896709B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600284B (zh) * 2016-11-16 2017-09-21 國立清華大學 數值尋找器以及數值尋找方法
US10571953B2 (en) 2017-07-05 2020-02-25 Intel Corporation Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems
US10459407B1 (en) 2018-06-29 2019-10-29 Intel Corporation DTC based carrier shift—online calibration
CN109358485B (zh) * 2018-11-22 2020-11-27 北京大学深圳研究生院 数字时间转换器控制方法、装置、电子设备和存储介质
CN113917831B (zh) * 2021-10-19 2022-06-10 南京航空航天大学 一种低功耗高分辨率的时间数字转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470408A (zh) * 2007-12-29 2009-07-01 北京时代之峰科技有限公司 利用低频时钟的主动式测量方法及装置
CN101753142A (zh) * 2008-12-01 2010-06-23 三星电子株式会社 时间数字转换器及全数字锁相环
CN102386926A (zh) * 2010-09-02 2012-03-21 台湾积体电路制造股份有限公司 时序电路与控制信号时序的方法
CN104702306A (zh) * 2013-12-04 2015-06-10 英特尔公司 并行数字到时间转换器架构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489864A (en) * 1995-02-24 1996-02-06 Intel Corporation Delay interpolation circuitry
JP3609177B2 (ja) * 1995-11-08 2005-01-12 株式会社アドバンテスト 相関関数測定方法及び装置
TWI404073B (zh) * 2009-01-22 2013-08-01 Univ Nat Taiwan Science Tech 數位至時間轉換器與數位至時間轉換方法
US9191147B1 (en) * 2010-09-16 2015-11-17 Benjamin J. Sheahan Apparatus and method for conversion between analog and digital domains with a time stamp for digital control system and ultra low error rate communications channel
DE102012212397B4 (de) * 2011-12-21 2024-02-29 Apple Inc. Schaltung und Verfahren
US8994573B2 (en) * 2013-03-15 2015-03-31 Intel Mobile Communications GmbH Digital-to-time converter and calibration of digital-to-time converter
US9137084B2 (en) 2013-08-02 2015-09-15 Intel Corporation Digitally controlled edge interpolator (DCEI) for digital to time converters (DTC)
US9071304B2 (en) 2013-08-16 2015-06-30 Intel IP Corporation Digital-to-time converter and methods for generating phase-modulated signals
US9455667B2 (en) * 2014-08-20 2016-09-27 Short Circuit Technologies Llc Fractional-N all digital phase locked loop incorporating look ahead time to digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470408A (zh) * 2007-12-29 2009-07-01 北京时代之峰科技有限公司 利用低频时钟的主动式测量方法及装置
CN101753142A (zh) * 2008-12-01 2010-06-23 三星电子株式会社 时间数字转换器及全数字锁相环
CN102386926A (zh) * 2010-09-02 2012-03-21 台湾积体电路制造股份有限公司 时序电路与控制信号时序的方法
CN104702306A (zh) * 2013-12-04 2015-06-10 英特尔公司 并行数字到时间转换器架构

Also Published As

Publication number Publication date
CN106896709A (zh) 2017-06-27
US9577684B1 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
US9819479B2 (en) Digitally controlled two-points edge interpolator
CN106896709B (zh) 高频时间交织数字时间转换器dtc
US9166652B2 (en) Near field coupling solutions for Wi-Fi based wireless docking
JP2019516260A (ja) 位相変動補償装置及び方法
US11588454B2 (en) Power management in transceivers
EP2897366A1 (en) Techniques for secure provisioning of a digital content protection scheme
US20160283342A1 (en) Apparatus of wireless gigabit display extension (wde) device
JP2015530661A (ja) プロセッサにおける周波数変化に関連するオーバーヘッドの削減
JP2015507407A (ja) ビデオエンコーディングシステムにおける集積メタデータ挿入システム及び方法
US8976768B2 (en) Peer setup of predefined modulation transmission
CN107015611B (zh) 便携设备中上下文辅助热量管理机制
US20230156676A1 (en) Data Transmission Method and Apparatus
WO2014029076A1 (en) Widi cloud mode
EP3185429B1 (en) Echo cancellation using minimal complexity in a device
CN111615207B (zh) 资源映射方法、装置及存储介质
WO2023179752A1 (zh) Dmrs传输方法、装置及相关设备
US9571107B2 (en) High-order sigma delta for a divider-less digital phase-locked loop
CN117941339A (zh) 一种电子设备
JP2008060748A (ja) 携帯端末およびその通信方法ならびにプログラム
KR20170034278A (ko) 사용자 단말에서 회선 교환 호와 패킷 교환 호를 병합하기 위한 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191220

Termination date: 20211021

CF01 Termination of patent right due to non-payment of annual fee