CN106876473B - 用于高压esd保护的高维持电流ldmos结构 - Google Patents
用于高压esd保护的高维持电流ldmos结构 Download PDFInfo
- Publication number
- CN106876473B CN106876473B CN201710272821.4A CN201710272821A CN106876473B CN 106876473 B CN106876473 B CN 106876473B CN 201710272821 A CN201710272821 A CN 201710272821A CN 106876473 B CN106876473 B CN 106876473B
- Authority
- CN
- China
- Prior art keywords
- region
- nplus
- contact
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012423 maintenance Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 102100035767 Adrenocortical dysplasia protein homolog Human genes 0.000 claims description 5
- 101100433963 Homo sapiens ACD gene Proteins 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004088 simulation Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种用于高压ESD保护的高维持电流LDMOS结构，包括P型衬底、NWELL区、NP接触区、P型衬底表面的薄栅氧化层、多晶硅栅电极、P衬底表面注入的NP源极接触区、PP衬底、NTOP层，NTOP层左边缘与NP接触区右边缘的距离为D1，NTOP层右边缘与NWELL区右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，本发明提出LDMOS器件可以在工艺不改变的情况下通过NTOP层的位置来调节触发电压；NTOP层位置的改变一方面能够调整触发电压，另一方面可以提高维持电流从而避免闩锁效应；NTOP层的存在能够改变电流分布，提高器件在ESD脉冲电流下的鲁棒性。
Description
技术领域
本发明属于电子科学与技术领域，主要用于静电泄放(ElectroStaticDischarge，简称为ESD)防护技术，具体的说是涉及一种用于高压ESD保护的高维持电流LDMOS结构。
背景技术
ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。
对于高压集成电路，由于类闩锁效应的存在，LDMOS结构(图1所示)通常不能够直接用于其中。而如通过一些方式将LDMOS的维持电压提升至VDD电压以上，虽然能够带来闩锁免疫，但同时也会提高器件在开态承受的电压，再加上大电流下克尔克效应的影响，LDMOS会很快产生不可逆的损毁。
研究结果表明，提高维持电流能够在一定程度上代替提高维持电压解决器件的类闩锁问题。当ESD脉冲过后，若产生的闩锁电流无法保证ESD器件的最低维持电流要求，闩锁效应将不会产生。根据此，本发明提出一种用于高压ESD保护的高维持电流LDMOS结构。该结构通过一层高浓度ntop层，实现了在不改变工艺的条件下触发电压/维持电流可调，电流分布均匀，ESD鲁棒性高等特点。
发明内容
鉴于以上所述现有技术的缺点，本发明要解决的问题是：提供一种用于高压ESD保护的高维持电流LDMOS结构，在工艺一定的情况下，实现ESD器件的准确及快速的触发(触发电压合适)，高的维持电流，高的二次击穿电流。
为实现上述发明目的，本发明技术方案如下：
一种用于高压ESD保护的高维持电流LDMOS结构，包括P型衬底、位于P型衬底表面的NWELL区、位于NWELL区内部的NPLUS接触区、与NWELL区右侧相切的P型衬底表面的薄栅氧化层、位于薄栅氧化层上方的多晶硅栅电极、与薄栅氧化层右侧相切的P衬底表面注入的NPLUS源极接触区、与NPLUS源极接触区右侧相切的PPLUS衬底、位于NWELL区内部NPLUS接触区右侧的NTOP层，NTOP层左边缘与NPLUS接触区右边缘的距离为D1，NTOP层右边缘与NWELL区右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，NPLUS接触区与金属相连形成漏级金属；多晶硅栅电极、NPLUS源极接触区、PPLUS衬底用金属相连构成器件源极，NPLUS接触区构成器件的阳极接触，NPLUS源极接触区、PPLUS衬底、多晶硅栅电极短接构成器件的阴极接触。
作为优选方式，所述NPLUS接触区替换为第一PPLUS注入区，所述NPLUS源极接触区替换为第二PPLUS注入区，所述NTOP层替换为PTOP层，所述PPLUS衬底替换为衬底接触NPLUS区，所述NWELL区替换为PWELL区，所述P型衬底替换为N型衬底，所述第一PPLUS注入区构成器件阴极接触，第二PPLUS注入区、衬底接触NPLUS区、多晶硅栅电极短接构成器件阳极接触。
作为优选方式，调整D1与D2均是通过调整工艺版图中相应位置的间距来实现，D1越小导致维持电流上升，D2越小导致触发电压越低。
本发明的工作原理为：
当ESD电压上升时，由于NTOP层的存在，器件击穿结会由原来的NWELL/PSUB结变为NTOP-NWELL/PSUB结，由于NTOP层浓度较高，从而电场被阻断，因此将会降低耐压。而如果D2距离较远，电场还没有到达NTOP层就变为0，则击穿电压可以达到与LDMOS相近的水平。而ESD触发电压有很大一部分是由击穿电压构成，因此这就是触发电压可调的机理。由于发射区存在一定的结深，因此在发射区电流不是很大的情况下，发射区边缘足以提供电子来维持器件开启，这将导致大部分电流在进入集电区时从NTOP层低阻区流过而不会往NWELL区底部流动。虽然NTOP层是低阻，但是由于NTOP层面积很小，因此寄生NPN管的集电区收集效率很低，这将导致维持电压升高。
随着ESD电流的增大，源区NPLUS的边缘部分无法提供足够电子维持电流，这时NPLUS的底部将会提供大量电子。由于此时维持电压处于高维持电压状态，增大的电流将会逐渐由NTOP层转移到维持电压更低的NWELL区上去，逐渐的，需要高维持电压的低阻路径被关断。器件维持电压降低。但是此状态必须是电流达到一定程度才会发生的，因此，如果电流不够大，器件只能被维持在高维持电压低阻状态，基于此原理，维持电流被提高。
本发明的有益效果为：本发明提出LDMOS器件可以在工艺不改变的情况下通过NTOP层的位置来调节触发电压；NTOP层位置的改变一方面能够调整触发电压，另一方面可以提高维持电流从而避免闩锁效应；NTOP层的存在能够改变电流分布，提高器件在ESD脉冲电流下的鲁棒性。
附图说明
图1为传统LDMOS结构；
图2为本发明的结构示意图；
图3实施例2的结构图
图4为实施例1直流仿真示意图；
图5为实施例1混合仿真示意图；
图6为实施例1的DC仿真结果图；
图7为实施例1的混合仿真结果图；
图8为本发明在不同D1下的仿真结果；
图9为本发明在不同D2下的仿真结果。
1为P型衬底，2为薄栅氧化层，3为多晶硅栅电极，4是N型衬底，10为NWELL区，11为NPLUS接触区，12为NPLUS源极接触区，13为NTOP层，20为PPLUS衬底，21为第一PPLUS注入区，22为第二PPLUS注入区，23为PTOP层，24为PWELL区，25为衬底接触NPLUS区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，一种用于高压ESD保护的高维持电流LDMOS结构，包括P型衬底1、位于P型衬底表面的NWELL区10、位于NWELL区内部的NPLUS接触区11、与NWELL区10右侧相切的P型衬底表面的薄栅氧化层2、位于薄栅氧化层2上方的多晶硅栅电极3、与薄栅氧化层2右侧相切的P衬底表面注入的NPLUS源极接触区12、与NPLUS源极接触区12右侧相切的PPLUS衬底20、位于NWELL区10内部NPLUS接触区11右侧的NTOP层13，NTOP层13左边缘与NPLUS接触区11右边缘的距离为D1，NTOP层13右边缘与NWELL区10右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，NPLUS接触区11与金属相连形成漏级金属；多晶硅栅电极3、NPLUS源极接触区12、PPLUS衬底20用金属相连构成器件源极，NPLUS接触区11构成器件的阳极接触，NPLUS源极接触区12、PPLUS衬底20、多晶硅栅电极3短接构成器件的阴极接触。
调整D1与D2均是通过调整工艺版图中相应位置的间距来实现，D1越小导致维持电流上升，D2越小导致触发电压越低。
本实施例的工作原理为：
当ESD电压上升时，由于NTOP层的存在，器件击穿结会由原来的NWELL/PSUB结变为NTOP-NWELL/PSUB结，由于NTOP层浓度较高，从而电场被阻断，因此将会降低耐压。而如果D2距离较远，电场还没有到达NTOP层就变为0，则击穿电压可以达到与LDMOS相近的水平。而ESD触发电压有很大一部分是由击穿电压构成，因此这就是触发电压可调的机理。由于发射区存在一定的结深，因此在发射区电流不是很大的情况下，发射区边缘足以提供电子来维持器件开启，这将导致大部分电流在进入集电区时从NTOP岑低阻区流过而不会往NWELL区底部流动。虽然NTOP层是低阻，但是由于NTOP层面积很小，因此寄生NPN管的集电区收集效率很低，这将导致维持电压升高。
随着ESD电流的增大，源区NPLUS的边缘部分无法提供足够电子维持电流，这时NPLUS的底部将会提供大量电子。由于此时维持电压处于高维持电压状态，增大的电流将会逐渐由NTOP层转移到维持电压更低的NWELL区上去，逐渐的，需要高维持电压的低阻路径被关断。器件维持电压降低。但是此状态必须是电流达到一定程度才会发生的，因此，如果电流不够大，器件只能被维持在高维持电压低阻状态，基于此原理，维持电流被提高。
图4显示了该新型NLDMOS的IV仿真示意图。
图5显示了该新型NLDMOS的混合仿真示意图。
图6与图7为该新型结构在DC以及混合仿真下的结果，通过该结果可以看出器件具有以上所提的高维持电流特性。
图8与图9分别讨论了D1与D2的大小对器件各项参数的影响。
综上所述，本发明提出了一种ESD用高压NLDMOS器件结构。该结构通过表面高浓度NTOP层提高了维持电压与维持电流，优化了体内电流分布。使得器件更加适合于高压集成电路的ESD应用。
实施例2
如图3所示，一种用于高压ESD保护的高维持电流LDMOS结构，与实施例1不同的是：所述NPLUS接触区11替换为第一PPLUS注入区21，所述NPLUS源极接触区12替换为第二PPLUS注入区22，所述NTOP层13替换为PTOP层23，所述PPLUS衬底20替换为衬底接触NPLUS区25，所述NWELL区10替换为PWELL区24，所述P型衬底1替换为N型衬底4，所述第一PPLUS注入区21构成器件阴极接触，第二PPLUS注入区22、衬底接触NPLUS区25、多晶硅栅电极3短接构成器件阳极接触。
本实施例的工作原理与实施例1基本相同，不同点在于，本实施例另外使用了PTOP层23来优化体内电流分布。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (3)
1.一种用于高压ESD保护的高维持电流LDMOS结构，其特征在于：包括P型衬底(1)、位于P型衬底表面的NWELL区(10)、位于NWELL区内部的NPLUS接触区(11)、与NWELL区(10)右侧相切的P型衬底表面的薄栅氧化层(2)、位于薄栅氧化层(2)上方的多晶硅栅电极(3)、与薄栅氧化层(2)右侧相切的P衬底表面注入的NPLUS源极接触区(12)、与NPLUS源极接触区(12)右侧相切的PPLUS衬底(20)、位于NWELL区(10)内部NPLUS接触区(11)右侧的NTOP层(13)，NTOP层(13)左边缘与NPLUS接触区(11)右边缘的距离为D1，NTOP层(13)右边缘与NWELL区(10)右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，NPLUS接触区(11)与金属相连形成漏级金属；多晶硅栅电极(3)、NPLUS源极接触区(12)、PPLUS衬底(20)用金属相连构成器件源极，NPLUS接触区(11)构成器件的阳极接触，NPLUS源极接触区(12)、PPLUS衬底(20)、多晶硅栅电极(3)短接构成器件的阴极接触。
2.根据权利要求1所述的用于高压ESD保护的高维持电流LDMOS结构，其特征在于：所述NPLUS接触区(11)替换为第一PLUS注入区(21)，所述NPLUS源极接触区(12)替换为第二PLUS注入区(22)，所述NTOP层(13)替换为PTOP层(23)，所述PPLUS衬底(20)替换为衬底接触NPLUS区(25)，所述NWELL区(10)替换为PWELL区(24)，所述P型衬底(1)替换为N型衬底(4)，所述第一PLUS注入区(21)构成器件阴极接触，第二PLUS注入区(22)、衬底接触NPLUS区(25)、多晶硅栅电极(3)短接构成器件阳极接触。
3.根据权利要求1所述的用于高压ESD保护的高维持电流LDMOS结构，其特征在于：调整D1与D2均是通过调整工艺版图中相应位置的间距来实现，D1越小导致维持电流上升，D2越小导致触发电压越低。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710272821.4A CN106876473B (zh) | 2017-04-24 | 2017-04-24 | 用于高压esd保护的高维持电流ldmos结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710272821.4A CN106876473B (zh) | 2017-04-24 | 2017-04-24 | 用于高压esd保护的高维持电流ldmos结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876473A CN106876473A (zh) | 2017-06-20 |
| CN106876473B true CN106876473B (zh) | 2019-12-06 |
Family
ID=59161364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710272821.4A Expired - Fee Related CN106876473B (zh) | 2017-04-24 | 2017-04-24 | 用于高压esd保护的高维持电流ldmos结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876473B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277384B (zh) | 2018-03-13 | 2020-10-23 | 无锡华润上华科技有限公司 | 防静电金属氧化物半导体场效应管结构 |
| CN108538830A (zh) * | 2018-03-30 | 2018-09-14 | 电子科技大学 | 高压esd防护器件 |
| CN109103184B (zh) * | 2018-08-24 | 2023-05-26 | 电子科技大学 | 双向高维持电流esd防护器件 |
| CN110137170B (zh) * | 2019-05-10 | 2021-02-19 | 德淮半导体有限公司 | 静电放电保护器件及其形成方法、静电放电保护结构 |
| CN111092076A (zh) * | 2019-12-27 | 2020-05-01 | 电子科技大学 | 一种高维持电压横向scr器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693339B1 (en) * | 2003-03-14 | 2004-02-17 | Motorola, Inc. | Semiconductor component and method of manufacturing same |
| TWI231035B (en) * | 2004-02-13 | 2005-04-11 | Vanguard Int Semiconduct Corp | High voltage ESD protection device having gap structure |
| CN102983133B (zh) * | 2012-11-28 | 2015-02-25 | 江南大学 | 一种双向三路径导通的高压esd保护器件 |
| CN103258814B (zh) * | 2013-05-15 | 2015-07-29 | 电子科技大学 | 一种集成电路芯片esd防护用ldmos scr器件 |
-
2017
- 2017-04-24 CN CN201710272821.4A patent/CN106876473B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876473A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876473B (zh) | 用于高压esd保护的高维持电流ldmos结构 | |
| US9520488B2 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
| US8878283B2 (en) | Quasi-vertical gated NPN-PNP ESD protection device | |
| US20210167206A1 (en) | Electrostatic discharge guard ring with complementary drain extended devices | |
| US20230395589A1 (en) | Electrostatic discharge guard ring with snapback protection | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| US10910362B2 (en) | High voltage ESD protection device | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN109119416B (zh) | 高维持电流esd防护器件 | |
| TWI524497B (zh) | 靜電放電保護結構與靜電放電保護電路 | |
| CN111092114A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2024520102A (ja) | Ｇｇｎｍｏｓトランジスタ構造、ｅｓｄ保護デバイスおよび回路 | |
| CN212625577U (zh) | 一种功率器件静电放电保护电路 | |
| CN111584481B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN109103182B (zh) | 双向esd防护器件 | |
| CN107591401B (zh) | 一种用于高压esd保护的ldmos-scr器件 | |
| WO2018049641A1 (zh) | 一种提高抗单粒子烧毁能力的槽栅mos器件 | |
| CN107425071B (zh) | 一种具有抗单粒子辐照能力的vdmos器件 | |
| CN109065537B (zh) | 用于esd防护的高维持电流scr器件 | |
| CN109119417B (zh) | 闩锁免疫的双向esd防护器件 | |
| CN111900160A (zh) | 一种功率器件静电放电保护电路 | |
| CN104241265A (zh) | 静电放电保护结构 | |
| KR101806832B1 (ko) | 정전 방전 보호 소자 | |
| CN109103184B (zh) | 双向高维持电流esd防护器件 | |
| CN105529364A (zh) | 用于esd保护的pldmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191206 |