CN106849704B - 同步整流互锁电路 - Google Patents

同步整流互锁电路 Download PDF

Info

Publication number
CN106849704B
CN106849704B CN201710164256.XA CN201710164256A CN106849704B CN 106849704 B CN106849704 B CN 106849704B CN 201710164256 A CN201710164256 A CN 201710164256A CN 106849704 B CN106849704 B CN 106849704B
Authority
CN
China
Prior art keywords
triode
drive module
connect
base stage
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710164256.XA
Other languages
English (en)
Other versions
CN106849704A (zh
Inventor
温益军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Shiyuan Electronics Thecnology Co Ltd
Original Assignee
Guangzhou Shiyuan Electronics Thecnology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Shiyuan Electronics Thecnology Co Ltd filed Critical Guangzhou Shiyuan Electronics Thecnology Co Ltd
Priority to CN201710164256.XA priority Critical patent/CN106849704B/zh
Publication of CN106849704A publication Critical patent/CN106849704A/zh
Application granted granted Critical
Publication of CN106849704B publication Critical patent/CN106849704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开了一种同步整流互锁电路，包括第一互锁模块和第二互锁模块；所述第一互锁模块用于检测驱动同步整流回路的第一整流模块工作的第一驱动模块的第一控制输出端的电平，并根据所述第一控制输出端的电平，控制驱动所述同步整流回路的第二整流模块工作的第二驱动模块的第二控制输出端的电平异于所述第一控制输出端的电平；所述第二互锁模块用于检测所述第二控制输出端的电平，并根据所述第二控制输出端的电平，控制所述第一控制输出端的电平异于所述第二控制输出端的电平。采用本发明实施例，通过控制同步整流回路的两个驱动模块的控制整流模块工作的电平相异，即可避免同步整流回路中的两个MOSFET共通。

Description

同步整流互锁电路
技术领域
本发明涉及同步整流技术领域，具体涉及一种带互锁的同步整流电路。
背景技术
同步整流电路一般是采用通态电阻极低的专用功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET，金属-氧化物半导体场效应晶体管)，来取代整流二极管以降低整流损耗的一项新技术。
如图1所示，由于同步整流电路的变压器的原边传送的电源为交流电，因而作为整流输出的副边包括第一整流模块和第二整流模块，第一整流模块受控于第一驱动模块，第二整流模块受控于第二驱动模块，副边包括第一整流输入端和第二整流输入端，在第一整流输入端为高电平时第二整流输入端为低电平，而在第一整流输入端为低电平时第二整流输入端为高电平；因而，第一驱动模块在检测到第一整流输入端为低电平时，控制第一整流模块的专用功率MOSFET导通；与此同时，第二驱动模块检测到第二整流输入端为高电平，控制第二整流模块的专用功率MOSFET截止；反过来亦然。但是，上述同步整流电路的方案存在一个问题是：由于电路的延迟以及第一整流输入端和第二整流输入端的电压采样波形的震荡，可能导致上述电路的两个专用功率MOSFET的驱动都为高电平或都为低电平的情况出现，引起两个专用功率MOSFET共通，导致电压尖峰过高、损耗过大，甚至损坏MOSFET。。
发明内容
本发明实施例提出的同步整流互锁电路，通过控制同步整流回路的两个驱动模块的控制整流模块工作的电平相异，即可避免同步整流回路中的两个MOSFET共通。
本发明实施例提供一种同步整流互锁电路，包括第一互锁模块和第二互锁模块；
所述第一互锁模块用于检测驱动同步整流回路的第一整流模块工作的第一驱动模块的第一控制输出端的电平，并根据所述第一控制输出端的电平，控制驱动所述同步整流回路的第二整流模块工作的第二驱动模块的第二控制输出端的电平异于所述第一控制输出端的电平；其中，所述第一控制输出端用于控制所述第一驱动模块输出驱动所述第一整流模块工作的电平；所述第二控制输出端用于控制所述第二驱动模块输出驱动所述第二整流模块工作的电平；
所述第二互锁模块用于检测所述第二控制输出端的电平，并根据所述第二控制输出端的电平，控制所述第一控制输出端的电平异于所述第二控制输出端的电平；
其中，所述第一互锁模块包括第一串联二极管组、第一电容和第一开关管；
所述第一串联二极管组的正极用于与所述第一控制输出端连接，所述第一串联二极管组的负极与所述第一开关管的控制端连接，所述第一电容的一端用于与所述第一控制输出端连接，所述第一电容的另一端与所述第一串联二极管组的负极连接，所述第一开关管的输入端用于与所述第二控制输出端连接，所述第一开关管的输出端与地连接；
所述第二互锁模块包括第二串联二极管组、第二电容和第二开关管；
所述第二串联二极管组的正极用于与所述第二控制输出端连接，所述第二串联二极管组的负极与所述第二开关管的控制端连接，所述第二电容的一端用于与所述第二控制输出端连接，所述第二电容的另一端与所述第二串联二极管组的负极连接，所述第二开关管的输入端用于与所述第一控制输出端连接，所述第二开关管的输出端与地连接。
进一步地，所述第一互锁模块还包括连接于所述第一串联二极管组的负极与所述第一开关管的控制端之间的第一电阻，和连接于所述第一开关管的控制端与输出端之间的第二电阻；
所述第二互锁模块还包括连接于所述第二串联二极管组的负极与所述第二开关管的控制端之间的第三电阻，和连接于所述第二开关管的控制端与输出端之间的第四电阻。
优选地，所述第一开关管为N沟道MOS管；其中，所述第一开关管的控制端为N沟道MOS管的栅极，所述第一开关管的输入端为N沟道MOS管的漏极，所述第一开关管的输出端为N沟道MOS管的源极；
所述第二开关管为N沟道MOS管；其中，所述第二开关管的控制端为N沟道MOS管的栅极，所述第二开关管的输入端为N沟道MOS管的漏极，所述第二开关管的输出端为N沟道MOS管的源极。
优选地，所述第一串联二极管组由两个二极管串联而成；所述第二串联二极管组由两个二极管串联而成。
进一步地，所述同步整流回路还包括均设置在变压器副边上的第一整流输入端、第二整流输入端、整流输出端和第三电容；所述第一整流模块包括第一专用功率MOSFET，所述第二整流模块包括第二专用功率MOSFET；
所述第一整流输入端与所述第一专用功率MOSFET的漏极连接，所述第一专用功率MOSFET的源极与所述第三电容的第一端连接，所述第三电容的第二端与所述整流输出端连接；所述第二整流输入端与所述第二专用功率MOSFET的漏极连接，所述第二专用功率MOSFET的源极与所述第三电容的第一端连接，所述第三电容的第一端还与地连接；
所述第一驱动模块的驱动检测端与所述第一整流输入端连接，所述第一驱动模块的驱动输出端与所述第一专用功率MOSFET的栅极连接；所述第二驱动模块的驱动检测端与所述第二整流输入端连接，所述第二驱动模块的驱动输出端与所述第二专用功率MOSFET的栅极连接。
在一种实施方式中，所述第一驱动模块还包括第一三极管、第二三极管、第三三极管和第四三极管；
所述第一三极管的发射极与所述第一驱动模块的驱动检测端连接，所述第一三极管的集电极与所述第一三极管的基极连接，所述第一驱动模块的电源输入端与所述第一三极管的基极连接，所述第一驱动模块的电源输入端还与所述第二三极管的集电极连接，所述第二三极管的发射极与地连接，所述第二三极管的基极与所述第一三极管的基极连接；
所述第三三极管的基极与所述第二三极管的集电极连接，所述第三三极管的集电极与所述第一驱动模块的电源输入端连接，所述第三三极管的发射极与所述第四三极管的发射极连接，所述第四三极管的基极与所述第三三极管的基极连接，所述第四三极管的集电极与地连接，所述第三三极管的发射极与所述第一驱动模块的驱动输出端连接；
以及，所述第二驱动模块还包括第五三极管、第六三极管、第七三极管和第八三极管；
所述第五三极管的发射极与所述第二驱动模块的驱动检测端连接，所述第五三极管的集电极与所述第五三极管的基极连接，所述第二驱动模块的电源输入端与所述第五三极管的基极连接，所述第二驱动模块的电源输入端还与所述第六三极管的集电极连接，所述第六三极管的发射极与地连接，所述第六三极管的基极与所述第五三极管的基极连接；
所述第七三极管的基极与所述第六三极管的集电极连接，所述第七三极管的集电极与所述第二驱动模块的电源输入端连接，所述第七三极管的发射极与所述第八三极管的发射极连接，所述第八三极管的基极与所述第七三极管的基极连接，所述第八三极管的集电极与地连接，所述第七三极管的发射极与所述第二驱动模块的驱动输出端连接。
进一步地，所述第一驱动模块还包括连接于所述第一三极管的发射极与所述第一驱动模块的驱动检测端之间的第一二极管；其中，所述第一三极管的发射极与所述第一二极管的正极连接，所述第一二极管的负极与所述第一驱动模块的驱动检测端连接；
所述第二驱动模块还包括连接于所述第五三极管的发射极与所述第二驱动模块的驱动检测端之间的第二二极管；其中，所述第五三极管的发射极与所述第二二极管的正极连接，所述第二二极管的负极与所述第二驱动模块的驱动检测端连接。
进一步地，所述第一驱动模块还包括第三二极管；所述第三二极管的正极与所述第一三极管的基极连接，所述第三二极管的负极与所述第四三极管的基极连接；
所述第二驱动模块还包括第四二极管；所述第四二极管的正极与所述第五三极管的基极连接，所述第四二极管的负极与所述第八三极管的基极连接。
进一步地，所述第一驱动模块还包括：连接于所述第二三极管的集电极与所述第一驱动模块的电源输入端的第五电阻、连接于所述第一三极管的基极与所述第一驱动模块的电源输入端的第六电阻、连接于所述第四三极管的基极与地之间的第七电阻、连接于所述第三三极管的发射极与地之间的第八电阻、连接于所述第一二极管的负极与所述第一驱动模块的驱动检测端的第九电阻和连接于所述第二三极管的发射极与地之间的第五二极管；
所述第二驱动模块还包括：连接于所述第六三极管的集电极与所述第二驱动模块的电源输入端的第十电阻、连接于所述第五三极管的基极与所述第一驱动模块的电源输入端的第十一电阻、连接于所述第八三极管的基极与地之间的第十二电阻、连接于所述第七三极管的发射极与地之间的第十三电阻、连接于所述第二二极管的负极与所述第二驱动模块的驱动检测端的第十四电阻和连接于所述第六三极管的发射极与地之间的第六二极管。
更进一步地，所述第一驱动模块的第一控制输出端为所述第一驱动模块的第三三极管的基极；所述第二驱动模块的第二控制输出端为所述第二驱动模块的第七三极管的基极。
在另一种实施方式中，所述第一驱动模块包括第九三极管、第十三极管、第十一三极管、第十二三极管、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第二十电阻和第二十一电阻；
所述第九三极管的集电极与所述第一驱动模块的电源输入端连接，所述第九三极管的基极通过所述第十五电阻与所述第一驱动模块的电源输入端连接，所述第九三极管的发射极与所述第十三极管的发射极连接，所述第十三极管的集电极接地，所述第十三极管的基极与所述第九三极管的基极连接，且所述第十三极管的基极还通过所述第十七电阻与地连接，所述第九三极管的发射极通过所述第十九电阻与地连接；
所述第十一三极管的集电极与所述第九三极管的基极连接，所述第十一三极管发射极通过所述第十八电阻与地连接，所述第十一三极管的基极与所述第十二三极管的基极连接，所述第十二三极管的发射极通过所述第十六电阻与所述第一驱动模块的电源输入端连接，所述第十二三极管的基极与所述第十二三极管的发射极连接，所述第十二三极管的集电极通过所述第二十电阻与所述第一驱动模块的驱动检测端连接，所述第一驱动模块的驱动输出端通过所述第二十一电阻与所述第九三极管的发射极连接；
所述第二驱动模块还包括第十三三极管、第十四三极管、第十五三极管、第十六三极管、第二十二电阻、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二十七电阻和第二十八电阻；
所述第十三三极管的集电极与所述第二驱动模块的电源输入端连接，所述第十三三极管的基极通过所述第二十二电阻与所述第二驱动模块的电源输入端连接，所述第十三三极管的发射极与所述第十四三极管的发射极连接，所述第十四三极管的集电极接地，所述第十四三极管的基极与所述第十三三极管的基极连接，且所述第十四三极管的基极还通过所述第二十四电阻与地连接，所述第十三三极管的发射极通过所述第二十六电阻与地连接；
所述第十五三极管的集电极与所述第十三三极管的基极连接，所述第十五三极管发射极通过所述第二十五电阻与地连接，所述第十五三极管的基极与所述第十六三极管的基极连接，所述第十六三极管的发射极通过所述第二十三电阻与所述第二驱动模块的电源输入端连接，所述第十六三极管的基极与所述第十六三极管的发射极连接，所述第十六三极管的集电极通过所述第二十七电阻与所述第二驱动模块的驱动检测端连接，所述第二驱动模块的驱动输出端通过所述第二十八电阻与所述第十三三极管的发射极连接。
进一步地，所述第一驱动模块的第一控制输出端为所述第一驱动模块的第九三极管的基极；所述第二驱动模块的第二控制输出端为所述第二驱动模块的第十三三极管的基极。
实施本发明实施例，具有如下有益效果：
本发明实施例提供的同步整流互锁电路，在同步整流回路中提供第一互锁模块和第二互锁模块；其中，同步整流回路包括驱动第一整流模块的专用功率MOSFET工作的第一驱动模块和驱动第二整流模块的专用功率MOSFET工作的第二驱动模块，则第一互锁模块通过检测第一驱动模块的用于控制第一驱动模块输出的电平的第一检测输出端的电平，然后根据该电平使得第二驱动模块的用于控制第二互锁模块输出的电平的第二检测输出端的电平异于检测到电平，同理，第二互锁模块也控制第一检测输出端异于检测到的第二检测是输出端的电平，两者互相配合，始终将同步整流回路中的两专用功率MOSFET工作状态相异，即只有一个专用功率MOSFET处于导通状态。
附图说明
图1是现有技术提供的同步整流回路的一个实施例的结构示意图；
图2是本发明提供的同步整流互锁电路的一个实施例的结构示意图；
图3是本发明提供的同步整流互锁电路的第一互锁模块的一个实施例的结构示意图；
图4本发明提供的同步整流互锁电路的第二互锁模块的一个实施例的结构示意图；
图5是本发明提供的同步整流互锁电路的第一驱动模块的一个实施例的结构示意图；
图6是本发明提供的同步整流互锁电路的第二驱动模块的一个实施例的结构示意图；
图7是本发明提供的同步整流电路的第一驱动模块的另一个实施例的结构示意图；
图8是本发明提供的同步整流电路的第二驱动模块的另一个实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，是本发明提供的同步整流互锁电路的一个实施例的结构示意图；
本发明实施例提供一种同步整流互锁电路，包括第一互锁模块105和第二互锁模块106；
所述第一互锁模块105用于检测驱动同步整流回路的第一整流模块101工作的第一驱动模块103的第一控制输出端A-Clock的电平，并根据所述第一控制输出端A-Clock的电平，控制驱动所述同步整流回路的第二整流模块102工作的第二驱动模块104的第二控制输出端B-Clock的电平异于所述第一控制输出端A-Clock的电平；其中，所述第一控制输出端A-Clock用于控制所述第一驱动模块103输出驱动所述第一整流模块101工作的电平；所述第二控制输出端B-Clock用于控制所述第二驱动模块104输出驱动所述第二整流模块102工作的电平；
所述第二互锁模块106用于检测所述第二控制输出端B-Clock的电平，并根据所述第二控制输出端B-Clock的电平，控制所述第一控制输出端A-Clock的电平异于所述第二控制输出端B-Clock的电平。
需要说明的，同步整流回路包括驱动第一整流模块101的第一专用功率MOSFET工作的第一驱动模块103和驱动第二整流模块102的第二专用功率MOSFET工作的第二驱动模块104，由于同步整流回路的工作过程中对交流电进行整流，第一整流模块101和第二整流模块102交互性地工作，即在第一专用功率MOSFET导通整流时，第二专用功率MOSFET截止导流；或者在第二专用功率MOSFET导通整流时，第一专用功率MOSFET截止导流，因而需要维持以上这种状态，以避免两个MOSFET共通，则本发明实施提供第一互锁模块105和第二互锁模块106，第一互锁模块105通过检测第一驱动模块103的用于控制第一驱动模块103输出的电平的第一控制输出端A-Clock的电平，然后根据第一控制输出端A-Clock使得第二驱动模块104的用于控制第二驱动模块104输出的电平的第二控制输出端B-Clock的电平异于检测到第一控制输出端A-Clock的电平，同理，第二互锁模块106也控制第一控制输出端A-Clock的电平异于检测到的第二控制输出端B-Clock的电平，两者互相配合，始终维持同步整流回路中的两个专用功率MOSFET工作状态相异，即只有一个专用功率MOSFET处于导通状态。
在本发明实施方式中，第一互锁模块105和第二互锁模块106的电路结构相同，以下将结合图3和图4分别描述第一互锁模块105和第二互锁模块106的结构：
参见图3，图3是本发明提供的同步整流互锁电路的第一互锁模块105的一个实施例的结构示意图；该第一互锁模块105的电路结构具体为：
所述第一互锁模块105包括第一串联二极管组D1、第一电容C1和第一开关管Q1；
所述第一串联二极管组D1的正极用于与所述第一控制输出端A-Clock连接，所述第一串联二极管组D1的负极与所述第一开关管Q1的控制端连接，所述第一电容C1的一端用于与所述第一控制输出端A-Clock连接，所述第一电容C1的另一端与所述第一串联二极管组D1的负极连接，所述第一开关管Q1的输入端用于与所述第二控制输出端B-Clock连接，所述第一开关管Q1的输出端与地连接。
进一步地，所述第一互锁模块105还包括连接于所述第一串联二极管组D1的负极与所述第一开关管Q1的控制端之间的第一电阻R1，和连接于所述第一开关管Q1的控制端与输出端之间的第二电阻R2。
优选地，所述第一开关管Q1为N沟道MOS管；其中，所述第一开关管Q1的控制端为N沟道MOS管的栅极，所述第一开关管Q1的输入端为N沟道MOS管的漏极，所述第一开关管Q1的输出端为N沟道MOS管的源极。
优选地，所述第一串联二极管组D1由两个二极管串联而成。由两个二极管串联而成，使得与所述第一串联二极管组D1并联的第一电容C1约为1.4V，确保第一开关管Q1导通时的电压值。
参见图4，图4本发明提供的同步整流互锁电路的第二互锁模块106的一个实施例的结构示意图；该第二互锁模块106的电路结构具体为：
所述第二互锁模块106包括第二串联二极管组D2、第二电容C2和第二开关管Q2；
所述第二串联二极管组D2的正极用于与所述第二控制输出端B-Clock连接，所述第二串联二极管组D2的负极与所述第二开关管Q2的控制端连接，所述第二电容C2的一端用于与所述第二控制输出端B-Clock连接，所述第二电容C2的另一端与所述第二串联二极管组D2的负极连接，所述第二开关管Q2的输入端用于与所述第一控制输出端A-Clock连接，所述第二开关管Q2的输出端与地连接。
进一步地，所述第二互锁模块106还包括连接于所述第二串联二极管组D2的负极与所述第二开关管Q2的控制端之间的第三电阻R3，和连接于所述第二开关管Q2的控制端与输出端之间的第四电阻R4。
优选地，所述第二开关管Q2为N沟道MOS管；其中，所述第二开关管Q2的控制端为N沟道MOS管的栅极，所述第二开关管Q2的输入端为N沟道MOS管的漏极，所述第二开关管Q2的输出端为N沟道MOS管的源极。
优选地，所述第二串联二极管组D2由两个二极管串联而成。由两个二极管串联而成，使得与所述第二串联二极管组D2并联的第二电容C2约为1.4V，确保第二开关管Q2导通时的电压值。
以下，结合图3和图4，描述第一互锁模块105和第二互锁模块106的工作原理：
对于第一互锁模块105：当第一控制输出端A-Clock由低电平变为高电平时，第一电容C1相当于短路，为第一电容C1充电，第一电容C1的电压为第一串联二极管组D1的压降，作为N沟道MOS管的第一开关管Q1此时的电压为高电平，第一开关管Q1导通，第二控制输出端B-Clock的电压下拉至地，为低电平；当第一控制输出端A-Clock由高电平变为低电平时，由于第一电容C1的电压为第一串联二极管组D1的压降值，第一电容C1的电压不能突变，也就相当于第一电容C1的电压较低一侧的负压加到第一开关管Q1的栅极和源极之间，加快第一开关管Q1的关断速度，使得第二控制输出端B-Clock的电平上拉至高电平。
对于第二互锁模块106，当第二控制输出端B-Clock由低电平变为高电平时，第二电容C2相当于短路，为第二电容C2充电，第二电容C2的电压为第二串联二极管组D2的压降，作为N沟道MOS管的第二开关管Q2此时的电压为高电平，第二开关管Q2导通，第一控制输出端A-Clock的电压下拉至地，为低电平；当第二控制输出端B-Clock由高电平变为低电平时，由于第二电容C2的电压为第一串联二极管组D1的压降值，第二电容C2的电压不能突变，也就相当于第二电容C2的电压较低一侧的负压加到第二开关管Q2的栅极和源极之间，加快第二开关管Q2的并断速度，使得第一控制输出端A-Clock的电平上拉至高电平。
因而，两者相互配合互锁始终维持第一控制输出端A-Clock的电平与第二控制输出端B-Clock的电平相异，一者为高电平，另一者则为低电平，进而避免同步整流回路中的两个专用功率MOSFET共通。
如图2所示，在本发明实施例中，同步整流回路的电路结构为：
所述同步整流回路包括均设置在变压器T1副边上的第一整流输入端VS1、第二整流输入端VS2、整流输出端VOUT和第三电容C3；所述第一整流模块101包括第一专用功率MOSFET，所述第二整流模块102包括第二专用功率MOSFET；
所述第一整流输入端VS1与所述第一专用功率MOSFET的漏极连接，所述第一专用功率MOSFET的源极与所述第三电容C3的第一端连接，所述第三电容C3的第二端与所述整流输出端VOUT连接；所述第二整流输入端VS2与所述第二专用功率MOSFET的漏极连接，所述第二专用功率MOSFET的源极与所述第三电容C3的第一端连接，所述第三电容C3的第一端还与地连接；
所述第一驱动模块103的驱动检测端与所述第一整流输入端VS1连接，所述第一驱动模块103的驱动输出端与所述第一专用功率MOSFET的栅极连接；所述第二驱动模块104的驱动检测端与所述第二整流输入端VS2连接，所述第二驱动模块104的驱动输出端与所述第二专用功率MOSFET的栅极连接。
在具体实施时，所述同步整流回路还包括连接于所述第一专用功率MOSFET的漏极与所述第三电容C3的第一端之间的第二十九电阻R101，以及连接于所述第二专用功率MOSFET的漏极与所述第三电容C3的第一端之间的第三十电阻R102；
在本发明实施例中，第一驱动模块103和第二驱动模块104的电路结构相同，目的是对两端电流的整流效果一致。而第一驱动模块103和第二驱动模块104的电路结构有以下两种不同的实施方式：
在第一种实施方式中，如图5所示，图5是本发明提供的同步整流互锁电路的第一驱动模块103的一个实施例的结构示意图；所述第一驱动模块103还包括第一三极管Q1、第二三极管Q2、第三三极管Q3和第四三极管Q4；
所述第一三极管Q1的发射极与所述第一驱动模块103的驱动检测端连接，所述第一三极管Q1的集电极与所述第一三极管Q1的基极连接，所述第一驱动模块103的电源输入端与所述第一三极管Q1的基极连接，所述第一驱动模块103的电源输入端还与所述第二三极管Q2的集电极连接，所述第二三极管Q2的发射极与地连接，所述第二三极管Q2的基极与所述第一三极管Q1的基极连接；
所述第三三极管Q3的基极与所述第二三极管Q2的集电极连接，所述第三三极管Q3的集电极与所述第一驱动模块103的电源输入端连接，所述第三三极管Q3的发射极与所述第四三极管Q4的发射极连接，所述第四三极管Q4的基极与所述第三三极管Q3的基极连接，所述第四三极管Q4的集电极与地连接，所述第三三极管Q3的发射极与所述第一驱动模块103的驱动输出端连接；
进一步地，所述第一驱动模块103还包括连接于所述第一三极管Q1的发射极与所述第一驱动模块103的驱动检测端之间的第一二极管D1；其中，所述第一三极管Q1的发射极与所述第一二极管D1的正极连接，所述第一二极管D1的负极与所述第一驱动模块103的驱动检测端连接。
进一步地，所述第一驱动模块103还包括第三二极管D3；所述第三二极管D3的正极与所述第一三极管Q1的基极连接，所述第三二极管D3的负极与所述第四三极管Q4的基极连接。
进一步地，所述第一驱动模块103还包括：连接于所述第二三极管Q2的集电极与所述第一驱动模块103的电源输入端的第五电阻R5、连接于所述第一三极管Q1的基极与所述第一驱动模块103的电源输入端的第六电阻R6、连接于所述第四三极管Q4的基极与地之间的第七电阻R7、连接于所述第三三极管Q3的发射极与地之间的第八电阻R8、连接于所述第一二极管D1的负极与所述第一驱动模块103的驱动检测端的第九电阻R9和连接于所述第二三极管Q2的发射极与地之间的第五二极管D5。
如图6所示，图6是本发明提供的同步整流互锁电路的第二驱动模块104的一个实施例的结构示意图；所述第二驱动模块104还包括第五三极管Q5、第六三极管Q6、第七三极管Q7和第八三极管Q8；
所述第五三极管Q5的发射极与所述第二驱动模块104的驱动检测端连接，所述第五三极管Q5的集电极与所述第五三极管Q5的基极连接，所述第二驱动模块104的电源输入端VCC2与所述第五三极管Q5的基极连接，所述第二驱动模块104的电源输入端VCC2还与所述第六三极管Q6的集电极连接，所述第六三极管Q6的发射极与地连接，所述第六三极管Q6的基极与所述第五三极管Q5的基极连接；
所述第七三极管Q7的基极与所述第六三极管Q6的集电极连接，所述第七三极管Q7的集电极与所述第二驱动模块104的电源输入端VCC2连接，所述第七三极管Q7的发射极与所述第八三极管Q8的发射极连接，所述第八三极管Q8的基极与所述第七三极管Q7的基极连接，所述第八三极管Q8的集电极与地连接，所述第七三极管Q7的发射极与所述第二驱动模块104的驱动输出端连接。
进一步地，所述第二驱动模块104还包括连接于所述第五三极管Q5的发射极与所述第二驱动模块104的驱动检测端之间的第二二极管D2；其中，所述第五三极管Q5的发射极与所述第二二极管D2的正极连接，所述第二二极管D2的负极与所述第二驱动模块104的驱动检测端连接。
进一步地，所述第二驱动模块104还包括第四二极管D4；所述第四二极管D4的正极与所述第五三极管Q5的基极连接，所述第四二极管D4的负极与所述第八三极管Q8的基极连接。
进一步地，所述第二驱动模块104还包括：连接于所述第六三极管Q6的集电极与所述第二驱动模块104的电源输入端VCC2的第十电阻R10、连接于所述第五三极管Q5的基极与所述第一驱动模块103的电源输入端VCC2的第十一电阻R11、连接于所述第八三极管Q8的基极与地之间的第十二电阻R12、连接于所述第七三极管Q7的发射极与地之间的第十三电阻R13、连接于所述第二二极管D2的负极与所述第二驱动模块104的驱动检测端的第十四电阻R14和连接于所述第六三极管Q6的发射极与地之间的第六二极管D6。
以下将结合图2、图5和图6描述在第一驱动模块103和第二驱动模块104为第一种实施方式时同步整流回路的工作原理：
当变压器T1传递到其副边的第一整流输入端VS1为高电平、第二整流输入端VS2为低电平时，第一驱动模块103的驱动检测端检测到第一整流输入端VS1为高电平，第一三极管Q1截止，第一驱动模块103的电源输入端VCC2通过第六电阻R6接到第二三极管Q2、以及电源输入端VCC2通过第五电阻R5接到第二三极管Q2的集电极，使得第二三极管Q2导通，进而第三三极管Q3和第四三极管Q4的基极相连的网络点(第一控制输出端A-Clock)为低电平，第三三极管Q3不导通，因而第一驱动模块103的驱动检测端下拉至低电平，使得第一专用功率MOSFET截止；第二驱动模块104的驱动检测端检测到第二整流输入端VS2为低电平，第五三极管Q5导通，此时为第二驱动模块104供电的电源输入端VCC2通过第十一电阻R11、第五三极管Q5的基极和发射极、第二二极管D2再接到驱动检测端的低电平，使得第五三极管Q5的基极电压被嵌位在低电平，而由于第六三极管Q6的基极与第五三极管Q5的基极相连，第六三极管Q6的基极电压也嵌位在低电平，使得第六三极管Q6截止，此时，第二驱动模块104的电源输入端VCC2通过第十电阻R10接到第七三极管Q7的基极和第八三极管Q8的基极相连的网络点(第二控制输出端B-Clock)为高电平，进而第七三极管Q7导通，第二驱动模块104的驱动输出端为高电平，使得第二专用功率MOSFET导通。
同理，当变压器T1传递到其副边的第一整流输入端VS1为低电平、第二整流输入端VS2为高电平时，对于第一驱动模块103，第一三极管Q1导通、第二三极管Q2截止，使得第一控制输出端A-Clock为高电平，第三三极管Q3导通，第一驱动模块103的驱动输出端为高电平，使第一专用功率MOSFET导通；对于第二驱动模块104，第五三极管Q5截止，第六三极管Q6导通，使得第二控制输出端B-Clock为低电平，第七三极管Q7截止，第二驱动模块104的驱动输出端为低电平，使得第二专用功率MOSFET截止。
从而，结合上述描述可知，在上述第一种实施方式中，结合图3和图4提供的第一互锁模块105和第二互锁模块106的实施方式，则与第一互锁模块105和第二互锁模块106连接的两个端点，即第一控制输出端A-Clock和第二控制输出端B-Clock在上述第一种实施方式提供的电路中的位置为：所述第一驱动模块103的第一控制输出端A-Clock为所述第一驱动模块103的第三三极管Q3的基极；所述第二驱动模块104的第二控制输出端B-Clock为所述第二驱动模块104的第七三极管Q7的基极。
结合图3和图4提供的第一互锁模块105和第二互锁模块106的工作原理可知：当第一互锁模块105与第一驱动模块103连接的第一控制输出端A-Clock为低电平时，第一互锁模块105控制第一开关管Q1截止，则第二控制输出端B-Clock的电平上拉至高电平；而第一控制输出端A-Clock为高电平时，第一互锁模块105控制第一开关管Q1导通，则第二控制输出端B-Clock的电平下拉至地，为低电平。
另一方面，当第二互锁模块106与第二驱动模块104连接的第二控制输出端B-Clock为高电平时，第二互锁模块106控制第二开关管Q2导通，则第二控制输出端B-Clock的电平下拉至低电平；而第二控制输出端B-Clock为低电平时，第二互锁模块106控制第二开关管Q2截止，则第二控制输出端B-Clock的电平上拉至高电平。
因而，始终控制第一驱动模块103的驱动输出端与第二驱动模块104的驱动输出端的输出电平相异，从而控制第一专用功率MOSFET和第二专用功率MOSFET的导通状态相异，避免同步整流回路中的两个MOSFET共通。
在第二种实施方式中，所述第一驱动模块103和所述第二驱动模块104的电路结构如下：
如图7所示，图7是本发明提供的同步整流电路的第一驱动模块103的另一个实施例的结构示意图；所述第一驱动模块103包括第九三极管Q9、第十三极管Q10、第十一三极管Q11、第十二三极管Q12、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20和第二十一电阻R21；
所述第九三极管Q9的集电极与所述第一驱动模块103的电源输入端VCC2连接，所述第九三极管Q9的基极通过所述第十五电阻R15与所述第一驱动模块103的电源输入端VCC2连接，所述第九三极管Q9的发射极与所述第十三极管Q10的发射极连接，所述第十三极管Q10的集电极接地，所述第十三极管Q10的基极与所述第九三极管Q9的基极连接，且所述第十三极管Q10的基极还通过所述第十七电阻R17与地连接，所述第九三极管Q9的发射极通过所述第十九电阻R19与地连接；
所述第十一三极管Q11的集电极与所述第九三极管Q9的基极连接，所述第十一三极管Q11发射极通过所述第十八电阻R18与地连接，所述第十一三极管Q11的基极与所述第十二三极管Q12的基极连接，所述第十二三极管Q12的发射极通过所述第十六电阻R16与所述第一驱动模块103的电源输入端VCC2连接，所述第十二三极管Q12的基极与所述第十二三极管Q12的发射极连接，所述第十二三极管Q12的集电极通过所述第二十电阻R20与所述第一驱动模块103的驱动检测端连接，所述第一驱动模块103的驱动输出端通过所述第二十一电阻R21与所述第九三极管Q9的发射极连接；
如图8所示，图8是本发明提供的同步整流电路的第二驱动模块104的另一个实施例的结构示意图；所述第二驱动模块104还包括第十三三极管Q13、第十四三极管Q14、第十五三极管Q15、第十六三极管Q16、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27和第二十八电阻R28；
所述第十三三极管Q13的集电极与所述第二驱动模块104的电源输入端VCC2连接，所述第十三三极管Q13的基极通过所述第二十二电阻R22与所述第二驱动模块104的电源输入端VCC2连接，所述第十三三极管Q13的发射极与所述第十四三极管Q14的发射极连接，所述第十四三极管Q14的集电极接地，所述第十四三极管Q14的基极与所述第十三三极管Q13的基极连接，且所述第十四三极管Q14的基极还通过所述第二十四电阻R24与地连接，所述第十三三极管Q13的发射极通过所述第二十六电阻R26与地连接；
所述第十五三极管Q15的集电极与所述第十三三极管Q13的基极连接，所述第十五三极管Q15发射极通过所述第二十五电阻R25与地连接，所述第十五三极管Q15的基极与所述第十六三极管Q16的基极连接，所述第十六三极管Q16的发射极通过所述第二十三电阻R23与所述第二驱动模块104的电源输入端VCC2连接，所述第十六三极管Q16的基极与所述第十六三极管Q16的发射极连接，所述第十六三极管Q16的集电极通过所述第二十七电阻R27与所述第二驱动模块104的驱动检测端连接，所述第二驱动模块104的驱动输出端通过所述第二十八电阻R28与所述第十三三极管Q13的发射极连接；
以下将结合图2、图7和图8描述在第一驱动模块103和第二驱动模块104为第二种实施方式时同步整流回路的工作原理：
当变压器T1传递到其副边的第一整流输入端VS1为高电平、第二整流输入端VS2为低电平时，第一驱动模块103的驱动检测端检测到第一整流输入端VS1为高电平，第十二三极管Q12截止，第十一三极管Q11导通，使得第九三极管Q9和第十三极管Q10的基极连接网络点(第一控制输出端A-Clock)拉至低电平，进而第九三极管Q9截止，第十三极管Q10导通，导致第一驱动模块103的驱动输出端下拉至低电平，使得第一专用功率MOSFET截止；而第二驱动模块104的驱动检测端检测到第二整流输入端VS2为低电平，第十六三极管Q16导通，而第十五三极管Q15截止，使得第十三三极管Q13和第十四三极管Q14的基极连接网络(第二控制输出端B-Clock)拉至高电平，进而第十三三极管Q13导通，第十四三极管Q14截止，导致第二驱动模块104的驱动输出端上拉至高电平，使得第二专用功率MOSFET导通。
同理，当变压器T1传到其副边的第一整流输入端VS1为低电平、第二整流输入端VS2为高电平时，第一驱动模块103的第一控制输出端A-Clock为高电平，使得其驱动输出端为高电平，进而第一专用功率MOSFET导通；而第二驱动模块104的第二控制输出端B-Clock为低电平，进而第二专用功率MOSFET截止。
从而，结合上述描述可知，在上述第二种实施方式中，结合图3和图4提供的第一互锁模块105和第二互锁模块106的实施方式，则与第一互锁模块105和第二互锁模块106连接的两个端点，即第一控制输出端A-Clock和第二控制输出端B-Clock在上述第二种实施方式提供的电路中的位置为：，所述第一驱动模块103的第一控制输出端A-Clock为所述第一驱动模块103的第九三极管Q9的基极；所述第二驱动模块104的第二控制输出端B-Clock为所述第二驱动模块104的第十三三极管Q13的基极。
结合图3和图4提供的第一互锁模块105和第二互锁模块106的工作原理可知：
当第一互锁模块105与第一驱动模块103连接的第一控制输出端A-Clock为低电平时，第一互锁模块105控制第一开关管Q1截止，则第二控制输出端B-Clock的电平上拉至高电平；而第一控制输出端A-Clock为高电平时，第一互锁模块105控制第一开关管Q1导通，则第二控制输出端B-Clock的电平下拉至地，为低电平。
另一方面，当第二互锁模块106与第二驱动模块104连接的第二控制输出端B-Clock为高电平时，第二互锁模块106控制第二开关管Q2导通，则第二控制输出端B-Clock的电平下拉至低电平；而第二控制输出端B-Clock为低电平时，第二互锁模块106控制第二开关管Q2截止，则第二控制输出端B-Clock的电平上拉至高电平。
因而，始终控制第一驱动模块103的驱动输出端与第二驱动模块104的驱动输出端的输出电平相异，从而控制第一专用功率MOSFET和第二专用功率MOSFET的导通状态相异，避免同步整流回路中的两个MOSFET共通。
实施本发明实施例，具有如下有益效果：
本发明实施例提供的同步整流互锁电路，在同步整流回路中提供第一互锁模块105和第二互锁模块106；其中，同步整流回路包括驱动第一整流模块101的专用功率MOSFET工作的第一驱动模块103和驱动第二整流模块102的专用功率MOSFET工作的第二驱动模块104，则第一互锁模块105通过检测第一驱动模块103的用于控制第一驱动模块103输出的电平的第一控制输出端A-Clock的电平，然后根据第一控制输出端A-Clock的电平使得第二驱动模块104的用于控制第二驱动模块104输出的电平的第二控制输出端B-Clock的电平异于检测到第一控制输出端A-Clock的电平，同理，第二互锁模块106也控制第一控制输出端A-Clock异于检测到的第二检测是输出端的电平，两者互相配合，始终将同步整流回路中的两专用功率MOSFET工作状态相异，即只有一个专用功率MOSFET处于导通状态。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (12)

1.一种同步整流互锁电路，其特征在于，包括第一互锁模块和第二互锁模块；
所述第一互锁模块用于检测驱动同步整流回路的第一整流模块工作的第一驱动模块的第一控制输出端的电平，并根据所述第一控制输出端的电平，控制驱动所述同步整流回路的第二整流模块工作的第二驱动模块的第二控制输出端的电平异于所述第一控制输出端的电平；其中，所述第一控制输出端用于控制所述第一驱动模块输出驱动所述第一整流模块工作的电平；所述第二控制输出端用于控制所述第二驱动模块输出驱动所述第二整流模块工作的电平；
所述第二互锁模块用于检测所述第二控制输出端的电平，并根据所述第二控制输出端的电平，控制所述第一控制输出端的电平异于所述第二控制输出端的电平；
其中，所述第一互锁模块包括第一串联二极管组、第一电容和第一开关管；
所述第一串联二极管组的正极用于与所述第一控制输出端连接，所述第一串联二极管组的负极与所述第一开关管的控制端连接，所述第一电容的一端用于与所述第一控制输出端连接，所述第一电容的另一端与所述第一串联二极管组的负极连接，所述第一开关管的输入端用于与所述第二控制输出端连接，所述第一开关管的输出端与地连接；
所述第二互锁模块包括第二串联二极管组、第二电容和第二开关管；
所述第二串联二极管组的正极用于与所述第二控制输出端连接，所述第二串联二极管组的负极与所述第二开关管的控制端连接，所述第二电容的一端用于与所述第二控制输出端连接，所述第二电容的另一端与所述第二串联二极管组的负极连接，所述第二开关管的输入端用于与所述第一控制输出端连接，所述第二开关管的输出端与地连接。
2.如权利要求1所述的同步整流互锁电路，其特征在于，所述第一互锁模块还包括连接于所述第一串联二极管组的负极与所述第一开关管的控制端之间的第一电阻，和连接于所述第一开关管的控制端与输出端之间的第二电阻；
所述第二互锁模块还包括连接于所述第二串联二极管组的负极与所述第二开关管的控制端之间的第三电阻，和连接于所述第二开关管的控制端与输出端之间的第四电阻。
3.如权利要求1或2所述的同步整流互锁电路，其特征在于，所述第一开关管为N沟道MOS管；其中，所述第一开关管的控制端为N沟道MOS管的栅极，所述第一开关管的输入端为N沟道MOS管的漏极，所述第一开关管的输出端为N沟道MOS管的源极；
所述第二开关管为N沟道MOS管；其中，所述第二开关管的控制端为N沟道MOS管的栅极，所述第二开关管的输入端为N沟道MOS管的漏极，所述第二开关管的输出端为N沟道MOS管的源极。
4.如权利要求1或2所述的同步整流互锁电路，其特征在于，所述第一串联二极管组由两个二极管串联而成；所述第二串联二极管组由两个二极管串联而成。
5.如权利要求1所述的同步整流互锁电路，其特征在于，所述同步整流回路还包括均设置在变压器副边上的第一整流输入端、第二整流输入端、整流输出端和第三电容；所述第一整流模块包括第一专用功率MOSFET，所述第二整流模块包括第二专用功率MOSFET；
所述第一整流输入端与所述第一专用功率MOSFET的漏极连接，所述第一专用功率MOSFET的源极与所述第三电容的第一端连接，所述第三电容的第二端与所述整流输出端连接；所述第二整流输入端与所述第二专用功率MOSFET的漏极连接，所述第二专用功率MOSFET的源极与所述第三电容的第一端连接，所述第三电容的第一端还与地连接；
所述第一驱动模块的驱动检测端与所述第一整流输入端连接，所述第一驱动模块的驱动输出端与所述第一专用功率MOSFET的栅极连接；所述第二驱动模块的驱动检测端与所述第二整流输入端连接，所述第二驱动模块的驱动输出端与所述第二专用功率MOSFET的栅极连接。
6.如权利要求5所述的同步整流互锁电路，其特征在于，所述第一驱动模块还包括第一三极管、第二三极管、第三三极管和第四三极管；
所述第一三极管的发射极与所述第一驱动模块的驱动检测端连接，所述第一三极管的集电极与所述第一三极管的基极连接，所述第一驱动模块的电源输入端与所述第一三极管的基极连接，所述第一驱动模块的电源输入端还与所述第二三极管的集电极连接，所述第二三极管的发射极与地连接，所述第二三极管的基极与所述第一三极管的基极连接；
所述第三三极管的基极与所述第二三极管的集电极连接，所述第三三极管的集电极与所述第一驱动模块的电源输入端连接，所述第三三极管的发射极与所述第四三极管的发射极连接，所述第四三极管的基极与所述第三三极管的基极连接，所述第四三极管的集电极与地连接，所述第三三极管的发射极与所述第一驱动模块的驱动输出端连接；
以及，所述第二驱动模块还包括第五三极管、第六三极管、第七三极管和第八三极管；
所述第五三极管的发射极与所述第二驱动模块的驱动检测端连接，所述第五三极管的集电极与所述第五三极管的基极连接，所述第二驱动模块的电源输入端与所述第五三极管的基极连接，所述第二驱动模块的电源输入端还与所述第六三极管的集电极连接，所述第六三极管的发射极与地连接，所述第六三极管的基极与所述第五三极管的基极连接；
所述第七三极管的基极与所述第六三极管的集电极连接，所述第七三极管的集电极与所述第二驱动模块的电源输入端连接，所述第七三极管的发射极与所述第八三极管的发射极连接，所述第八三极管的基极与所述第七三极管的基极连接，所述第八三极管的集电极与地连接，所述第七三极管的发射极与所述第二驱动模块的驱动输出端连接。
7.如权利要求6所述的同步整流互锁电路，其特征在于，所述第一驱动模块还包括连接于所述第一三极管的发射极与所述第一驱动模块的驱动检测端之间的第一二极管；其中，所述第一三极管的发射极与所述第一二极管的正极连接，所述第一二极管的负极与所述第一驱动模块的驱动检测端连接；
所述第二驱动模块还包括连接于所述第五三极管的发射极与所述第二驱动模块的驱动检测端之间的第二二极管；其中，所述第五三极管的发射极与所述第二二极管的正极连接，所述第二二极管的负极与所述第二驱动模块的驱动检测端连接。
8.如权利要求6所述的同步整流互锁电路，其特征在于，所述第一驱动模块还包括第三二极管；所述第三二极管的正极与所述第一三极管的基极连接，所述第三二极管的负极与所述第四三极管的基极连接；
所述第二驱动模块还包括第四二极管；所述第四二极管的正极与所述第五三极管的基极连接，所述第四二极管的负极与所述第八三极管的基极连接。
9.如权利要求7所述的同步整流互锁电路，其特征在于，所述第一驱动模块还包括：连接于所述第二三极管的集电极与所述第一驱动模块的电源输入端的第五电阻、连接于所述第一三极管的基极与所述第一驱动模块的电源输入端的第六电阻、连接于所述第四三极管的基极与地之间的第七电阻、连接于所述第三三极管的发射极与地之间的第八电阻、连接于所述第一二极管的负极与所述第一驱动模块的驱动检测端的第九电阻和连接于所述第二三极管的发射极与地之间的第五二极管；
所述第二驱动模块还包括：连接于所述第六三极管的集电极与所述第二驱动模块的电源输入端的第十电阻、连接于所述第五三极管的基极与所述第一驱动模块的电源输入端的第十一电阻、连接于所述第八三极管的基极与地之间的第十二电阻、连接于所述第七三极管的发射极与地之间的第十三电阻、连接于所述第二二极管的负极与所述第二驱动模块的驱动检测端的第十四电阻和连接于所述第六三极管的发射极与地之间的第六二极管。
10.如权利要求6至9任一项所述的同步整流互锁电路，其特征在于，所述第一驱动模块的第一控制输出端为所述第一驱动模块的第三三极管的基极；所述第二驱动模块的第二控制输出端为所述第二驱动模块的第七三极管的基极。
11.如权利要求5所述的同步整流互锁电路，其特征在于，所述第一驱动模块包括第九三极管、第十三极管、第十一三极管、第十二三极管、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第二十电阻和第二十一电阻；
所述第九三极管的集电极与所述第一驱动模块的电源输入端连接，所述第九三极管的基极通过所述第十五电阻与所述第一驱动模块的电源输入端连接，所述第九三极管的发射极与所述第十三极管的发射极连接，所述第十三极管的集电极接地，所述第十三极管的基极与所述第九三极管的基极连接，且所述第十三极管的基极还通过所述第十七电阻与地连接，所述第九三极管的发射极通过所述第十九电阻与地连接；
所述第十一三极管的集电极与所述第九三极管的基极连接，所述第十一三极管发射极通过所述第十八电阻与地连接，所述第十一三极管的基极与所述第十二三极管的基极连接，所述第十二三极管的发射极通过所述第十六电阻与所述第一驱动模块的电源输入端连接，所述第十二三极管的基极与所述第十二三极管的发射极连接，所述第十二三极管的集电极通过所述第二十电阻与所述第一驱动模块的驱动检测端连接，所述第一驱动模块的驱动输出端通过所述第二十一电阻与所述第九三极管的发射极连接；
所述第二驱动模块还包括第十三三极管、第十四三极管、第十五三极管、第十六三极管、第二十二电阻、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二十七电阻和第二十八电阻；
所述第十三三极管的集电极与所述第二驱动模块的电源输入端连接，所述第十三三极管的基极通过所述第二十二电阻与所述第二驱动模块的电源输入端连接，所述第十三三极管的发射极与所述第十四三极管的发射极连接，所述第十四三极管的集电极接地，所述第十四三极管的基极与所述第十三三极管的基极连接，且所述第十四三极管的基极还通过所述第二十四电阻与地连接，所述第十三三极管的发射极通过所述第二十六电阻与地连接；
所述第十五三极管的集电极与所述第十三三极管的基极连接，所述第十五三极管发射极通过所述第二十五电阻与地连接，所述第十五三极管的基极与所述第十六三极管的基极连接，所述第十六三极管的发射极通过所述第二十三电阻与所述第二驱动模块的电源输入端连接，所述第十六三极管的基极与所述第十六三极管的发射极连接，所述第十六三极管的集电极通过所述第二十七电阻与所述第二驱动模块的驱动检测端连接，所述第二驱动模块的驱动输出端通过所述第二十八电阻与所述第十三三极管的发射极连接。
12.如权利要求11所述的同步整流互锁电路，其特征在于，所述第一驱动模块的第一控制输出端为所述第一驱动模块的第九三极管的基极；所述第二驱动模块的第二控制输出端为所述第二驱动模块的第十三三极管的基极。
CN201710164256.XA 2017-03-20 2017-03-20 同步整流互锁电路 Active CN106849704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710164256.XA CN106849704B (zh) 2017-03-20 2017-03-20 同步整流互锁电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710164256.XA CN106849704B (zh) 2017-03-20 2017-03-20 同步整流互锁电路

Publications (2)

Publication Number Publication Date
CN106849704A CN106849704A (zh) 2017-06-13
CN106849704B true CN106849704B (zh) 2019-05-10

Family

ID=59131175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710164256.XA Active CN106849704B (zh) 2017-03-20 2017-03-20 同步整流互锁电路

Country Status (1)

Country Link
CN (1) CN106849704B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107612345B (zh) * 2017-09-28 2020-04-21 张家港市华为电子有限公司 一种用于dc/dc变换器的全波整流电路的驱动电路
CN108281415B (zh) * 2017-12-28 2020-03-31 山东芯诺电子科技股份有限公司 两片式同步整流二极管
CN113472206A (zh) * 2021-05-25 2021-10-01 中国电子科技集团公司第四十一研究所 一种自驱动同步整流电路
CN115811237A (zh) * 2023-01-17 2023-03-17 长城电源技术有限公司 同步整流控制电路及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148627A2 (en) * 2000-04-04 2001-10-24 Artesyn Technologies, Inc. A DC-to-DC power converter
CN1350717A (zh) * 1999-03-11 2002-05-22 艾利森公司 具有浮置栅的同步整流器的通用自驱动同步整流方案
WO2009078728A1 (en) * 2007-12-14 2009-06-25 Eltek Valere As Protection system
CN203896179U (zh) * 2014-04-30 2014-10-22 广州视源电子科技股份有限公司 一种驱动互锁电路
CN104659751A (zh) * 2013-11-20 2015-05-27 艾默生网络能源系统北美公司 一种整流电路的保护电路及电源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350717A (zh) * 1999-03-11 2002-05-22 艾利森公司 具有浮置栅的同步整流器的通用自驱动同步整流方案
EP1148627A2 (en) * 2000-04-04 2001-10-24 Artesyn Technologies, Inc. A DC-to-DC power converter
WO2009078728A1 (en) * 2007-12-14 2009-06-25 Eltek Valere As Protection system
CN104659751A (zh) * 2013-11-20 2015-05-27 艾默生网络能源系统北美公司 一种整流电路的保护电路及电源
CN203896179U (zh) * 2014-04-30 2014-10-22 广州视源电子科技股份有限公司 一种驱动互锁电路

Also Published As

Publication number Publication date
CN106849704A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106849704B (zh) 同步整流互锁电路
CN204065223U (zh) 一种光耦驱动的过零检测电路
CN204967246U (zh) Igbt短路检测保护电路及基于igbt的可控整流电路
CN204886405U (zh) 一种双电源隔离电路
CN206727977U (zh) Igbt驱动控制电路
CN108718152A (zh) 交错式pfc控制电路及电机驱动电路
CN204362337U (zh) 电磁加热控制电路及电磁加热设备
CN202383199U (zh) 一种相序及过零检测电路结构
CN109742954A (zh) 一种dc/dc变换器
CN106849722A (zh) 一种改进型heric单相逆变器
CN103973134B (zh) 直流电源装置及提高其功率因数的pwm脉冲控制方法
CN208572049U (zh) 一种igbt控制驱动保护模块
CN204391741U (zh) 浪涌保护电路
CN203326865U (zh) 一种同步整流管驱动装置
CN104483579A (zh) 一种开关量采集电路
CN204302420U (zh) 一种开关量采集电路
CN208820752U (zh) 一种超低开通压降单向开关电路
CN105186904B (zh) CoolMosfet中点钳位I型三电平拓扑电路及逆变器
CN105226925B (zh) 一种反激式单相逆变器及其控制方法
CN201839197U (zh) 一种igbt驱动电压的过压欠压保护锁定电路
CN208861199U (zh) 一种带钳位功能的多级降压稳压电路
CN106787048A (zh) 具备自动识别输入电压功能的充电器
CN103515802A (zh) 一种智能化开关插座及智能型开关排插
CN103973090B (zh) 三相电压型pwm整流器电压分级软启动电路及其控制方法
CN203135735U (zh) 直流电源装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant