CN204065223U - 一种光耦驱动的过零检测电路 - Google Patents

Abstract

本实用新型涉及一种过零检测电路，特别是一种交流状态下可控硅两端的过零信号检测技术。本实用新型公开了一种具有高精度的过零检测电路，包括顺次供电电路（11）、过零信号整形电路（12）、过零信号输出电路（13）及电压钳位电路（113）；其中过零信号整形电路（12）主要由两个NPN型三极管（Q3、Q6）、两个PNP型三极管（Q4、Q6）及四个储能电容（C2、C3、C4、C5）组成，过零信号输出电路（13）主要由两个光耦器件（IC1、IC2）和信号驱动电路（132）组成。本实用新型的具有高精度的过零检测器用于检测交流输入信号的过零点，可以直接连接到功率组件的两端获取过零信号。

Description

一种光耦驱动的过零检测电路

技术领域

本实用新型涉及一种交流状态下可控硅两端的过零信号检测技术。 

背景技术

过零检测是利用电子电路检测交流电源的过零点。现有技术是利用光耦器件来实现的，当交流电源接入点两端的电势差不为零时触发光耦工作，此方法需要直接从交流电源的接入端取电，例如发明专利CN 102890184 A中的一种基于光耦的过零检测电路的设计形式，当电流电源电压比较高时，为了保护光耦器件限流电阻取值较大，当交流电源压差低时不能触发光耦器件导通，同时限流电阻的阻值随着会随着温度变化存在一定的浮动，使电路检测出的过零点出现失真。这种利用光耦器件实现过零检测的方法需要直接从交流电源接入端取电，当配合功率器件工作时，需要有特定的接线方式，且接线复杂易出错。现有技术也有利用硬件过零比较器来实现过零检测点，但是此方法电路复杂，且需要双电源才能实现过零信号的检测，同时该方法在配合功率器件应用时也需要特定的接线方式，否则不能正常工作。现有技术中也有利用硬件过零比较器例如发明专利CN 102497144 A中提出的一种基于硬件比较采集过零点的直流无刷电机驱动控制装置，这种电路的设计方法复杂，且需要双电源驱动才能实现过零信号的检测，同时该方法在配合功率器件应用时需要特定的接线方式，否则不能正常工作。 

实用新型内容

针对上述现有技术，本实用新型解决的技术问题是提供一种过零信号检测电路，可以直接连接到功率器件两端检测过零信号，并且输出的过零信号波形宽度稳定精度更高。 

为解决上述问题，本实用新型的过零信号检测电路包括：供电电路、过零信号整形电路、过零信号输出电路及电压钳位电路；所述的供电电路与交流信号的两个输入端相连为过零信号整形电路中的三极管提供偏置电压和交流信号，过零信号整形电路将供电电路输入的交流信号的波形进行整形后触发过零信号输出电路中光耦器件的交替导通，在交流信号输入端信号过零点时过零信号输出电路输出过零信号。 

所述的供电电路由压降电路及交流半周整流电路组成。所述供电电路与两个交流信号输入端相连，两个交流信号输入端分别为交流信号输入端的第一、第二输入端；所述的压降电路与交流信号的第一输入端相连后连接交流半周整流电路，为零信号整形电路中的三极管提供合适的偏压和交流信号；所述的交流半周整流电路由两个二极管D3、D4组成，为交流输入正负信号提供不同的通路，二极管D3的阳极和二极管D4的阴极相连，其连接节点与压降电路相连，二极管D3的阴极和二极管D4的阳极作为供电电路的两个输出端与过零信号整形电路相连。 

所述的过零信号整形电路由四个三极管、储能电容C2、储能电容C3、储能电容C4、储能电容C5及五个电阻组成；过零信号整形电路中的四个三极管分为两组，每组都由一个NPN型三极管的发射极和一个PNP型三极管的发射极相连组成；两组三极管中的NPN型三极管和PNP型三极管的连接节点均连接到第二交流信号输入端上；第一组中的三极管根据供电电路输入的交流信号的正负交替导通；第二组中的三极管根据第一组三极管传输的信号交替导通，向过零信号输出电路的输入端输出触发信号；第一组中的NPN型晶体管的集电极通过储能电容C4与第二组中的PNP型晶体管的基极相连，第一组中的PNP型晶体管的集电极通过储能电容C5与第二组中的NPN型晶体管的基极相连，第一组三极管中的NPN型晶体管的基极和PNP型晶体管的基极相连后其节点通过电阻R2连接到第一交流信号输入端上，第一组三极管中的NPN型晶体管的集电极和PNP型晶体管的集电极分别串联一个电阻后作为过零信号整形电路的两个输入端与供电电路的输出端相连；第二组三极管中的NPN型晶体管的集电极和PNP型晶体管的集电极作为过零信号整形电路的第一、第二输出端与过零信号输出电路相连；储能电容C2串接在过零信号整形电路的第一输入端和第一组晶体管的连接节点之间，储能电容C3串联在过零信号整形电路的第二输入端和第一组晶体管的连接节点之间。 

所述的过零信号输出电路由光耦电路、信号驱动电路、电阻R4、电阻R7及过零信号输出端IO构成；光耦电路由两个光耦器件构成；第一个光耦器件的输入正极通过一个限流电阻R4与过零信号整形电路的第一输入端相连，第一个光耦器件的输入负极与过零信号整形电路的第一输出端相连；第二个光耦器件的输入正极与过零信号整形电路的第二输出端相连，第二个光耦器件的输入负极通过一个限流电阻R7与过零信号整形电路的第二输入端相连。第一个光耦器件的输出正极和第二个光耦器件的输出正极相连作为光耦电路的第一输出端，第一个光耦器件的输出负极和第二个光耦器件的输出负极相连作为光耦电路的第二输出端，光耦电路的两个输出端分别与信号驱动电路的两个输入端相连，控制信号驱动电路的导通状态，由连接在信号驱动电路上的过零信号输出端IO输出过零信号。 

所述的电压钳位电路由稳压二极管D1和稳压二极管D2组成；稳压二极管D1的阳极和稳压二极管D2的阳极相连后并接在压降电路（111）和第二交流信号输入端上，用来保护电路在输入电压过大时不会被击穿。 

在上述技术方案中，运用储能电容为过零信号整形电路的第二组三极管进行供电，交替的为过零信号输出电路中的两个光耦器件提供短暂的触发信号后输出过零信号，相比传统的过零检测电路将交流电源连接较大的限流电阻后直接控制光耦器件的通断来输出过零信号的电路精度更高，当配合功率器件工作时，传统的过零检测电路需要有特定的接线方式，且接线复杂易出错，改进的技术方案的交流信号输入端能够直接与负载相连，减少过零信号的失真。 

作为本实用新型的进一步改进，所述的压降电路可以由一个电阻和一个电容并联组成。 

作为本实用新型的进一步改进，所述的信号驱动电路可以由NPN型三极管Q7、电阻R9、R10、R11及直流电源V组成；NPN型三极管Q7的发射极接地，基极通过电阻R10后接地；NPN型三极管Q7的集电极通过电阻R11与直流电源V相连后作为信号驱动电路（132）的第一输入端，NPN型三极管Q7的基极串联电阻R9后作为信号驱动电路（132）的第二输入端，这两个输入端分别与光耦电路（131）的第一、第二输出端相连；过零信号输出端I0接在NPN型三极管Q7的集电极处。 

作为本实用新型的进一步改进，所述的信号驱动电路可以由一个反向电路构成。当光耦电路断开时，信号输出端输出高电平；当光耦电路导通时，过零信号输出端IO输出低电平。 

附图说明

图1 是本实用新型的第一种实施例的电路结构示意图。 

图2 是本实用新型的第二种实施例的电路结构示意图。 

图3是本实用新型的第三种实施例的电路结构示意图。 

具体实施方式

现结合附图和具体实施方式对本实用新型进一步说明。 

实施例1： 

本实用新型的固态继电器的第一种实施方式如图1所示，包括供电电路11、过零信号整形电路12、过零信号输出电路13及电压钳位电路113。

供电电路11由压降电路111及交流半周整流电路112组成。供电电路（11）直接与两个交流信号输入端相连，两个交流信号输入端分别为第一交流信号输入端和第二交流信号输入端；所述的压降电路211由电阻R1和电容C1并联组成，其并联的两个节点中的一个第一交流信号输入端相连，另一个节点与半周整流电路112相连；所述的半周整流电路212由二极管D3和二极管D4组成，二极管D3的阳极与二极管D4的阴极相串联，其节点与压降电路111相连，二极管D3的阴极和二极管D3的阳极作为供电电路的第一、第二输出端连接过零信号整形电路12。 

过零信号整形电路12由NPN型三极管Q3、PNP型三极管Q4、NPN型三极管Q5和PNP型三极管Q6、储能电容C2、储能电容C3、储能电容C4、储能电容C5及电阻R2、电阻R3、电阻R5、电阻R6、电阻R8构成。NPN型三极管Q3的发射极和PNP型三极管Q4发射极相连，NPN型三极管Q3的集电极串联电阻R3后作为过零信号整形电路12的第一输入端，PNP型三极管Q4的集电极串联电阻R6后作为过零信号整形电路12的第二输入端，两个输入端分别与供电电路11的第一、第二输出端相连；NPN型三极管Q3的基极和PNP型三极管Q4的基极相连后的节点通过电阻R2连接到第一交流信号输入端上，NPN型三极管Q3的发射极和PNP型三极管Q4发射极相连接的节点连接到第二交流信号输入端上；储能电容C2串接在过零信号整形电路12的第一输入端与NPN型三极管Q3的发射极之间；储能电容C3串接在过零信号整形电路12的第二输入端与PNP型三极管Q4发射极之间；PNP型三极管Q5的发射极和NPN型三极管Q6的发射极相连接，其连接节点与第二交流信号输入端相连，PNP型三极管Q5的基极串联储能电容C4后与PNP型三极管Q4的集电极相连，PNP型三极管Q6的基极串联储能电容C5后与PNP型三极管Q3的集电极相连，电阻R5串接在NPN型三极管Q5的基极和发射极之间，电阻R6串接在NPN型三极管Q6的基极和发射极之间，NPN型三极管Q5和PNP型三极管Q6的集电极作为过零信号整形电路的第一、第二输出端与过零信号输出电路13相连。 

过零信号输出电路13由光耦电路131、信号驱动电路132、电阻R4、电阻R7及过零信号输出端IO构成。所述的光耦电路131由光耦器件IC1和光耦器件IC2构成；光耦器件IC1的输入正极连接电阻R4后与过零信号整形电路12的第一输入端相连，光耦器件IC1的输入负极与过零信号整形电路12的第一输出端相连；光耦器件IC2的输入负极串连接电阻R7后与过零信号整形电路12的第二输入端相连，光耦器件IC2中的输入正极与过零信号整形电路12的第二输出端相连。光敏器件IC1的输出正极与光敏器件IC2的输出正极相连的节点作为作为光耦电路131的第一输出端，光敏器件IC1的输出负极和光敏器件IC2的输出负极相连的节点作为光耦电路131的第二输出端，光耦电路131的两个输出端与信号驱动电路132相连；所述的信号驱动电路132由NPN型三极管Q7、电阻R9、R10、R11及直流电源V组成；NPN型三极管Q7的发射极接地，NPN型三极管Q7的基极连接电阻R10后接地；NPN型三极管Q7的集电极通过电阻R11与直流电源V相连后作为信号驱动电路132的第一输入端，NPN型三极管Q7的基极串联电阻R9后作为信号驱动电路132的第二输入端，这两个输入端分别与光耦电路131的第一、第二输出端相连；过零信号输出端IO接在NPN型三极管Q7的集电极处；光耦电路131的导通状态控制信号驱动电路132的导通与断开，根据光耦电路131输入给信号驱动电路132的信号过零信号输出端IO输出过零信号。 

电压钳位电路113由稳压二极管D1和稳压二极管D2组成；稳压二极管D1的阳极和稳压二极管D2的阳极相连，稳压二极管D1的阴极与二极管D3和二极管D4的连接节点相连，稳压二极管D2的阴极与第二交流信号输入端相连。通过增加电压钳位电路113可以保护整体电路在输入电压过大时不会被击穿烧毁。 

当第一交流信号输入端处于交流正半周信号时，半周整流电路112中的二极管D3导通，D4截止；此时NPN型三极管Q3的基极电位高于发射极电位，NPN型三极管Q3导通，NPN型三极管Q3的集电极电位迅速下降，由于储能电容C5两端的电压不能突变，使得PNP型三极管Q6的基极产生一个负电压的三角脉冲，使PNP型三极管Q6导通，触发光耦器件IC2的导通，光耦器件IC2的导通又触发了NPN型三极管Q7的导通，NPN型三极管Q7的集电极电位迅速下降使过零信号输出端I0输出低电平；由于储能电容C5上的电压迅速下降，所以光耦器件IC2只会被触发工作很短的时间，当光耦器件IC2断开时，NPN型三极管Q7截止，过零信号输出端I0输出高电平。 

当第二交流信号输入端处于交流正半周信号时，半周整流电路112中的二极管D4导通，D3截止；此时PNP型三极管Q4的基极电位低于发射极电位，PNP型三极管Q4导通，PNP型三极管Q4的集电极电位迅速上升，由于储能电容C4两端的电压不能突变，使得NPN型三极管Q5的基极产生一个正电压的三角脉冲，使NPN型三极管Q5导通，触发光耦器件IC1的导通，光耦器件IC1的导通又触发了NPN型三极管Q7的导通，NPN型三极管Q7的集电极电位迅速下降使过零信号输出端IO输出低电平；由于储能电容C4上的电压迅速下降，所以光耦器件IC2只会被触发工作很短的时间，当光耦器件IC1断开时，NPN型三极管Q7截止，过零信号输出端IO输出高电平。 

在整个交流信号周期上，光耦器件IC1和IC2在交流信号半周期的过零点处交替的被短暂触发导通使过零信号输出端IO在交流信号的过零点输出低电平。 

通过如上所述过零检测电路中过零信号输出端IO的输出电平就能判断交流输入信号的过零点，同时交流信号输入端可以直接与交流负载相连。 

实施例2： 

优选的，如图2所示，作为本实用新型的进一步改进，实施例1的过零检测电路中的信号驱动电路132由直流电源V、电阻R12组成；过零信号输出端IO输接在过零信号整形电路的第一输出端上。

实施例3： 

优选的，如图3所示，作为本实用新型的进一步改进，实施例1或2的过零检测电路中的信号驱动电路132后增加一个CMOS反相器1322；所述的方向器由电阻R13、PMOS管Q7、NMOS管Q8构成；PMOS管Q7和NMOS管Q8的漏极相连的节点与过零信号整形电路的第一输出端相连，PMOS管Q7的源极通过电阻R13与直流电源V相连，NMOS管Q8的源极与地相连，PMOS管Q7和NMOS管Q8的栅极相连后的节点连接过零信号输出端IO；当光耦器件IC1或光耦器件IC2导通时过零信号输出端IO输出高电平，当光耦器件IC1和光耦器件IC2均断开时过零信号输出端IO输出低电平。

以上所列举的3个实施例中的压降电路的电路形态除了上述实施例中的结构外还可以有其它形式的设计方法，比如单独使用一个电阻作为压降电路等；供电电路的保护电路除上述实施例中的结构外还可以有其它形式的设计方法，比如供电电路增加串联限幅保护电路、RC阻容吸收回路等；信号驱动电路可以采用其他电路结构，如使用同相缓冲器或开关芯片等。 

尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。 

Claims (5)

1.一种光耦驱动的过零检测电路，包括：供电电路（11）、过零信号整形电路（12）、过零信号输出电路（13）及电压钳位电路（113）；其特征在于：

供电电路（11）由压降电路（111）及交流半周整流电路（112）组成；供电电路（11）直接与两个交流信号输入端相连，两个交流信号输入端分别为第一交流信号输入端和第二交流信号输入端；所述的压降电路（111）连接第一交流信号输入端后与交流半周整流电路（112）相连；所述的交流半周整流电路（112）由二极管D3和二极管D4组成，二极管D3的阳极与二极管D4的阴极相连，其串联节点与压降电路（111）相连，二极管D3的阴极和二极管D4的阳极分别作为供电电路的第一、第二输出端连接过零信号整形电路（12）；

过零信号整形电路（12）由NPN型三极管Q3、PNP型三极管Q4、NPN型三极管Q5和PNP型三极管Q6、储能电容C2、储能电容C3、储能电容C4和储能电容C5及电阻R2、电阻R3、电阻R5、电阻R6和电阻R8组成；NPN型三极管Q3的发射极和PNP型三极管Q4发射极相连，NPN型三极管Q3的集电极串联电阻R3后作为过零信号整形电路（12）的第一输入端，PNP型三极管Q4的集电极串联电阻R6后作为过零信号整形电路（12）的第二输入端，过零信号整形电路（12）的第一、第二输入端与供电电路（11）的第一、第二输出端相连；NPN型三极管Q3的基极和PNP型三极管Q4的基极相连后的节点通过电阻R2连接到第一交流信号输入端上，NPN型三极管Q3的发射极和PNP型三极管Q4发射极相连后的节点连接到第二交流信号输入端上；储能电容C2串接在过零信号整形电路（12）的第一输入端和NPN型三极管Q3的发射极之间，储能电容C3串联在过零信号整形电路（12）的第二输入端和PNP型三极管Q4发射极之间；PNP型三极管Q5的发射极和NPN型三极管Q6的发射极相连接，其串联节点和NPN型三极管Q3与PNP型三极管Q4的串联节点相连，PNP型三极管Q5的基极串联储能电容C4后与PNP型三极管Q4的集电极相连，PNP型三极管Q6的基极串联储能电容C5后与PNP型三极管Q3的集电极相连，NPN型三极管Q5的基极和发射极间串联电阻R5，PNP型三极管Q6的基极和发射极间串联电阻R6，NPN型三极管Q5的集电极和PNP型三极管Q6的集电极分别作为过零信号整形电路（12）的第一、第二输出端与过零信号输出电路（13）相连；

过零信号输出电路（13）由光耦电路（131）、信号驱动电路（132）、电阻R4、电阻R7及过零信号输出端I0构成；所述的光耦电路（131）由光耦器件IC1和光耦器件IC2构成，光耦器件IC1的输入正极连接电阻R4后与过零信号整形电路(12)的第一输入端相连，光耦器件IC1的输入负极与过零信号整形电路(12)的第一输出端相连；光耦器件IC2的输入负极连接电阻R7后与过零信号整形电路（12）的第二输入端相连，光耦器件IC2中的输入正极与过零信号整形电路（12）的第二输出端相连；光敏器件IC1的输出正极和光敏器件IC2的输出正极相连的节点作为光耦电路（131）的第一输出端，光敏器件IC1的输出负极和光敏器件IC2的输出负极相连的节点作为光耦电路（131）的第二输出端；光耦电路（131）的第一、第二输出端与信号驱动电路（132）相连，信号驱动电路（132）的输出端输出过零检测信号；

所述的电压钳位电路（113）由稳压二极管D1和稳压二极管D2组成；稳压二极管D1的阳极和稳压二极管D2的阳极相连后并接在压降电路（111）和第二交流信号输入端上。

2.根据权利要求1所述的光耦驱动的过零检测电路，其特征是：供电电路（11）中的压降电路（111）可以由一个电阻和一个电容并联组成。

3.根据权利要求1或2所述的光耦驱动的过零检测电路，其特征是：过零信号输出电路（13）中的信号驱动电路（132）是三极管反相电路。

4.根据权利要求3所述的光耦驱动的过零检测电路，其特征是：所述的三极管反相电路由NPN型三极管Q7、电阻R9、R10、R11及直流电源V组成；NPN型三极管Q7的发射极接地，基极通过电阻R10后接地；NPN型三极管Q7的集电极通过电阻R11与直流电源V相连后作为信号驱动电路（132）的第一输入端，NPN型三极管Q7的基极串联电阻R9后作为信号驱动电路（132）的第二输入端，这两个输入端分别与光耦电路（131）的第一、第二输出端相连；过零信号输出端I0接在NPN型三极管Q7的集电极处。

5.根据权利要求1或2所述的光耦驱动的过零检测电路，其特征是：过零信号输出电路（13）中的信号驱动电路（132）由反相器或同相缓冲器或开关芯片构成。