CN106199156A

CN106199156A - 一种交流换相检测电路

Info

Publication number: CN106199156A
Application number: CN201610467034.0A
Authority: CN
Inventors: 方健; 任少东; 方舟; 刘力荣; 酒耐霞; 杨舰; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2016-06-23
Filing date: 2016-06-23
Publication date: 2016-12-07
Anticipated expiration: 2036-06-23
Also published as: CN106199156B

Abstract

本发明属于集成电路技术领域，具体的说涉及一种交流换相检测电路。本发明提出的一种交流换相检测电路可以及时判断系统功率因子的变化情况，并且在系统的功率因子变化时选择不同的检测电路输出来作为最终的交流信号过零以及相位信息输出。本发明结构简单易于集成，能有效提高检测电路功能输出的可靠性。

Description

一种交流换相检测电路

技术领域

本发明属于模拟集成电路技术领域，具体的说涉及一种交流换相检测电路。

背景技术

随着便携式电子产品的快速发展，开关电源逐步向高效、节能的方向发展，为了实现交变信号的检测、控制或调节的目的，同步整流的控制模式以更低的导通损耗而得到广泛的应用。本发明设计了一种适用于同步整流模式开关电源的过零检测电路。目前的过零检测电路有以下几个问题：1,过零点漂移，由于信号不稳定、噪声等因素的影响，在零点附近输入值时常发生抖动，这样容易把这些抖动误判为多次过零。2，相位延迟，当系统的功率因子补位1时，过零检测电路会出现过零点漂移和相位的延迟。

发明内容

本发明的目的，是为了解决现有过零检测电路在系统功率因子变化时不能给出完整的过零及相位信息，提出了一种交流换相检测电路。本发明可以在系统功率因数变化时检测到该变化并且选择输出正确的过零信息及相位信息。

本发明的技术方案为：一种交流换相检测电路，包括第一检测电路A，第二检测电路B，输出选择构成。

如图2所示为交流换相电路的第一检测电路A，包括比较器电路，逻辑输出电路，反馈回路构成。

如图2所示，所述比较器由第一二极管D1、第二二极管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成，其中第一二极管的正极接外部交流输入信号，其负极接第一电阻R1的一端，R1的另一端接第一NMOS管N1的漏极，第一NMOS管N1的源极连接第一PMOS管P1的栅极与第三电阻R3的一端与第六电阻R6的一端；第二二极管的正极接外部交流输入信号，其负极接第二电阻R2的一端，R2的另一端接第二NMOS管N2的漏极，第二NMOS管N2的源极连接第二PMOS管P2的栅极与第四电阻R4的一端与第五电阻R5的一端；第一PMOS管P1的漏极接第五电阻R5的另一端，第二PMOS管P2的漏极接第六电阻R6的另一端；第一NMOS管N1的栅极第二NMOS管N2的栅极、第三电阻R3的另一端与第四电阻R4的另一端接地；第一PMOS管P1的源极与逻辑输出电路的第一NPN管Q1的基极，与第九电阻R9的一端，与第三NMOS管N3的漏极连接；第二PMOS管P2的源极与逻辑输出电路的第二NPN管Q2的基极，与第十电阻R10的一端，与第四NMOS管N4的漏极连接。

所述逻辑输出电路由两部分构成，第一部分由第一NPN管Q1、第九电阻R9、第十一电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成。第二部分由第二NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成。其中第一NPN管N1的发射极与第九电阻R9的另一端连接，第一NPN管N1的集电极与第十一电阻R11的一端，与第一反相器INV1的正极，与第三反相器INV3的正极连接；第一反相器INV1的负极与第二反相器INV2的正极连接，第十一电阻R11的另一端接电源，第二反相器INV2的负极为输出端口；第二NPN管N2的发射极与第十电阻R10的另一端连接，第二NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接；第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口。

所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成；其中第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三NMOS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地；其中第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四NMOS管N4的栅极，第四NMOS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地。

如图3为交流检测电路的第二检测电路B，包括两个比较器，偏置电路部分，反馈回路构成。

如图3所示，所述两个比较器由第五NPN管N5，第六NPN管N6，第七NPN管N7，第八NPN管N8，第九NPN管N9，第十NPN管N10，第十一NPN管N11，第十二NPN管N12，第十三NPN管N13，第十四NPN管N14，第三PNP管P3，第四PNP管P4，第五PNP管P5，第六PNP管P6，第十三电阻R13，第十四电阻R14，第十五电阻R15，第十六电阻R16，第十七电阻R17，第十八电阻R18构成。其中第五NPN管N5的源极与第十五电阻R15的一端连接，与第十七电阻R17的一端连接，与第九NPN管N9的栅极连接，与第十三NPN管N13的栅极连接；第六NPN管N6的源极与第十六电阻R16的一端连接，与第十八电阻 R18的一端连接，与第十NPN管N10的栅极连接，与十二NPN管N12的栅极连接；第五NPN管N5的漏极与第十三电阻R13的一端连接；第十三电阻R13的另一端与输入AC+连接；第六NPN管N6的漏极与第十四电阻R14的一端连接；第十四电阻R14的另一端与输入AC-连接；第十七电阻R17的另一端与第七NPN管N7的漏极连接；第七NPN管N7的栅极B2点与反馈回路B1点连接；第十八电阻R18的另一端与第八NPN管N8的漏极连接；第八NPN管N8的栅极A2点与反馈回路A1点连接；第三PNP管P3的栅极与第三PNP管P3的漏极连接，与第四PNP管P4的栅极连接，与第九NPN管N9的漏极连接；第五PNP管P5的栅极与第五PNP管P5的漏极连接，与第六PNP管P6的栅极连接，与第十二NPN管N12的漏极连接；第四PNP管P4的漏极与第十NPN管N10的漏极连接，与第九PNP管P9的栅极连接；第六PNP管P6的漏极与第十三NPN管N13的漏极连接，与第十PNP管P10的栅极连接；第十一NPN管N11的漏极与第九NPN管N9的源极连接，与第十NPN管N10的源极连接；第十四NPN管N14的漏极与第十二NPN管N12的源极连接，与第十三NPN管N13的源极连接；第三PNP管P3的源极与第四PNP管P4的源极与第五PNP管P5的源极与第六PNP管P6的的源极与电源电压连接；第五NPN管N5的栅极与第六NPN管N6栅极与第十五电阻R15的另一端与第十六电阻R16的另一端与第七NPN管N7的源极与第八NPN管N8的源极与第十一NPN管N11的源极与第十四NPN管N14的源极与地连接。

所述偏置电路由第七PNP管P7，第八PNP管P8，第九PNP管P9，第十PNP管P10，第十五NPN管N15，第十六NPN管N16，第十七NPN管N17，第十九电阻R19构成。其中第七PNP管P7的栅极与第七PNP管P7的漏极连接，与第八PNP管P8的栅极连接，与第十九电阻R19的一端连接；第十五NPN管N15的栅极与第十五NPN管N15的漏极与第十六NPN管N16的栅极与第十七NPN管N17的栅极与第十四NPN管N14的栅极与第十一NPN管N11与第八PNP管P8的漏极连接；第十六NPN管N16的漏极与第九PNP管P9的漏极与第九反相器INV9的正极连接；第十七NPN管N17的漏极与第十PNP管P10的漏极与第十反相器INV10的正极连接；第十五NPN管N15的源极与第十六NPN管N16的源极与第十六NPN管N16的源极与第十九电阻R19的另一端连接到地；第七PNP管P7的源极第八PNP管P8的源极与第九PNP管P9的源极与十PNP管P10的源极与电源电压连接。

所述反馈回路以及输出由第一电容C1，第二电容C2，第二十电阻R20，第二十一电阻R21，第九反相器INV9，第十反相器INV10，第十一反相器INV11，第十二反相器INV12，第十三反相器INV13，第十四反相器INV14，第十五反相器INV15，第十六反相器INV16，第一或非门NOR1，第二或非门NOR2构成。其中第九反相器INV9的负极与第十三反相器 INV13的正极与第十一反相器INV11的正极连接与输出VGA1B连接；其中第十反相器INV10的负极与第十四反相器INV14的正极与第十六反相器INV16的正极连接与输出VGA2B连接；第十一反相器INV11的负极与第二十电阻R20的一端连接；第二十电阻R20的另一端与第十二反相器INV12的正极与第一电容C1的一端连接；第十四反相器INV14的负极与第二十一电阻R21的一端连接；第二十一电阻R21的另一端与第十五反相器INV15的正极与第二电容C2的一端连接；第十三反相器INV13的负极与第一或非门NOR1的一个输入连接；第十二反相器INV12的负极与第一或非门NOR1的另一个输入连接；第一或非门NOR1的输出A1与第八NPN管N8的栅极A2连接；第十六反相器INV16的负极与第二或非门NOR2的一个输入连接；第十五反相器INV15的负极与第二或非门NOR2的另一个输入连接；第二或非门NOR2的输出B1与第七NPN管N7的栅极B2连接；第一电容C1的另一端与第二电容C2的另一端与地连接。

如图4为交流换相检测电路输出选择部分。

如图4所示，过零检测电路结构选择输出部分由第一与门AND1，第十七反相器INV17，第十八反相器INV18，第三或非门NOR3，第四或非门NOR4，第五或非门NOR5，第六或非门NOR6，第七或非门NOR7，第八或非门NOR8构成。其中第一与门AND1的输入一端连接第四或非门NOR4的输入一端与输入VGA1B连接；其中第一与门AND1的输入另一端连接第六或非门NOR6的输入一端与输入VGA2B连接；第一与门AND1的输出与第十七反相器INV17的正极与第十八反相器INV18的正极与第四或非门NOR4的输入的另一端与第六或非门NOR6的输入另一端连接；第十七反相器INV17的负极与第三或非门NOR3的输入一端连接；第十八反相器INV18的负极与第五或非门NOR5的输入一端连接；第三或非门NOR3的输入另一端与输入VGA1A连接；第四或非门NOR4的输入另一端与输入VGA2A连接；第三或非门NOR3的输出与第七或非门NOR7输入一端连接；第四或非门NOR4的输出与第七或非门NOR7输入另一端连接；第五或非门NOR5的输出与第八或非门NOR8输入一端连接；第六或非门NOR6的输出与第八或非门NOR8输入另一端连接；第七或非门NOR7输出为输出信号VGA1；第八或非门NOR8输出为输出信号VGA2。

本发明的有益效果为，本发明提出的一种交流换相检测电路可以及时判断系统功率因子的变化情况，并且在系统的功率因子变化时选择不同的检测电路输出来作为最终的交流信号过零以及相位信息输出。本发明结构简单易于集成，能有效提高检测电路功能输出的可靠性。

附图说明

图1为本发明提出的交流换相检测电路结构的原理框图；

图2为本发明提出的交流换相检测电路结构第一检测电路A的一种具体实现示意图；

图3为本发明提出的交流换相检测电路结构第二检测电路B的一种具体实现示意图；

图4为本发明提出的交流换相检测电路结构选择输出结构的一种具体实现示意图；

图5为本发明提出的交流换相检测电路结构第一检测电路A的仿真结果示意图；

图6为本发明提出的交流换相检测电路结构第二检测电路B的仿真结果示意图；

具体实施方式

下面结合附图，详细描述本发明的技术方案：

图1为本发明提出的交流换相检测电路结构的原理框图。如图所示，该交流换相检测电路由三部分组成，第一检测电路A，第二检测电路B，以及输出选择部分。图2为第一检测电路A的一种具体实现示意图，图3为第二检测电路B的一种具体实现示意图，图4为选择输出结构的一种具体实现示意图。其中选择输出模块通过判断电路的功率因子是否为1来选择哪条输入作为最终输出。

如图2所示为第一检测电路A，包括比较器电路，逻辑输出电路，反馈回路构成；

如图2所示，所述比较器由第一二极管D1、第二二极管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成，其中第一二极管的正极接外部交流输入信号，其负极接第一电阻R1的一端，R1的另一端接第一NMOS管N1的漏极，第一NMOS管N1的源极连接第一PMOS管P1的栅极与第三电阻R3的一端与第六电阻R6的一端；第二二极管的正极接外部交流输入信号，其负极接第二电阻R2的一端，R2的另一端接第二NMOS管N2的漏极，第二NMOS管N2的源极连接第二PMOS管P2的栅极与第四电阻R4的一端与第五电阻R5的一端；第一PMOS管P1的漏极接第五电阻R5的另一端，第二PMOS管P2的漏极接第六电阻R6的另一端；第一NMOS管N1的栅极第二NMOS管N2的栅极、第三电阻R3的另一端与第四电阻R4的另一端接地；第一PMOS管P1的源极与逻辑输出电路的第一NPN管Q1的基极，与第九电阻R9的一端，与第三NMOS管N3的漏极连接；第二PMOS管P2的源极与逻辑输出电路的第二NPN管Q2的基极，与第十电阻R10的一端，与第四NMOS管N4的漏极连接；

所述逻辑输出电路由两部分构成，第一部分由第一NPN管Q1、第九电阻R9、第十一电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成。第二部分由第二NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成。其中第一NPN管N1的发射极与第九电阻R9的另一端连接，第一NPN管N1的集电极与第十一电阻R11的一端，与第一反相器INV1的正极，与第三反相器INV3的正极连接；第一反相器INV1的负极与第二反相器INV2的正极连接，第十一电阻R11的另一端接电源，第二反相器INV2的负极为输出端口；第二NPN管N2的发射极与第十电阻R10的另一端连接，第二NPN管N2的集电极与第十二电阻R12的一端，与第五反相器INV5的正极，与第七反相器INV7的正极连接；第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口；

所述反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成；其中第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三NMOS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地；其中第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四NMOS管N4的栅极，第四NMOS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地；

如图3为第二检测电路B，包括两个比较器，偏置电路部分，反馈回路构成；

如图3所示，所述两个比较器由第五NPN管N5，第六NPN管N6，第七NPN管N7，第八NPN管N8，第九NPN管N9，第十NPN管N10，第十一NPN管N11，第十二NPN管N12，第十三NPN管N13，第十四NPN管N14，第三PNP管P3，第四PNP管P4，第五PNP管P5，第六PNP管P6，第十三电阻R13，第十四电阻R14，第十五电阻R15，第十六电阻R16，第十七电阻R17，第十八电阻R18构成。其中第五NPN管N5的源极与第十五电阻R15的一端连接，与第十七电阻R17的一端连接，与第九NPN管N9的栅极连接，与第十三NPN管N13的栅极连接；第六NPN管N6的源极与第十六电阻R16的一端连接，与第十八电阻R18的一端连接，与第十NPN管N10的栅极连接，与十二NPN管N12的栅极连接；第五NPN管N5的漏极与第十三电阻R13的一端连接；第十三电阻R13的另一端与输入AC+连接；第六NPN管N6的漏极与第十四电阻R14的一端连接；第十四电阻R14的另一端与输入AC- 连接；第十七电阻R17的另一端与第七NPN管N7的漏极连接；第七NPN管N7的栅极B2点与反馈回路B1点连接；第十八电阻R18的另一端与第八NPN管N8的漏极连接；第八NPN管N8的栅极A2点与反馈回路A1点连接；第三PNP管P3的栅极与第三PNP管P3的漏极连接，与第四PNP管P4的栅极连接，与第九NPN管N9的漏极连接；第五PNP管P5的栅极与第五PNP管P5的漏极连接，与第六PNP管P6的栅极连接，与第十二NPN管N12的漏极连接；第四PNP管P4的漏极与第十NPN管N10的漏极连接，与第九PNP管P9的栅极连接；第六PNP管P6的漏极与第十三NPN管N13的漏极连接，与第十PNP管P10的栅极连接；第十一NPN管N11的漏极与第九NPN管N9的源极连接，与第十NPN管N10的源极连接；第十四NPN管N14的漏极与第十二NPN管N12的源极连接，与第十三NPN管N13的源极连接；第三PNP管P3的源极与第四PNP管P4的源极与第五PNP管P5的源极与第六PNP管P6的的源极与电源电压连接；第五NPN管N5的栅极与第六NPN管N6栅极与第十五电阻R15的另一端与第十六电阻R16的另一端与第七NPN管N7的源极与第八NPN管N8的源极与第十一NPN管N11的源极与第十四NPN管N14的源极与地连接；

所述反馈回路以及输出由第一电容C1，第二电容C2，第二十电阻R20，第二十一电阻R21，第九反相器INV9，第十反相器INV10，第十一反相器INV11，第十二反相器INV12，第十三反相器INV13，第十四反相器INV14，第十五反相器INV15，第十六反相器INV16，第一或非门NOR1，第二或非门NOR2构成。其中第九反相器INV9的负极与第十三反相器INV13的正极与第十一反相器INV11的正极连接与输出VGA1B连接；其中第十反相器INV10的负极与第十四反相器INV14的正极与第十六反相器INV16的正极连接与输出VGA2B连接；第十一反相器INV11的负极与第二十电阻R20的一端连接；第二十电阻R20的另一端与第十二反相器INV12的正极与第一电容C1的一端连接；第十四反相器INV14的负极与第二十一电阻R21的一端连接；第二十一电阻R21的另一端与第十五反相器INV15的正极与第二电容C2的一端连接；第十三反相器INV13的负极与第一或非门NOR1的一个输入连接；第十二反相器INV12的负极与第一或非门NOR1的另一个输入连接；第一或非门NOR1的输出A1与第八NPN管N8的栅极A2连接；第十六反相器INV16的负极与第二或非门NOR2的一个输入连接；第十五反相器INV15的负极与第二或非门NOR2的另一个输入连接；第二或非门NOR2的输出B1与第七NPN管N7的栅极B2连接；第一电容C1的另一端与第二电容C2的另一端与地连接。

如图4为交流换相检测电路结构选择输出部分；

如图4所示，交流换相检测电路结构选择输出部分由第一与门AND1，第十七反相器INV17，第十八反相器INV18，第三或非门NOR3，第四或非门NOR4，第五或非门NOR5，第六或非门NOR6，第七或非门NOR7，第八或非门NOR8构成。其中第一与门AND1的输入一端连接第四或非门NOR4的输入一端与输入VGA1B连接；其中第一与门AND1的输入另一端连接第六或非门NOR6的输入一端与输入VGA2B连接；第一与门AND1的输出与第十七反相器INV17的正极与第十八反相器INV18的正极与第四或非门NOR4的输入的另一端与第六或非门NOR6的输入另一端连接；第十七反相器INV17的负极与第三或非门NOR3的输入一端连接；第十八反相器INV18的负极与第五或非门NOR5的输入一端连接；第三或非门NOR3的输入另一端与输入VGA1A连接；第四或非门NOR4的输入另一端与输入VGA2A连接；第三或非门NOR3的输出与第七或非门NOR7输入一端连接；第四或非门NOR4的输出与第七或非门NOR7输入另一端连接；第五或非门NOR5的输出与第八或非门NOR8输入一端连接；第六或非门NOR6的输出与第八或非门NOR8输入另一端连接；第七或非门NOR7输出为输出信号VGA1；第八或非门NOR8输出为输出信号VGA2。

本发明的工作原理是：

第一检测电路A可以在输入出现零电位时给出过零信息以及相位信息，但是该电路的缺点是如果系统的功率因子不为1的话，则会出现过零点漂移。无法正确给出相位以及过零信息。而第二检测电路B在桥式整流条件下，由于对称性的原因其换相点保持不变，与输入电交流相位一致。但是当功率因子为1时其无法给出过零信息。

所以本发明采用第一检测电路A和第二检测电路B相结合的方式，利用输出选择功能使得当系统的功率因子为1时采用电路A的输出；当系统的功率因子不为1时采用电路B的输出；

其中输出选择信号EN由第二检测电路B的输出判断而来。当系统功率因子为1，则电路B的输出无法给出过零信息，输出VGA1B与VGA2B均为高电平，则EN信号为1。当系统功率因子不为1，则第二检测电路B的输出严格反相，EN信号为0。输出选择信号EN为高(1)时，表明系统功率因子为1。此时选择第一检测电路A的输出VGA1A,VGA2A作为本发明交流换相检测电路的输出VGA1，VGA2。而当输出选择信号EN为低(0)时，表明系统功率因子不为1。此时选择第二检测电路B的输出VGA1B,VGA2B作为本发明交流换相检测电路的输出VGA1，VGA2。

综上可以看出，本发明所提出的一种交流换相检测电路可以判断系统功率因子的变化情况，并且在系统的功率因子变化时选择不同的检测电路来输出交流信号过零以及相位信息。

Claims

1.一种交流换相检测电路，包括第一检测电路、第二检测电路和输出选择单元；所述第一检测电路、第二检测电路的输入端接交流电输入，第一检测电路的输出端接输出选择单元的第一输入端，第二检测电路的输出端接输出选择单元的第二输入端，输出选择单元的输出端为交流换相检测电路的输出端；

所述第一检测电路包括比较器电路、逻辑输出电路和第一检测电路反馈回路；

所述比较器由第一二极管D1、第二二极管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6构成，其中第一二极管的正极接外部交流输入信号，其负极接第一电阻R1的一端，R1的另一端接第一NMOS管N1的漏极，第一NMOS管N1的源极连接第一PMOS管P1的栅极与第三电阻R3的一端与第六电阻R6的一端；第二二极管的正极接外部交流输入信号，其负极接第二电阻R2的一端，R2的另一端接第二NMOS管N2的漏极，第二NMOS管N2的源极连接第二PMOS管P2的栅极与第四电阻R4的一端和第五电阻R5的一端；第一PMOS管P1的漏极接第五电阻R5的另一端，第二PMOS管P2的漏极接第六电阻R6的另一端；第一NMOS管N1的栅极第二NMOS管N2的栅极、第三电阻R3的另一端与第四电阻R4的另一端接地；第一PMOS管P1的源极与逻辑输出电路的第一NPN管Q1的基极、第九电阻R9的一端、第三NMOS管N3的漏极连接；第二PMOS管P2的源极与逻辑输出电路的第二NPN管Q2的基极、第十电阻R10的一端、第四NMOS管N4的漏极连接；

所述逻辑输出电路由两部分构成，第一部分由第一NPN管Q1、第九电阻R9、第十一电阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4组成；第二部分由第二NPN管Q2、第十电阻R10、第十二电阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8组成；其中第一NPN管N1的发射极与第九电阻R9的另一端连接，第一NPN管N1的集电极与第十一电阻R11的一端、第一反相器INV1的正极、第三反相器INV3的正极连接；第一反相器INV1的负极与第二反相器INV2的正极连接，第十一电阻R11的另一端接电源，第二反相器INV2的负极为输出端口；第二NPN管N2的发射极与第十电阻R10的另一端连接，第二NPN管N2的集电极与第十二电阻R12的一端、第五反相器INV5的正极、第七反相器INV7的正极连接；第五反相器INV5的负极与第六反相器INV6的正极连接，第十二电阻R12的另一端接电源，第六反相器INV6的负极为输出端口；

所述第一检测电路反馈回路由两部分构成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七电阻R7构成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八电阻R8构成；其中，第三反相器INV3的负极接第四反相器INV4的正极，第四反相器INV4的负极接第三NMOS管N3的栅极，第三NMOS管N3的源极接第七电阻R7的一端，第七电阻R7的另一端接地；第七反相器INV7的负极接第八反相器INV8的正极，第八反相器INV8的负极接第四NMOS管N4的栅极，第四NMOS管N4的源极接第八电阻R8的一端，第八电阻R8的另一端接地；

所述第二检测电路包括比较器、偏置电路部分和第二检测电路反馈回路；

所述比较器由第五NPN管N5、第六NPN管N6、第七NPN管N7、第八NPN管N8、第九NPN管N9、第十NPN管N10、第十一NPN管N11、第十二NPN管N12、第十三NPN管N13、第十四NPN管N14、第三PNP管P3、第四PNP管P4、第五PNP管P5、第六PNP管P6、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18构成；其中，第五NPN管N5的源极与第十五电阻R15的一端、第十七电阻R17的一端、第九NPN管N9的栅极和第十三NPN管N13的栅极连接；第六NPN管N6的源极与第十六电阻R16的一端、第十八电阻R18的一端、第十NPN管N10的栅极和十二NPN管N12的栅极连接；第五NPN管N5的漏极与第十三电阻R13的一端连接；第十三电阻R13的另一端与输入AC+连接；第六NPN管N6的漏极与第十四电阻R14的一端连接；第十四电阻R14的另一端与输入AC-连接；第十七电阻R17的另一端与第七NPN管N7的漏极连接；第七NPN管N7的栅极B2点与反馈回路B1点连接；第十八电阻R18的另一端与第八NPN管N8的漏极连接；第八NPN管N8的栅极A2点与反馈回路A1点连接；第三PNP管P3的栅极与第三PNP管P3的漏极、第四PNP管P4的栅极、第九NPN管N9的漏极连接；第五PNP管P5的栅极与第五PNP管P5的漏极、第六PNP管P6的栅极、第十二NPN管N12的漏极连接；第四PNP管P4的漏极与第十NPN管N10的漏极、第九PNP管P9的栅极连接；第六PNP管P6的漏极与第十三NPN管N13的漏极、第十PNP管P10的栅极连接；第十一NPN管N11的漏极与第九NPN管N9的源极、第十NPN管N10的源极连接；第十四NPN管N14的漏极与第十二NPN管N12的源极、第十三NPN管N13的源极连接；第三PNP管P3的源极、第四PNP管P4的源极、第五PNP管P5的源极、第六PNP管P6的的源极与电源电压连接；第五NPN管N5的栅极、第六NPN管N6栅极、第十五电阻R15的另一端、第十六电阻R16的另一端、第七NPN管N7的源极、第八NPN管N8的源极、第十一NPN管N11的源极、第十四NPN管N14的源极与地连接；

所述第二检测电路反馈回路以及输出由第一电容C1、第二电容C2、第二十电阻R20、第二十一电阻R21、第九反相器INV9、第十反相器INV10、第十一反相器INV11、第十二反相器INV12、第十三反相器INV13、第十四反相器INV14、第十五反相器INV15、第十六反相器INV16、第一或非门NOR1、第二或非门NOR2构成；其中，第九反相器INV9的负极与第十三反相器INV13的正极、第十一反相器INV11的正极连接，并与输出VGA1B连接；第十反相器INV10的负极与第十四反相器INV14的正极、第十六反相器INV16的正极连接，并与输出VGA2B连接；第十一反相器INV11的负极与第二十电阻R20的一端连接；第二十电阻R20的另一端与第十二反相器INV12的正极、第一电容C1的一端连接；第十四反相器INV14的负极与第二十一电阻R21的一端连接；第二十一电阻R21的另一端与第十五反相器INV15的正极、第二电容C2的一端连接；第十三反相器INV13的负极与第一或非门NOR1的一个输入连接；第十二反相器INV12的负极与第一或非门NOR1的另一个输入连接；第一或非门NOR1的输出A1与第八NPN管N8的栅极A2连接；第十六反相器INV16的负极与第二或非门NOR2的一个输入连接；第十五反相器INV15的负极与第二或非门NOR2的另一个输入连接；第二或非门NOR2的输出B1与第七NPN管N7的栅极B2连接；第一电容C1的另一端与第二电容C2的另一端与地连接；

所述输出选择单元由第一与门AND1、第十七反相器INV17、第十八反相器INV18、第三或非门NOR3、第四或非门NOR4、第五或非门NOR5、第六或非门NOR6、第七或非门NOR7和第八或非门NOR8构成；其中，第一与门AND1的输入一端连接第四或非门NOR4的输入一端，并与输入VGA1B连接；第一与门AND1的输入另一端连接第六或非门NOR6的输入一端，并与输入VGA2B连接；第一与门AND1的输出与第十七反相器INV17的正极、第十八反相器INV18的正极、第四或非门NOR4的输入的另一端、第六或非门NOR6的输入另一端连接；第十七反相器INV17的负极与第三或非门NOR3的输入一端连接；第十八反相器INV18的负极与第五或非门NOR5的输入一端连接；第三或非门NOR3的输入另一端与输入VGA1A连接；第四或非门NOR4的输入另一端与输入VGA2A连接；第三或非门NOR3的输出与第七或非门NOR7输入一端连接；第四或非门NOR4的输出与第七或非门NOR7输入另一端连接；第五或非门NOR5的输出与第八或非门NOR8输入一端连接；第六或非门NOR6的输出与第八或非门NOR8输入另一端连接；第七或非门NOR7输出为输出信号VGA1；第八或非门NOR8输出为输出信号VGA2。