CN203326614U - 一种带有智能控制的低功耗快速式电容投切开关 - Google Patents

Abstract

本实用新型公开了一种带有智能控制的低功耗快速式电容投切开关，包括三相电源输入端、三相控制输出端、第一、第二电子开关，第一、第二电流互感器，第一、第二开关两端过零信号检测电路，第一、第二过零触发模块，第一、第二电流检测电路，以及控制单元；第一输入端和第一输出端之间依次串接第一电流互感器以及第一电子开关，第一输入端用于连接三相电源输入的A相，第一输出端用于连接三相电力电容器的第一端；第一电流互感器连接第一电流检测电路，第一开关两端过零信号检测电路位于第一电子开关两端，第一过零触发模块与第一电子开关直接连接，所述控制单元分别连接第一电流检测电路、第一开关两端过零信号检测电路以及第一过零触发模块。C项电路与A项电路相同。

Description

一种带有智能控制的低功耗快速式电容投切开关

技术领域

本实用新型涉及一种带有智能控制的低功耗快速式电容投切开关，特别是一种能方便应用在各种需电压过零和能够频繁快速投切场合的低功耗的投切开关。

背景技术

在目前的电力无功补偿系统中，广泛使用可控硅、同步开关、复合开关这几种过零投切开关对电力电容器进行电压过零投切，为了使电容冲击电流小，必须保证开关能够在电压过零点准确接通，这就要求主回路开关两端的电压过零检测电路的检测准确性和抗干扰能力强，而目前常用的是双向光电耦合器输入端与限流电阻串联，其输出端输出电压过零信号宽度较宽，导致开关接通时刻与实际过零时刻有较大差距，并且随着现代工业的发展，变频、整流设备的广泛使用，谐波污染已成为危害电能质量的主要问题，而采用目前常用的过零检测电路在谐波污染严重的场合已不能准确的检测出过零点，会在电压零点附近出现多次电平跳跃现象，从而导致程序混乱，造成可控硅误触发会产生较大的冲击浪涌电流，对负载和开关本身的使用寿命和可靠性带来极其不利的影响。

目前可控硅常用的触发电路广泛采用MOS管或三极管驱动脉冲变压器，控制电路在电压过零时刻发送连续的驱动脉冲，驱动MOS管、三极管和脉冲变压器一直处于工作状态，系统功耗较大，驱动元件与脉冲变压器严重发热，减少了产品的使用寿命。

现有冶金、焊机、振动这些行业用电负荷变化快，陡度大的运行方式，负荷变化频率较快的有时能达到20ms左右，无法进行有效的无功补偿，对电网运行及用户极其不利。

实用新型内容

实用新型目的：本实用新型所要解决的技术问题是针对现有技术的不足，提供一种带有智能控制的低功耗快速式电容投切开关。

为了解决上述技术问题，本实用新型公开了一种带有智能控制的低功耗快速式电容投切开关，包括三相电源输入端（A1、B1、C1）、三相控制输出端（A2、B2、C2）、第一电子开关（2）和第二电子开关（2＇），第一电流互感器（1）和第二电流互感器（1＇），第一开关两端过零信号检测电路（5）和第二开关两端过零信号检测电路（5＇），第一过零触发模块（4）和第二过零触发模块（4＇)，第一电流检测电路（3）和第二电流检测电路（3＇)，以及控制单元（8）；

第一输入端（A1）和第一输出端（A2）之间依次串接第一电流互感器（1）以及第一电子开关（2），第一输入端（A1）用于连接三相电源输入的A相电源，第一输出端（A2）用于连接三相电力电容器的第一端；第一电流互感器（1）连接第一电流检测电路（3），第一开关两端过零信号检测电路（5）位于第一电子开关（2）两端，第一过零触发模块（4）与第一电子开关（2）直接连接，所述控制单元（8）分别连接第一电流检测电路（3）、第一开关两端过零信号检测电路（5）以及第一过零触发模块（4）；

第二输入端（B1）用于连接三相电源输入的B相电源，第二输出端（B2）用于连接三相电力电容器的第二端；

第三输入端（C1）和第三输出端（C2）之间依次串接第二电流互感器（1＇）以及第二电子开关（2＇），第三输入端（C1）用于连接三相电源输入的C相电源，第三输出端（C2）用于连接到三相电力电容器的第三端；第二电流互感器（1＇）连接第二电流检测电路（3＇），第二开关两端过零信号检测电路（5＇）位于第二电子开关（2＇）两端，第二过零触发模块（4＇）与第二电子开关（2＇）直接连接，所述控制单元（8）分别连接第二电流检测电路（3＇）、第二开关两端过零信号检测电路（5＇）以及第二过零触发模块（4＇）。

本实用新型中所述第一电流检测电路（3）输入端连接第一电流互感器（1），输出端连接至控制单元（8），所述第二电流检测电路（3＇）输入端连接第二电流互感器（1＇），输出端连接至控制单元（8）。

本实用新型中所述第一开关两端过零信号检测电路（5）的输入端连接第一电子开关（2）的两端接点，输出端连接到第一过零触发模块（4）和控制单元（8）；所述第二开关两端过零信号检测电路（5＇）的输入端连接第二电子开关（2＇）的两端接点，输出端连接到第二过零触发模块（4＇）和控制单元（8）。

本实用新型中所述控制单元（8）包括CPU处理器。

本实用新型中所述第一开关两端过零信号检测电路（5）包括限流电阻R13，限流电阻R13一端连接电容C3、二极管D2的阴极以及二极管D1的阳极，二极管D1的阴极连接三极管Q2的基极，三极管Q2的集电极通过电阻R1和电容C1连接至电源VCC3，三极管Q2的发射极通过光耦U2连接二极管D2的阳极以及电容C3，二极管D2的阳极端引出K1信号端连接到第一电子开关（2）的前端；光耦U2的输出发射极连接下拉电阻R9，同时通过电容C4、二极管D5以及电阻R10组成的微分电路连接比较器U4B的5脚输入端，+5V电源通过电阻R6和电阻R12组成的分压电路产生一个比较基准电平连接至比较器U4B的6脚输入端，电容C5并联在电阻R6两端用于滤除高频干扰；比较器U4B的7脚输出端连接一个上拉电阻R2和滤波电容C2，并输出过零信号P_Zero到第一过零触发模块（4）和控制单元（8）的信号检测输入端c即CPU处理器的一个I/O口。

限流电阻R13另一端连接电容C11、二极管D8的阴极以及二极管D7的阳极，二极管D8的阳极端引出K2信号端连接到第一电子开关（2）的后端；二极管D7的阴极连接三极管Q5的基极，三极管Q5的集电极通过电阻R14和电容C9连接至电源VCC4，三极管Q5的发射极通过光耦U6连接二极管D8的阳极以及电容C11；光耦U6输出发射极连接下拉电阻R22，同时通过电容C12，二极管D11以及电阻R23组成的微分电路连接比较器U4A的3脚输入端，+5V电源通过电阻R19和电阻R25组成的分压电路产生一个比较基准电平连接至比较器U4A的2脚输入端，电容C13并联在电阻R19两端用于滤除高频干扰；比较器U4A的1脚输出端连接一个上拉电阻R15和滤波电容C10，并输出过零信号N_Zero到第一过零触发模块（4）。

本实用新型中所述第一过零触发模块（4）包括D触发器U3B和D触发器U3A，D触发器U3B的输入D端12脚连接到CPU处理器接收投切控制信号Cmd，D触发器U3B的输入CLK端11脚连接第一开关两端过零信号检测电路（5）接收过零信号P_Zero，D触发器U3B的反相输出端8脚通过电阻R11连接D触发器U3B的输入CLR端13脚，D触发器U3B的输入CLR端13脚连接电容C7和电容C8到电源地，D触发器U3B的正相输出端9脚通过光耦U1和限流电阻R8连接到电源地，光耦U1输出集电极连接电源VCC4，光耦U1的输出发射极通过电阻R3连接到三极管Q1的基极，三极管Q1的发射极连接三极管Q3的基极，三极管Q3的发射极通过电阻R5和二极管D3输出触发信号AG1到第一电子开关（2）中晶闸管VT1的G1极，三极管Q3的发射极同时通过电阻R5、电容C6以及二极管D4的连接输出触发信号AG1到第一电子开关（2）中晶闸管VT1的G1极；三极管Q1的发射极和三极管Q3的基极通过电阻R4连接并输出信号AK1到第一电子开关（2）中晶闸管VT1的K1极，同时输出信号AK1端通过二极管D4连接到触发信号AG1端；

D触发器U3A的输入D端2脚接收CPU处理器的投切控制信号Cmd，D触发器U3A输入CLK端3脚连接第一开关两端过零信号检测电路（5）接收过零信号N_Zero，D触发器U3A的反相输出端6脚通过电阻R24连接D触发器U3A的输入CLR端1脚，D触发器U3A的输入CLR端1脚连接电容C15和电容C16到电源地，D触发器U3A的正相输出端5脚通过光耦U5和限流电阻R21连接到电源地，光耦U5输出集电极连接VCC3，输出发射极通过电阻R16连接到三极管Q4的基极，三极管Q4的发射极连接三极管Q6的基极，三极管Q6的发射极通过电阻R18、二极管D9输出触发信号AG2到第一电子开关（2）中晶闸管VT2的G2极；三极管Q4的发射极和三极管Q6的基极通过电阻R18连接并输出信号AK2到第一电子开关（2）中晶闸管VT2的K2极，同时输出信号AK2端通过二极管D10连接到触发信号AG2端。

本实用新型中所述第二开关两端过零信号检测电路（5＇）包括限流电阻R26，限流电阻R26一端连接电容C17、二极管D6的阴极以及二极管D12的阳极，二极管D12的阴极连接三极管Q7的基极，三极管Q7的集电极通过电阻R27和电容C18连接至电源VCC1，三极管Q7发射极通过光耦U7连接二极管D6的阳极以及电容C17，二极管D6的阳极端引出K3信号端连接到第二电子开关（2＇）的前端；光耦U7的输出发射极连接下拉电阻R28，同时通过电容C19、二极管D13以及电阻R29组成的微分电路连接比较器U8A的3脚输入端，+5V电源通过电阻R30和电阻R31组成的分压电路产生一个比较基准电平连接至比较器U8A的2脚输入端，电容C20并联在电阻R30两端，用于滤除高频干扰，比较器U8A的1脚输出端连接一个上拉电阻R32和滤波电容C21，输出过零信号P_Zero_1到第二过零触发模块（4＇）和控制单元（8）的信号检测输入端d，即CPU处理器的一个I/O口。

限流电阻R26另一端连接电容C25、二极管D16的阴极以及二极管D17的阳极，二极管D16的阳极端引出K4信号端连接到第二电子开关（2＇）的后端；二极管D17的阴极连接三极管Q10的基极，三极管Q10的集电极通过电阻R39以及电容C26连接至电源VCC2，三极管Q10的发射极通过光耦U11连接二极管D16的阳极以及电容C25，光耦U11输出发射极连接下拉电阻R40，同时通过电容C27、二极管D18以及电阻R41组成的微分电路连接比较器U8B的5脚输入端，+5V电源通过电阻R42和电阻R43组成的分压电路产生一个比较基准电平连接至比较器U8B的6脚输入端，电容C28并联在电阻R42两端用于滤除高频干扰；比较器U8B的7脚输出端连接一个上拉电阻R44和滤波电容C29，并输出过零信号N_Zero_1到第二过零触发模块（4＇）。

本实用新型中所述第二过零触发模块（4＇）包括D触发器U9A和D触发器U9B，D触发器U9A的输入D端2脚连接到CPU接收投切控制信号Cmd1，D触发器U9A的输入CLK端3脚连接第二开关两端过零信号检测电路（5＇）接收过零信号P_Zero_1，D触发器U9A的反相输出端6脚通过电阻R33连接D触发器U9A的输入CLR端1脚，D触发器U9A的输入CLR端1脚连接电容C22和电容C23到电源地，D触发器U9A的正相输出端5脚通过光耦U10和限流电阻R34连接到电源地，光耦U10输出集电极连接电源VCC2，输出发射极通过电阻R35连接到三极管Q8的基极，三极管Q8的发射极连接三极管Q9的基极，三极管Q9的发射极通过电阻R38和二极管D14输出触发信号CG1到第二电子开关（2＇）中晶闸管VT3的G3极，三极管Q9的发射极同时通过电阻R38、电容C24以及二极管D15输出触发信号CG1到第二电子开关（2＇）中晶闸管VT3的G3极；三极管Q8的发射极和三极管Q9的基极通过电阻R37连接并输出信号CK1到第二电子开关（2＇）中晶闸管VT3的K3极，同时输出信号CK1端通过二极管D15连接到触发信号CG1端；

D触发器U9B的输入D端12脚连接到CPU接收投切控制信号Cmd1，D触发器U9B的输入CLK端11脚连接第二开关两端过零信号检测电路（5＇）接收过零信号N_Zero_1端，D触发器U9B的反相输出端8脚通过电阻R45连接D触发器U9B的输入CLR端13脚，D触发器U9B的输入CLR端13脚连接电容C30和电容C31到电源地，D触发器U9B的正相输出端9脚通过光耦U12和限流电阻R46连接到电源地；光耦U12输出集电极连接VCC1，输出发射极通过电阻R47连接到三极管Q11的基极，三极管Q11的发射极连接三极管Q12的基极，三极管Q12的发射极通过电阻R50、二极管D19输出触发信号CG2到第二电子开关（2＇）中晶闸管VT4的G4极；三极管Q11的发射极和三极管Q12的基极通过电阻R49连接并输出信号CK2到第二电子开关（2＇）中晶闸管VT4的K4极，同时信号CK2端通过二极管D20连接到触发信号CG2端。

本实用新型的核心在于过零触发模块和开关两端过零信号检测电路的设计，而三相电源输入端（A1、B1、C1）、三相控制输出端（A2、B2、C2）、第一电子开关（2）和第二电子开关（2＇），第一电流互感器（1）和第二电流互感器（1＇）、第一电流检测电路（3）和第二电流检测电路（3＇)，以及控制单元（8）都可以采用现有的结构。这也反映出本实用新型中过零触发模块和开关两端过零信号检测电路的广泛的适应性和通用性，便于进行低成本的改造优化。

本实用新型采用两个电子开关控制三相电源的二控三控制方式，带有CPU处理器的智能控制单元进行智能优化控制，为了实现频繁快速的投切以及开关的投入和切除的过程中开关两端及电容器上的剩余电压最低，控制单元对接入的三相电源进行相序检测，根据检测的实际接入电源的相序正确进行控制和状态指示；现有冶金、焊机、振动这些行业用电负荷变化快，陡度大的运行方式，负荷变化频率较快的有时能达到20ms左右，不能进行有效快速的补偿，同时变频、整流设备的大量使用，谐波危害已越来越严重，对电网运行及用户极其不利，为了保证电容的投切频率能够满足20ms，过零检测电路没有采用常规的限流电阻和光耦检测电路，而采用由限流电阻、二极管、三极管、光耦和比较器IC组成的高灵敏度，抗谐波能力强的检测电路，结合以控制单元中CPU处理器作为逻辑运算、信号指示和智能优化控制为核心，充分利用CPU处理器的灵活控制特点，采用投入时先触发C相电子开关再触发A相电子开关，切除时先切除A相电子开关再切除C相电子开关的反相触发技术，实现投切开关的快速过零投切、同时避免了电子开关自触发过程中的冲击与波动，并且不用考虑电容残压，只需要电容两端等电位即可，大大提高了电容再次投切的间隔，完全实现20ms连续投切，能够适用于频繁快速投切的场合。

有益效果：本实用新型的电容投切开关是一种使用时无噪声、抗干扰强、响应速度快、可自动判断和指示故障的带有智能控制的低功耗快速式电容投切开关。

本实用新型以CPU处理器为控制核心，结合高灵敏度、抗谐波能力强的过零检测电路控制电子开关，具有电压过零投入准确、涌流小、抗干扰强的特点，延长了电寿命；采用只在开关两端电压过零时刻发送触发脉冲导通可控硅开关元件，没有使用连续脉冲触发，且过零检测电路输出的过零信号时间极短（100us左右），这样整个电路消耗功率很小，产品的功耗大大降低；通过控制单元智能检测，可及时判断出各种故障信息与工作状态，维护方便。

附图说明

下面结合附图和具体实施方式对本实用新型做更进一步的具体说明，本实用新型的上述和/或其他方面的优点将会变得更加清楚。

图1为本实用新型所述带有智能控制的低功耗快速式电容投切开关的电气连接图。

图2为本实用新型所述开关两端过零信号检测电路5的原理图。

图3为本实用新型所述过零触发模块4的原理图。

图4为本实用新型所述开关两端过零信号检测电路5＇的原理图。

图5为本实用新型所述过零触发模块4＇的原理图。

图6为本实用新型所述电子开关2内部原理图。

图7为本实用新型所述电子开关2＇内部原理图。

图8为本实用新型间隔20ms快速投切开关的波形图。

具体实施方式

本实用新型一种带有智能控制的低功耗快速式电容投切开关，包括电源输入A1，B1，C1，控制输出A2，B2，C2，电子开关2,2＇，电流互感器1,1＇，开关两端过零信号检测电路5,5＇，过零触发模块4,4＇，电流检测电路3,3＇，以及控制单元8。其中外部控制信号7可以根据需要输入控制单元8进行控制。工作状态指示6与控制单元8连接显示目前的工作状态。

所述电子开关2的输入端a通过电流互感器1接入电源输入A1连接至三相电源输入的A相电源，电子开关2输出端c通过控制输出A2连接到三相电力电容器的第一端，电源输入B1直接连接三相电源输入的B相，控制输出B2连接到三相电力电容器的第二端，电子开关2＇的输入端a通过电流互感器1＇接入电源输入C1连接至三相电源输入的C相电源，电子开关2＇输出端c通过控制输出C2连接到三相电力电容器的第三端。

所述电流检测电路3输入端a连接电流互感器1，输出端b连接至控制单元8的输入端e。所述电流检测电路3＇输入端a连接电流互感器1＇，输出端b连接至控制单元8的输入端f。所述开关两端过零信号检测电路5的输入端a和b分别连接电子开关2的输入端a和输出端c，开关两端过零信号检测电路5的输出端c连接到过零触发模块4的输入端b和控制单元8的输入端c。

所述开关两端过零信号检测电路5＇的输入端a和b分别连接电子开关2＇的输入端a和输出端c，开关两端过零信号检测电路5＇的输出端c连接到过零触发模块4＇的输入端b和控制单元8的输入端d。

所述过零触发模块4的输入端a连接控制单元8的控制端a，输入端b分别连接到控制单元8的输入端c和开关两端过零信号检测电路5的输出端c，过零触发模块4的输出端c连接到电子开关2的触发输入端b。

所述过零触发模块4＇的输入端a连接控制单元8的控制端b，输入端b分别连接到控制单元8的输入端d和开关两端过零信号检测电路5＇的输出端c，过零触发模块4＇的输出端c连接到电子开关2＇的触发输入端b。

所述工作状态指示6连接至控制单元8的输出端g。所述外部控制信号7连接至控制单元8的输入端h。所述控制单元8包括CPU处理器、看门狗复位电路与电源辅助电路；

所述开关两端过零信号检测电路5或5＇由限流电阻、二极管、三极管、光耦和比较器IC组成，输入端K1和K2连接到电子开关2的输入端a和输出端c，输入端K3和K4连接到电子开关2＇的输入端a和输出端c，光耦输出的过零信号经过微分电路处理后连接比较器输入正端，比较器的负端连接一个电阻分压的比较基准电平，比较器输出端的过零信号连接到过零触发模块中D触发器的时钟输入端。

所述过零触发模块4或4＇由D触发器，隔离光耦，驱动三极管，二极管组成，D触发器的输入D端连接控制单元8的控制端a或b，D触发器的输入时钟端连接开关两端过零检测电路5或5＇输出端c的过零信号，D触发器的输出端Q连接到驱动隔离光耦，光耦的输出连接到驱动三极管产生触发脉冲。

所述控制单元8能够对电源电压的相序进行识别，当电源相序错误时，工作状态指示电路6显示相序错误闭锁。

所述控制单元8能够检测电容器电流，当电容器电流大于过电流设定值时，控制单元立即切除电力电容器工作，同时工作状态指示电路6指示过流闭锁。

所述控制单元8能够对开关两端过零检测电路输出的过零信号进行监测，可及时判断出开关的工作状况，同时工作状态指示电路6指示相应的工作状态。

在控制三相电力电容器的投入操作时，控制单元8的控制端b先发送C相回路投入信号到过零触发模块4＇的输入端a，投入信号在B相与C相线电压为零的时刻由D触发器电路产生触发脉冲通过过零触发模块4＇的输出端c连接到电子开关2＇的触发输入端b，触发导通电子开关2＇，然后控制单元8的控制端a再发送A相回路投入信号到过零触发模块4的输入端a，投入信号在A相相电压为零的时刻由D触发器电路产生触发脉冲通过过零触发模块4的输出端c连接到电子开关2的触发输入端b，触发导通电子开关2。

在控制三相电力电容器的切除操作时，控制单元8的控制端a先发送A相回路切除信号，电子开关2在电流互感器1电流为零时刻自动断开，然后控制单元8的控制端b发送C相回路切除信号，电子开关2＇在电流互感器1＇电流为零时刻自动断开。

本实用新型带有智能控制的低功耗快速式电容投切开关采用光电耦合器和集成电路组成的高精度准确过零信号检测电路，具有灵敏度高，一致性好和和抗干扰能力强的优点，控制单元根据外部控制信号只在开关两端电压过零时刻触发可控硅，降低了驱动元件的发热,减少整机功耗,同时由于开关在过零时刻接通,减少了负载瞬间大电流冲击，延长了电容器的使用寿命，适合于对电容做频繁投切的应用场合中使用。

实施例1

下面结合图1说明本实施方式，本实施方式所述带有智能控制的低功耗快速式电容投切开关，其包括三相电源输入A1，B1，C1，三相控制输出A2，B2，C2，电子开关2,2＇，电流互感器1,1＇，开关两端过零信号检测电路5,5＇，过零触发模块4,4＇，电流检测电路3,3＇，工作状态指示6，外部控制信号7，控制单元8。

所述电子开关2的输入端a通过电流互感器1接入电源输入A1连接至三相电源输入的A相电源，电子开关2输出端c通过控制输出A2连接到三相电力电容器的第一端，电源输入B1直接连接三相电源输入的B相，控制输出B2连接到三相电力电容器的第二端，电子开关2＇的输入端a通过电流互感器1＇接入电源输入C1连接至三相电源输入的C相电源，电子开关2＇输出端c通过控制输出C2连接到三相电力电容器的第三端。

所述电流检测电路3输入端a连接电流互感器1，输出端b连接至控制单元8的输入端e。

所述电流检测电路3＇输入端a连接电流互感器1＇，输出端b连接至控制单元8的输入端f。

所述开关两端过零信号检测电路5的输入端a和b分别连接电子开关2的输入端a和输出端c，开关两端过零信号检测电路5的输出端c连接到过零触发模块4的输入端b和控制单元8的输入端c。

所述开关两端过零信号检测电路5＇的输入端a和b分别连接电子开关2＇的输入端a和输出端c，开关两端过零信号检测电路5＇的输出端c连接到过零触发模块4＇的输入端b和控制单元8的输入端d。

所述过零触发模块4的输入端a连接控制单元8的控制端a，输入端b分别连接到控制单元8的输入端c和开关两端过零信号检测电路5的输出端c，过零触发模块4的输出端c连接到电子开关2的触发输入端b。

所述过零触发模块4＇的输入端a连接控制单元8的控制端b，输入端b分别连接到控制单元8的输入端d和开关两端过零信号检测电路5＇的输出端c，过零触发模块4＇的输出端c连接到电子开关2＇的触发输入端b。

所述工作状态指示6连接至控制单元8的输出端g。

所述外部控制信号7连接至控制单元8的输入端h。

所述控制单元8包括CPU处理器、看门狗复位电路与电源辅助电路；其中看门狗与复位电路以及电源辅助电路为常规电路设计，CPU处理器选用意法半导体ST公司生产的的型号STM32F103RB的芯片。

如图6和图7所示，本实施例中，所述的电子开关2是采用两个反并联的晶闸管VT1和晶闸管VT2组成的。所述的电子开关2＇是采用两个反并联的晶闸管VT3和晶闸管VT4组成的。

图1为带有智能控制的低功耗快速式电容投切开关的内部电气连接图，采用两个电子开关控制三相电力电容器的二控三控制方式，系统上电时，CPU处理器首先进行上电复位，系统初始化工作，然后CPU处理器根据开关两端过零检测电路的过零信号检测电源相序是否正确，下一步检测开关两端过零检测电路的过零信号，当外部控制信号有效同时C相、A相都过零则说明正常运行；当外部信号无效C相、A相仍能检测过零或过零脉冲周期大于10ms，则证明电路出现故障，闭锁控制功能，当过零信号和电源相序都正常后进入主程序，主程序中实时检测过、欠压，缺相和开关运行状态。当CPU处理器接收到外部投入信号时，首先根据投入顺序，先触发C相电子开关再触发A相电子开关，同时检测开关状态并实时更新显示；当CPU处理器接收到外部切除信号时，根据切除顺序，先切除A相电子开关再切除C相电子开关。采用CPU处理器控制电子开关灵活方便，功能强大，实现投切开关的快速过零投切、同时避免了电子开关自触发过程中的冲击与波动，并且不用考虑电容残压，只需要电容两端等电位即可，大大提高了电容再次投切的间隔，完全实现20ms连续投切，能够适用于频繁快速投切的场合。CPU处理器投入或切除控制，只需要输出相应的高电平或低电平即可，过零触发模块根据控制电平和过零信号自动产生触发脉冲。

下面结合图2说明实施例1中的开关两端过零检测电路5.

所述开关两端过零信号检测电路5中包括限流电阻R13，限流电阻R13一端连接电容C3、二极管D2的阴极以及二极管D1的阳极，二极管D1的阴极连接三极管Q2的基极，三极管Q2的集电极通过电阻R1和电容C1连接至电源VCC3，三极管Q2的发射极通过光耦U2连接二极管D2的阳极和电容C3，二极管D2的阳极端引出K1信号端。光耦U2输出发射极连接下拉电阻R9，光耦U2输出发射极通过电容C4，二极管D5和电阻R10组成的微分电路连接比较器U4B的5脚输入端，+5V电源通过电阻R6和电阻R12组成的分压电路产生一个比较基准电平连接至比较器U4B的6脚输入端，电容C5与电阻R6并联用于滤除高频干扰，比较器U4B的7脚输出端连接一个上拉电阻R2和滤波电容C2，输出过零信号P_Zero到过零触发模块4；限流电阻R13另一端连接电容C11，二极管D8的阴极和二极管D7的阳极，二极管D8的阳极端引出K2信号端。二极管D7的阴极连接三极管Q5的基极，三极管Q5的集电极通过电阻R14和电容C9连接至电源VCC4，三极管Q5发射极通过光耦U6连接二极管D8的阳极和电容C11，光耦U6输出发射极连接下拉电阻R22，输出通过电容C12，二极管D11和电阻R23组成的微分电路连接比较器U4A的3脚输入端，+5V电源通过电阻R19和电阻R25组成的分压电路产生一个比较基准电平连接至比较器U4A的2脚输入端，电容C13并联在电阻R19两端用于滤除高频干扰，比较器U4A的1脚输出端连接一个上拉电阻R15和滤波电容C10，输出过零信号N_Zero到过零触发模块4；K1信号端和K2信号端分别连接到电子开关2的输入端a和输出端c。

开关两端过零信号检测电路5中开关两端电压K1>>K2时，电流先流经二极管D2和限流电阻R13，此时电流足够把三极管Q5导通，然后电流从限流电阻R13再经过二极管D7、三极管Q5的发射极E、然后流进隔离光耦U6，将光耦导通输出高电平。

开关两端过零信号检测电路5中开关两端电压K1>K2时，电流流经二极管D2和限流电阻R13之后，电流很小，不能够导通三极管Q5和光耦U6，于是电流经由C11通过，此时U6光耦处于关断状态。

开关两端过零信号检测电路5中开关两端电压K2>K1时，电流流经二极管D8和限流电阻R13之后，电流还未变大到能够导通三极管Q2和光耦U2，于是电流经由C3通过，此时U2还未能导通。

开关两端过零信号检测电路5中开关两端电压K2>>K1时，电流流经二极管D8和限流电阻R13之后，电流将导通三极管Q2，于是电流经由二极管D1、三极管Q2的发射极通过，然后将光耦U2导通，输出高电平。

开关两端过零信号检测电路5中，以K1→K2作为开关两端电压的正方向，K1高于K2或K1低于K2的半个周期内，光耦U2，U6导通输出高电平，由于电容C4和电阻R10电容C12和电阻R23组成的微分电路的作用，比较器U4A和U4B输出低电平，当K1与K2两端等电位时，微分电路产生一个锯齿波到比较器的输入正端，比较器输出一个高电平脉冲。

下面结合图3说明实施例1中的过零触发模块4。

所述过零触发模块4中包括D触发器U3B，D触发器U3B的输入D端12脚连接到CPU处理器接收投切控制信号Cmd，输入CLK端11脚连接开关两端过零信号检测电路5接收过零信号P_Zero，D触发器U3B的反相输出端8脚通过电阻R11连接D触发器U3B的输入CLR端13脚，D触发器U3B的输入CLR端13脚连接电容C7和电容C8到电源地，D触发器U3B的正相输出端9脚通过光耦U1和限流电阻R8连接到电源地，光耦U1输出集电极连接电源VCC4，光耦U1的输出发射极通过电阻R3连接到三极管Q1的基极，三极管Q1的发射极连接三极管Q3的基极，三极管Q3的发射极通过电阻R5和二极管D3输出触发信号AG1到第一电子开关2中的晶闸管VT1的G1极，三极管Q3的发射极同时也通过电阻R5、电容C6和二极管D4连接输出触发信号AG1到第一电子开关2中的晶闸管VT1的G1极；三极管Q1的发射极和三极管Q3的基极通过电阻R4连接输出信号AK1到第一电子开关2中的晶闸管VT1的K1极，同时输出信号AK1端通过二极管D4连接到触发信号AG1端。

D触发器U3A的输入D端2脚连接接收CPU的投切控制信号Cmd，输入CLK端3脚连接开关两端过零信号检测电路5的过零信号N_Zero，D触发器U3A的反相输出端6脚通过电阻R24连接D触发器U3A的输入CLR端1脚，D触发器U3A的输入CLR端1脚连接电容C15和电容C16到电源地，D触发器U3A的正相输出端5脚通过光耦U5和限流电阻R21连接到电源地，光耦U5输出集电极连接VCC3，输出发射极通过电阻R16连接到三极管Q4的基极，三极管Q4的发射极连接三极管Q6的基极，三极管Q6的发射极通过电阻R18、二极管D9输出触发信号AG2到第一电子开关2中的晶闸管VT2的G2极；三极管Q4的发射极和三极管Q6的基极通过电阻R18输出信号AK2到第一电子开关2中晶闸管VT2的K2极，同时AK2通过二极管D10连接到CPU输出触发信号AG2。

过零触发模块4中D触发器U3B输入D端12脚的Cmd投切控制信号为高电平，一旦过零脉冲P_Zero的上升沿到来，D触发器U3B的9脚正相输出端输出高电平使光耦U1导通，电源VCC4经过光耦U1和电阻R3产生的电流使三极管Q1导通，同时三极管Q3也导通，经过两级放大后的电流通过电阻R5和二极管D3触发晶闸管导通；当D触发器U3B的9脚正相输出端输出高电平的同时，反相输出端8脚输出低电平，D触发器U3B的13脚CLR端电容C7和电容C8通过电阻R11进行放电，当电容C7和C8放完电后，D触发器的CLR清零功能使输出端输出低电平，从而关断光耦U1导通，但晶闸管还处于导通状态，这样在半个电周期之后，晶闸管会因为承受反向电压关断，在下一个周期又会重复上述过程。输出驱动脉冲的宽度由电阻R11和电容C7、C8构成的阻容参数确定；当D触发器U3B输入D端12脚的Cmd投切控制信号为低电平，D触发器U3B的9脚正相输出端输出低电平，光耦U1不导通；D触发器U3A输入D端2脚的Cmd投切控制信号为高电平，一旦过零脉冲N_Zero的上升沿到来，D触发器U3A的5脚正相输出端输出高电平使光耦U5导通，电源VCC3进过光耦和电阻R16产生的电流使三极管Q4导通，同时三极管Q6也导通，经过两级放大后的电流通过电阻R18和二极管D9触发晶闸管导通；当D触发器U3A的5脚正相输出端输出高电平的同时，反相输出端6脚输出低电平，D触发器U3A的1脚CLR端电容C15和电容C16通过电阻R24进行放电，当电容C15和C16放完电后，D触发器的CLR清零功能使输出端输出低电平，从而关断光耦U5导通，但晶闸管还处于导通状态，这样在半个电周期之后，晶闸管会因为承受反向电压关断，在下一个周期又会重复上述过程。输出驱动脉冲的宽度由电阻R24和电容C15，C16构成的阻容参数确定；当D触发器U3A输入D端2脚的Cmd投切控制信号为低电平，D触发器U3A的5脚正相输出端输出低电平，光耦U5不导通；

下面结合图4说明实施例1中的开关两端过零检测电路5＇。

所述开关两端过零信号检测电路5＇中包括限流电阻R26一端连接电容C17，二极管D6的阴极和二极管D12的阳极，二极管D12的阴极连接三极管Q7的基极，三极管Q7的集电极通过电阻R27和电容C18连接至电源VCC1，三极管Q7发射极通过光耦U7连接二极管D6的阳极和电容C17，二极管D6的阳极端引出K3信号端。光耦U7输出发射极连接下拉电阻R28，输出通过电容C19，二极管D13和电阻R29组成的微分电路连接比较器U8A的3脚输入端，+5V电源通过电阻R30和电阻R31组成的分压电路产生一个比较基准电平连接至比较器U8A的2脚输入端，电容C20用于滤除高频干扰，比较器U8A的1脚输出端连接一个上拉电阻R32和滤波电容C21，输出过零信号P_Zero_1到过零触发模块4＇；限流电阻R26另一端连接电容C25，二极管D16的阴极和二极管D17的阳极，二极管D16的阳极端引出K4信号端。二极管D17的阴极连接三极管Q10的基极，三极管Q10的集电极通过电阻R39和电容C26连接至VCC2，三极管Q10发射极通过光耦U11连接二极管D16的阳极和电容C25，光耦U11输出发射极连接下拉电阻R40，输出通过电容C27，二极管D18和电阻R41组成的微分电路连接比较器U8B的5脚输入端，+5V电源通过电阻R42和电阻R43组成的分压电路产生一个比较基准电平连接至比较器U8B的6脚输入端，电容C28用于滤除高频干扰，比较器U8B的7脚输出端连接一个上拉电阻R44和滤波电容C29，输出过零信号N_Zero_1到过零触发模块4＇；K3信号端和K4信号端连接到电子开关2＇的输入端a和输出端c。

开关两端过零信号检测电路5＇中开关两端电压K3>>K4时，电流先流经二极管D6和限流电阻R26，此时电流足够把三极管Q10导通，然后电流从限流电阻R26再经过二极管D17、三极管Q10的发射极E、然后流进隔离光耦U11，将光耦导通输出高电平。

开关两端过零信号检测电路5＇中开关两端电压K3>K4时，电流流经二极管D6和限流电阻R26之后，电流很小，不能够导通三极管Q10和光耦U11，于是电流经由C25通过，此时光耦U11处于关断状态。

开关两端过零信号检测电路5＇中开关两端电压K4>K3时，电流流经二极管D16和限流电阻R26之后，电流还未变大到能够导通三极管Q7和光耦U7，于是电流经由C17通过，此时光耦U7还未能导通。

开关两端过零信号检测电路5＇中开关两端电压K4>>K3时，电流流经二极管D16和限流电阻R26之后，电流将导通三极管Q7，于是电流经由二极管D12、三极管Q7的发射极通过，然后将光耦U7导通,输出高电平。

开关两端过零信号检测电路5＇中，以K3→K4作为开关两端电压的正方向，K3高于K4或K3低于K4的半个周期内，光耦U7，U11导通输出高电平，由于电容C19和电阻R29电容C27和电阻R41组成的微分电路的作用，比较器U8A和U8B输出低电平，当K3与K4两端等电位时，微分电路产生一个锯齿波到比较器的输入正端，比较器输出一个高电平脉冲。

下面结合图5说明本实施方式，本实施方式对实施方式一中的过零触发模块4＇作进一步说明；

所述过零触发模块4＇中包括D触发器U9A，D触发器U9A的输入D端2脚连接到CPU接收投切控制信号Cmd1，输入CLK端3脚连接开关两端过零信号检测电路5＇的过零信号P_Zero_1端，D触发器U9A的反相输出端6脚通过电阻R33连接D触发器U9A的输入CLR端1脚，D触发器U9A的输入CLR端1脚连接电容C22和电容C23到电源地，D触发器U9A的正相输出端5脚通过光耦U10和限流电阻R34连接到电源地，光耦U10输出集电极连接VCC2，输出发射极通过电阻R35连接到三极管Q8的基极，三极管Q8的发射极连接三极管Q9的基极，三极管Q9的发射极通过电阻R38和二极管D14输出触发信号CG1到第二电子开关2＇中晶闸管VT3的G3极，三极管Q9的发射极同时通过电阻R38、电容C24以及二极管D15输出触发信号CG1到第二电子开关2＇中晶闸管VT3的G3极；三极管Q8的发射极和三极管Q9的基极通过电阻R37连接并输出信号CK1到第二电子开关2＇的晶闸管VT3的K3极，同时输出信号CK1端通过二极管D15连接到触发信号CG1端。

D触发器U9B的输入D端12脚连接到CPU接收投切控制信号Cmd1，输入CLK端11脚连接开关两端过零信号检测电路5＇的过零信号N_Zero_1端，D触发器U9B的反相输出端8脚通过电阻R45连接D触发器U9B的输入CLR端13脚，D触发器U9B的输入CLR端13脚连接电容C30和电容C31到电源地，D触发器U9B的正相输出端9脚通过光耦U12和限流电阻R46连接到电源地，光耦U12输出集电极连接VCC1，输出发射极通过电阻R47连接到三极管Q11的基极，三极管Q11的发射极连接三极管Q12的基极，三极管Q12的发射极通过电阻R50，二极管D19输出触发信号CG2第二电子开关2＇的晶闸管VT4的G4极；三极管Q11的发射极和三极管Q12的基极通过电阻R49连接并输出信号CK2到第二电子开关2＇中晶闸管VT4的K4极，同时信号CK2端通过二极管D20连接到触发信号CG2端。

过零触发模块4＇中D触发器U9A输入D端2脚的Cmd1投切控制信号为高电平，一旦过零脉冲P_Zero_1的上升沿到来，D触发器U9A的5脚正相输出端输出高电平使光耦U10导通，VCC2进过光耦和电阻R35产生的电流使三极管Q8导通，同时三极管Q9也导通，经过两级放大后的电流通过电阻R38和二极管D14触发晶闸管导通；当D触发器U9A的5脚正相输出端输出高电平的同时，反相输出端6脚输出低电平，D触发器U9A的1脚CLR端电容C22和电容C23通过电阻R33进行放电，当电容C22和C23放完电后，D触发器的CLR清零功能使输出端输出低电平，从而关断光耦U10导通，但晶闸管还处于导通状态，这样在半个电周期之后，晶闸管会因为承受反向电压关断，在下一个周期又会重复上述过程。输出驱动脉冲的宽度由电阻R33和电容C22，C23构成的阻容参数确定；当D触发器U9A输入D端2脚的Cmd1投切控制信号为低电平，D触发器U9A的5脚正相输出端输出低电平，光耦U10不导通；D触发器U9B输入D端12脚的Cmd1投切控制信号为高电平，一旦过零脉冲N_Zero_1的上升沿到来，D触发器U9B的9脚正相输出端输出高电平使光耦U12导通，VCC1进过光耦和电阻R47产生的电流使三极管Q11导通，同时三极管Q12也导通，经过两级放大后的电流通过电阻R50和二极管D19触发晶闸管导通；当D触发器U9B的9脚正相输出端输出高电平的同时，反相输出端8脚输出低电平，D触发器U9B的13脚CLR端电容C30和电容C31通过电阻R45进行放电，当电容C30和C31放完电后，D触发器的CLR清零功能使输出端输出低电平，从而关断光耦U12导通，但晶闸管还处于导通状态，这样在半个电周期之后，晶闸管会因为承受反向电压关断，在下一个周期又会重复上述过程。输出驱动脉冲的宽度由电阻R45和电容C30，C31构成的阻容参数确定；当D触发器U9B输入D端12脚的Cmd1投切控制信号为低电平，D触发器U9B的9脚正相输出端输出低电平，光耦U12不导通；

所述过零触发模块4或4＇只在开关两端电压过零时刻发送触发脉冲导通可控硅开关元件，没有连续脉冲触发，这样整个电路消耗功率很小，产品的功耗大大降低。

图8为本实施例连续间隔20ms投切电容器的波形图，通过附图可以看出，本实施例完全实现了20ms连续投切功能。

本实用新型提供了一种带有智能控制的低功耗快速式电容投切开关，具体实现该技术方案的方法和途径很多，以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。本实施例中未明确的各组成部分均可用现有技术加以实现。

Claims (8)

1.一种带有智能控制的低功耗快速式电容投切开关，其特征在于，包括三相电源输入端（A1、B1、C1）、三相控制输出端（A2、B2、C2）、第一电子开关（2）和第二电子开关（2＇），第一电流互感器（1）和第二电流互感器（1＇），第一开关两端过零信号检测电路（5）和第二开关两端过零信号检测电路（5＇），第一过零触发模块（4）和第二过零触发模块（4＇)，第一电流检测电路（3）和第二电流检测电路（3＇)，以及控制单元（8）；

第一输入端（A1）和第一输出端（A2）之间依次串接第一电流互感器（1）以及第一电子开关（2），第一输入端（A1）用于连接三相电源输入的A相电源，第一输出端（A2）用于连接三相电力电容器的第一端；第一电流互感器（1）连接第一电流检测电路（3），第一开关两端过零信号检测电路（5）位于第一电子开关（2）两端，第一过零触发模块（4）与第一电子开关（2）直接连接，所述控制单元（8）分别连接第一电流检测电路（3）、第一开关两端过零信号检测电路（5）以及第一过零触发模块（4）；

第二输入端（B1）用于连接三相电源输入的B相电源，第二输出端（B2）用于连接三相电力电容器的第二端；

第三输入端（C1）和第三输出端（C2）之间依次串接第二电流互感器（1＇）以及第二电子开关（2＇），第三输入端（C1）用于连接三相电源输入的C相电源，第三输出端（C2）用于连接到三相电力电容器的第三端；第二电流互感器（1＇）连接第二电流检测电路（3＇），第二开关两端过零信号检测电路（5＇）位于第二电子开关（2＇）两端，第二过零触发模块（4＇）与第二电子开关（2＇）直接连接，所述控制单元（8）分别连接第二电流检测电路（3＇）、第二开关两端过零信号检测电路（5＇）以及第二过零触发模块（4＇）。

2.根据权利要求1所述的带有智能控制的低功耗快速式电容投切开关，其特征在于，所述第一电流检测电路（3）输入端连接第一电流互感器（1），输出端连接至控制单元（8），所述第二电流检测电路（3＇）输入端连接第二电流互感器（1＇），输出端连接至控制单元（8）。

3.根据权利要求1所述的带有智能控制的低功耗快速式电容投切开关，其特征在于，所述第一开关两端过零信号检测电路（5）的输入端连接第一电子开关（2）的两端接点，输出端连接到第一过零触发模块（4）和控制单元（8）；所述第二开关两端过零信号检测电路（5＇）的输入端连接第二电子开关（2＇）的两端接点，输出端连接到第二过零触发模块（4＇）和控制单元（8）。

4.根据权利要求1所述的带有智能控制的低功耗快速式电容投切开关，其特征在于，所述控制单元（8）包括CPU处理器。

5.根据权利要求4所述的带有智能控制的低功耗快速式电容投切开关，其特征在于，所述第一开关两端过零信号检测电路（5）包括限流电阻R13，限流电阻R13一端连接电容C3、二极管D2的阴极以及二极管D1的阳极，二极管D1的阴极连接三极管Q2的基极，三极管Q2的集电极通过电阻R1和电容C1连接至电源VCC3，三极管Q2的发射极通过光耦U2连接二极管D2的阳极以及电容C3，二极管D2的阳极端引出K1信号端连接到第一电子开关（2）的前端；光耦U2的输出发射极连接下拉电阻R9，同时通过电容C4、二极管D5以及电阻R10组成的微分电路连接比较器U4B的5脚输入端，+5V电源通过电阻R6和电阻R12组成的分压电路产生一个比较基准电平连接至比较器U4B的6脚输入端，电容C5并联在电阻R6两端用于滤除高频干扰；比较器U4B的7脚输出端连接一个上拉电阻R2和滤波电容C2，并输出过零信号P_Zero到第一过零触发模块（4）和CPU处理器；

限流电阻R13另一端连接电容C11、二极管D8的阴极以及二极管D7的阳极，二极管D8的阳极端引出K2信号端连接到第一电子开关（2）的后端；二极管D7的阴极连接三极管Q5的基极，三极管Q5的集电极通过电阻R14和电容C9连接至电源VCC4，三极管Q5的发射极通过光耦U6连接二极管D8的阳极以及电容C11；光耦U6输出发射极连接下拉电阻R22，同时通过电容C12，二极管D11以及电阻R23组成的微分电路连接比较器U4A的3脚输入端，+5V电源通过电阻R19和电阻R25组成的分压电路产生一个比较基准电平连接至比较器U4A的2脚输入端，电容C13并联在电阻R19两端用于滤除高频干扰；比较器U4A的1脚输出端连接一个上拉电阻R15和滤波电容C10，并输出过零信号N_Zero到第一过零触发模块（4）。

6.根据权利要求5所述的带有智能控制的低功耗快速式电容投切开关，其特征在于，所述第一过零触发模块（4）包括D触发器U3B和D触发器U3A，D触发器U3B的输入D端12脚连接到CPU处理器接收投切控制信号Cmd，D触发器U3B的输入CLK端11脚连接第一开关两端过零信号检测电路（5）接收过零信号P_Zero，D触发器U3B的反相输出端8脚通过电阻R11连接D触发器U3B的输入CLR端13脚，D触发器U3B的输入CLR端13脚连接电容C7和电容C8到电源地，D触发器U3B的正相输出端9脚通过光耦U1和限流电阻R8连接到电源地，光耦U1输出集电极连接电源VCC4，光耦U1的输出发射极通过电阻R3连接到三极管Q1的基极，三极管Q1的发射极连接三极管Q3的基极，三极管Q3的发射极通过电阻R5和二极管D3输出触发信号AG1到第一电子开关（2），三极管Q3的发射极同时通过电阻R5、电容C6以及二极管D4的连接输出触发信号AG1到第一电子开关（2），三极管Q1的发射极和三极管Q3的基极通过电阻R4连接并输出信号AK1到第一电子开关（2），同时输出信号AK1端通过二极管D4连接到触发信号AG1端；

D触发器U3A的输入D端2脚接收CPU处理器的投切控制信号Cmd，D触发器U3A输入CLK端3脚连接第一开关两端过零信号检测电路（5）接收过零信号N_Zero，D触发器U3A的反相输出端6脚通过电阻R24连接D触发器U3A的输入CLR端1脚，D触发器U3A的输入CLR端1脚连接电容C15和电容C16到电源地，D触发器U3A的正相输出端5脚通过光耦U5和限流电阻R21连接到电源地，光耦U5输出集电极连接VCC3，输出发射极通过电阻R16连接到三极管Q4的基极，三极管Q4的发射极连接三极管Q6的基极，三极管Q6的发射极通过电阻R18、二极管D9输出触发信号AG2到第一电子开关（2）；三极管Q4的发射极和三极管Q6的基极通过电阻R18连接并输出信号AK2到第一电子开关（2），同时输出信号AK2端通过二极管D10连接到触发信号AG2端。

7.根据权利要求4所述的带有智能控制的低功耗快速式电容投切开关，其特征在于，所述第二开关两端过零信号检测电路（5＇）包括限流电阻R26，限流电阻R26一端连接电容C17、二极管D6的阴极以及二极管D12的阳极，二极管D12的阴极连接三极管Q7的基极，三极管Q7的集电极通过电阻R27和电容C18连接至电源VCC1，三极管Q7发射极通过光耦U7连接二极管D6的阳极以及电容C17，二极管D6的阳极端引出K3信号端连接到第二电子开关（2＇）的前端；光耦U7的输出发射极连接下拉电阻R28，同时通过电容C19、二极管D13以及电阻R29组成的微分电路连接比较器U8A的3脚输入端，+5V电源通过电阻R30和电阻R31组成的分压电路产生一个比较基准电平连接至比较器U8A的2脚输入端，电容C20并联在电阻R30两端，用于滤除高频干扰，比较器U8A的1脚输出端连接一个上拉电阻R32和滤波电容C21，输出过零信号P_Zero_1到第二过零触发模块（4＇）和CPU处理器；

限流电阻R26另一端连接电容C25、二极管D16的阴极以及二极管D17的阳极，二极管D16的阳极端引出K4信号端连接到第二电子开关（2＇）的后端；二极管D17的阴极连接三极管Q10的基极，三极管Q10的集电极通过电阻R39以及电容C26连接至电源VCC2，三极管Q10的发射极通过光耦U11连接二极管D16的阳极以及电容C25，光耦U11输出发射极连接下拉电阻R40，同时通过电容C27、二极管D18以及电阻R41组成的微分电路连接比较器U8B的5脚输入端，+5V电源通过电阻R42和电阻R43组成的分压电路产生一个比较基准电平连接至比较器U8B的6脚输入端，电容C28并联在电阻R42两端用于滤除高频干扰；比较器U8B的7脚输出端连接一个上拉电阻R44和滤波电容C29，并输出过零信号N_Zero_1到第二过零触发模块（4＇）。

8.根据权利要求7所述的带有智能控制的低功耗快速式电容投切开关，其特征在于，所述第二过零触发模块（4＇）包括D触发器U9A和D触发器U9B，D触发器U9A的输入D端2脚连接到CPU接收投切控制信号Cmd1，D触发器U9A的输入CLK端3脚连接第二开关两端过零信号检测电路（5＇）接收过零信号P_Zero_1，D触发器U9A的反相输出端6脚通过电阻R33连接D触发器U9A的输入CLR端1脚，D触发器U9A的输入CLR端1脚连接电容C22和电容C23到电源地，D触发器U9A的正相输出端5脚通过光耦U10和限流电阻R34连接到电源地，光耦U10输出集电极连接电源VCC2，输出发射极通过电阻R35连接到三极管Q8的基极，三极管Q8的发射极连接三极管Q9的基极，三极管Q9的发射极通过电阻R38和二极管D14输出触发信号CG1到第二电子开关（2＇），三极管Q9的发射极同时通过电阻R38、电容C24以及二极管D15输出触发信号CG1到第二电子开关（2＇）；三极管Q8的发射极和三极管Q9的基极通过电阻R37连接并输出信号CK1到第二电子开关（2＇），同时输出信号CK1端通过二极管D15连接到触发信号CG1端；

D触发器U9B的输入D端12脚连接到CPU接收投切控制信号Cmd1，D触发器U9B的输入CLK端11脚连接第二开关两端过零信号检测电路（5＇）接收过零信号N_Zero_1端，D触发器U9B的反相输出端8脚通过电阻R45连接D触发器U9B的输入CLR端13脚，D触发器U9B的输入CLR端13脚连接电容C30和电容C31到电源地，D触发器U9B的正相输出端9脚通过光耦U12和限流电阻R46连接到电源地；光耦U12输出集电极连接VCC1，输出发射极通过电阻R47连接到三极管Q11的基极，三极管Q11的发射极连接三极管Q12的基极，三极管Q12的发射极通过电阻R50、二极管D19输出触发信号CG2到第二电子开关（2＇）；三极管Q11的发射极和三极管Q12的基极通过电阻R49连接并输出信号CK2到第二电子开关（2＇），同时信号CK2端通过二极管D20连接到触发信号CG2端。

Images