CN106847752A - Cmos器件的形成方法 - Google Patents

Cmos器件的形成方法 Download PDF

Info

Publication number
CN106847752A
CN106847752A CN201510894238.8A CN201510894238A CN106847752A CN 106847752 A CN106847752 A CN 106847752A CN 201510894238 A CN201510894238 A CN 201510894238A CN 106847752 A CN106847752 A CN 106847752A
Authority
CN
China
Prior art keywords
layer
work
function
opening
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510894238.8A
Other languages
English (en)
Other versions
CN106847752B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510894238.8A priority Critical patent/CN106847752B/zh
Publication of CN106847752A publication Critical patent/CN106847752A/zh
Application granted granted Critical
Publication of CN106847752B publication Critical patent/CN106847752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种CMOS器件的形成方法，包括：提供基底，所述基底表面形成有层间介质层，且位于第一区域的层间介质层内具有第一开口，位于第二区域的层间介质层内具有第二开口；在第一开口底部和侧壁表面、以及第二开口底部和侧壁表面形成栅介质层；在第一开口内填充满填充层；在第二开口内的栅介质层表面形成第一功函数层，第一功函数层还位于填充层表面；在第一功函数层表面形成填充满第二开口的第一栅电极层；去除填充层，暴露出第一开口内的栅介质层表面；在第一开口内的栅介质层表面形成第二功函数层；在第二功函数层表面形成填充满第一开口的第二栅电极层。本发明使得形成第二栅电极层工艺的填孔性能得到改善，进而提高形成的CMOS器件的性能。

Description

CMOS器件的形成方法
技术领域
本发明涉及半导体制作技术领域，特别涉及一种CMOS器件的形成方法。
背景技术
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。
当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。
尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种CMOS器件的形成方法，形成具有不同功函数的栅极结构，且栅极结构中栅电极层的填孔性能高，从而改善形成的CMOS器件的电学性能。
为解决上述问题，本发明提供一种CMOS器件的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，且所述第一区域和第二区域的区域类型不同，所述基底表面形成有层间介质层，且位于第一区域的层间介质层内具有第一开口，所述第一开口暴露出第一区域部分基底表面，位于第二区域的层间介质层内具有第二开口，所述第二开口暴露出第二区域部分基底表面；在所述第一开口底部和侧壁表面、以及第二开口底部和侧壁表面形成栅介质层；在形成所述栅介质层之后，在所述第一开口内填充满填充层；在所述第二开口内的栅介质层表面形成第一功函数层，所述第一功函数层还位于填充层表面；在所述第一功函数层表面形成填充满所述第二开口的第一栅电极层；去除高于所述填充层表面的第一栅电极层以及第一功函数层；去除所述填充层，暴露出第一开口内的栅介质层表面；在所述第一开口内的栅介质层表面形成第二功函数层，所述第二功函数层还位于第一栅电极层表面，且所述第二功函数层与第一功函数层的材料功函数类型不同；在所述第二功函数层表面形成填充满第一开口的第二栅电极层；去除高于所述第一栅电极层的第二栅电极层以及第二功函数层。
可选的，所述填充层的材料为ODL材料、BARC材料或DUO材料。
可选的，采用旋转涂覆工艺形成所述填充层。
可选的，采用灰化工艺去除所述填充层。
可选的，去除所述填充层的工艺步骤包括：在所述第一栅电极层表面形成掩膜层；接着，去除所述填充层；在去除所述填充层之后，去除所述掩膜层。
可选的，所述栅介质层包括界面层以及位于界面层表面的高k栅介质层。
可选的，所述界面层的材料为氧化硅；所述高k栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
可选的，所述界面层包括热氧化层以及位于热氧化层表面的化学氧化层。
可选的，在形成所述填充层之前，还包括步骤：在所述栅介质层表面形成盖帽层。
可选的，所述第一功函数层位于第二开口的盖帽层表面；在去除所述填充层之后、形成所述第二功函数层之前，去除所述第一开口内的盖帽层。
可选的，在去除所述第一开口内的盖帽层之后、形成所述第二功函数层之前，在所述第一开口内的栅介质层表面形成保护层。
可选的，所述保护层的材料为TiN或TaN；所述盖帽层的材料为TiN或TaN；所述第一区域为NMOS区域，所述第二区域为PMOS区域，所述保护层的厚度小于盖帽层的厚度。
可选的，采用化学机械抛光工艺，研磨去除高于所述填充层表面的第一栅电极层以及第一功函数层；采用化学机械研磨工艺，研磨去除高于所述第一栅电极层表面的第二栅电极层以及第二功函数层。
可选的，所述第一栅电极层的材料为TiAl、Ti、Cu、Co、Al或W中的一种或多种；所述第二栅电极层的材料为TiAl、Ti、Cu、Co、Al或W中的一种或多种。
可选的，所述第一功函数层的材料为N型功函数材料或P型功函数材料；所述第二功函数层的材料为N型功函数材料或P型功函数材料。
可选的，所述第一区域为NMOS区域，所述第一功函数层的材料为N型功函数材料；所述第二区域为PMOS区域，所述第二功函数层的材料为P型功函数材料。
可选的，所述第一功函数层的材料为TiAl、Mo、MoN、AlN或TiAlC；所述第二功函数层的材料为TiN、TaN、TaSiN、TiSiN、TaAlN或TiAlN。
可选的，所述第一栅电极层的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种；所述第二栅电极层的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种。
可选的，所述基底包括：衬底；位于衬底表面的分立的鳍部；位于所述衬底表面的隔离层，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层顶部低于鳍部顶部。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的CMOS器件的形成方法的技术方案中，在第一开口底部和侧壁表面、以及第二开口底部和侧壁表面形成栅介质层之后，在第一开口内填充满填充层，所述填充层占据后续形成第二功函数层和第二栅电极层的空间位置；接着，在第二开口内的栅介质层表面形成第一功函数层，在第一功函数层表面形成填充满第二开口的第一栅电极层，由于第一开口被填充层占据，使得形成的第一功函数层不会位于第一开口内；然后，去除所述填充层，在第一开口内的栅介质层表面形成第二功函数层，在第二功函数层表面形成填充满第一开口的第二栅电极层；去除高于第一栅电极层的第二栅电极层以及第二功函数层。由于在形成第二栅电极层之前，所述第一开口内未形成第一功函数层，与第一开口内具有第一功函数层再形成第二栅电极层相比，本发明中第二栅电极层需要填充的开口尺寸更大，从而提高了形成第二栅电极层的工艺窗口，有利于提高形成的第二栅电极层的质量，使得第二栅电极层与第二功函数层之间接触紧密，进而改善CMOS器件的电学性能和可靠性。
进一步，所述填充层的材料为ODL材料、BARC材料或DUO材料，使得能够选择性的仅在第一开口内填充满填充层，且能够采用灰化工艺去除所述填充层。
进一步，在形成所述填充层之前，还在栅介质层表面形成盖帽层，且第一功函数层位于第二开口的盖帽层表面，所述盖帽层能够起到保护栅介质层的作用，防止第一栅电极层内的金属离子扩散至栅介质层内。
更进一步，在去除第一开口的盖帽层之后，在第一开口内的栅介质层表面形成保护层，且保护层的厚度小于盖帽层的厚度，所述保护层能够起到保护第一区域的栅介质层的作用，防止第二栅电极层内的金属离子扩散至栅介质层内。
附图说明
图1是一实施例提供的CMOS器件的剖面结构示意图；
图2至图12为本发明一实施例提供的形成CMOS器件过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体器件的电学性能有待提高。
CMOS(Complementary Metal Oxide Semiconductor)器件为半导体器件的主要元件之一。经研究发现，为了同时满足CMOS器件中NMOS管和PMOS管改善阈值电压(Threshold Voltage)的要求，通常采用不同的金属材料作为NMOS管和PMOS管的金属栅极中功函数(WF，Work Function)层材料，使得NMOS管和PMOS管具有不同的阈值电压，其中，NMOS管的金属栅极中具有N型功函数层，PMOS管的金属栅极中具有P型功函数层。
在一个实施例中，以先形成PMOS管的功函数层后形成NMOS管的功函数层为例，参考图1，CMOS器件的形成方法包括：提供衬底100，所述衬底100包括NMOS区域和PMOS区域；在所述衬底100表面形成层间介质层101，所述PMOS区域的层间介质层101内形成有第一开口102，所述NMOS区域的层间介质层101内形成有第二开口103；形成覆盖第一开口102底部和侧壁表面、第二开口103底部和侧壁表面、以及层间介质层101顶部表面的栅介质层104；在所述栅介质层104表面形成P型功函数层105；刻蚀去除位于NMOS区域的P型功函数层105；接着，在所述NMOS区域的栅介质层104表面形成N型功函数层106，所述N型功函数层106还位于P型功函数层105表面；最后，形成填充满第一开口102和第二开口103的栅电极层。
由于第一开口102内既形成有P型功函数层105还形成有N型功函数层106，使得第一开口102的纵宽比增加，因此在向第一开口102内填充满栅电极层的工艺难度增加，使得第一开口102内的栅电极层中易出现空洞，且第一开口102内的栅电极层与N型功函数层106之间的界面性能差，进而造成形成的CMOS器件的电学性能低下。
为解决上述问题，本发明提供一种CMOS器件的形成方法，提供基底，所述基底包括第一区域和第二区域，且所述第一区域和第二区域的区域类型不同，所述基底表面形成有层间介质层，且位于第一区域的层间介质层内具有第一开口，所述第一开口暴露出第一区域部分基底表面，位于第二区域的层间介质层内具有第二开口，所述第二开口暴露出第二区域部分基底表面；在所述第一开口底部和侧壁表面、以及第二开口底部和侧壁表面形成栅介质层；在形成所述栅介质层之后，在所述第一开口内填充满填充层；在所述第二开口内的栅介质层表面形成第一功函数层，所述第一功函数层还位于填充层表面；在所述第一功函数层表面形成填充满所述第二开口的第一栅电极层；去除高于所述填充层表面的第一栅电极层以及第一功函数层；去除所述填充层，暴露出第一开口内的栅介质层表面；在所述第一开口内的栅介质层表面形成第二功函数层，所述第二功函数层还位于第一栅电极层表面，且所述第二功函数层与第一功函数层的材料功函数类型不同；在所述第二功函数层表面形成填充满第一开口的第二栅电极层；去除高于所述第一栅电极层的第二栅电极层以及第二功函数层。
本发明形成具有不同功函数的功函数层，且形成第一栅电极层或第二栅电极层的工艺窗口较大，使得第一栅电极层或第二栅电极层的填孔性能好，从而提高形成的第一栅电极层或第二栅电极层的性能，改善形成的CMOS器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图12为本发明一实施例提供的半导体器件形成过程的剖面结构示意图。
参考图2，提供基底，所述基底包括第一区域I和第二区域II，所述基底表面形成有层间介质层204，且位于第一区域I的层间介质层204内具有第一开口205，位于第二区域II的层间介质层204内具有第二开口206。
本实施例中，以形成的半导体结构为鳍式场效应管为例，所述基底包括：衬底201、以及位于衬底201表面的鳍部202。
所述衬底201的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底201还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部202的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底201为硅衬底，所述鳍部202的材料为硅。
本实施例中，形成所述衬底201、鳍部202的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层；以所述硬掩膜层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底201，位于衬底201表面的凸起作为鳍部202。
在一个实施例中，形成所述硬掩膜层的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层；去除所述图形化的光刻胶层。在其他实施例中，所述硬掩膜层的形成工艺还能够包括：自对准双重图形化(SADP，Self-aligned Double Patterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-alignedDouble Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
本实施例中，所述鳍部202的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即鳍部的顶部尺寸等于底部尺寸。
所述基底还包括：位于所述衬底201表面的隔离层203，所述隔离层203覆盖鳍部202的部分侧壁表面，且所述隔离层203顶部低于鳍部202顶部。所述隔离层203作为CMOS器件的隔离结构。所述隔离层203的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层203的材料为氧化硅。
所述第一区域I和第二区域II的区域类型不同。所述第一区域I为NMOS区域或PMOS区域，所述第二区域II为NMOS区域或PMOS区域；所述第一区域I和第二区域I可以为相邻或间隔。所述第一区域I和第二区域II的区域类型不同，当所述第一区域I为NMOS区域时，所述第二区域II为PMOS区域，当所述第一区域I为PMOS区域时，所述第二区域II为NMOS区域。在本实施例中，以所述第一区域I为NMOS区域，第二区域II为PMOS区域做示范性说明，后续在NMOS区域形成NMOS管，在PMOS区域形成PMOS管。
在另一实施例中，所述半导体器件为平面晶体管，所述基底为平面基底，所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
所述第一开口205暴露出第一区域I部分基底表面，本实施例中，所述第一开口205暴露出第一区域I部分鳍部202表面以及隔离层203表面，所述第一开口205为后续形成第一栅极结构预留空间位置。所述第二开口206暴露出第二区域II部分基底表面，本实施例中，所述第二开口206暴露出第二区域II部分鳍部202表面以及隔离层203表面，所述第二开口206为后续形成第二栅极结构预留空间位置。本实施例中，第一伪栅横跨第一区域I鳍部202，且覆盖第一区域I鳍部202部分顶部表面和侧壁表面；第二伪栅横跨第二区域II鳍部202，且覆盖第二区域II鳍部202部分顶部表面和侧壁表面。
所述第一开口205两侧的鳍部202内还形成有第一源漏区，所述第二开口206两侧的鳍部202内还形成有第二源漏区，所述第一源漏区与第二源漏区的掺杂离子类型不同。本实施例中，所述第一源漏区的掺杂离子为N型离子，例如为P、As或Sb；所述第二源漏区的掺杂离子为P型离子，例如为B、Ga或In。
形成所述层间介质层204、第一开口205以及第二开口206的工艺步骤包括：在所述第一区域I部分基底表面形成第一伪栅；在所述第二区域II部分基底表面形成第二伪栅；在所述第一伪栅两侧的第一区域I基底内形成第一源漏区；在所述第二伪栅两侧的第二区域II基底内形成第二源漏区；在所述基底表面形成层间介质层，所述层间介质层覆盖第一伪栅侧壁表面以及第二伪栅侧壁表面；刻蚀去除所述第一伪栅，形成所述第一开口；刻蚀去除所述第二伪栅，形成所述第二开口。
参考图3，在所述第一开口205底部和侧壁表面、以及第二开口206底部和侧壁表面形成化学氧化(chemical oxide)层207。
本实施例中，所述化学氧化层207位于第一开口205暴露出的鳍部202顶部表面和侧壁表面，所述化学氧化层207还位于第二开口206暴露出的鳍部202顶部表面和侧壁表面。
后续在所述化学氧化层207的基础上形成界面层(IL，Interfacial Layer)，所述界面层作为第一栅极结构或第二栅极结构的一部分，与后续形成的高k栅介质层构成的叠层结构作为栅介质层；另一方面，所述界面层为后续形成高k栅介质层提供良好的界面基础，从而提高形成的高k栅介质层的质量，减小高k栅介质层与基底之间的界面态密度，且避免高k栅介质层与基底直接接触造成的不良影响。
并且，本实施例中，采用化学浸润(chemical dip)的方法在基底表面形成所述化学氧化层207，采用化学浸润氧化生长的氧化硅容易与后续形成的高k栅介质层材料之间形成Hf-Si-O的混合结构，从而改善界面层与高k栅介质层之间的界面状态，并且能够提高后续生长的高k栅介质层的性质。
本实施例中，所述化学氧化层207的材料为氧化硅，所述化学氧化层207的厚度为2埃至20埃。
在一个实施例中，形成所述化学氧化层207的方法包括：采用硫酸和双氧水的混合溶液对所述鳍部202进行浸润处理，浸润处理的反应温度为120摄氏度至180摄氏度，硫酸和双氧水的体积比为1:1至5:1。
在另一实施例中，形成所述化学氧化层207的方法包括：采用氨水和双氧水的混合溶液对所述鳍部202进行浸润处理，浸润处理的反应温度为25摄氏度至45摄氏度，氨水和双氧水的体积比为1:4至1:25。
参考图4，对所述化学氧化层207和鳍部202进行退火工艺，在所述鳍部202与化学氧化层207之间形成热氧化层(thermal oxide)208。
所述热氧化层208位于第一开口205底部和侧壁表面，所述热氧化层208还位于第二开口206底部和侧壁表面。
所述热氧化层208与鳍部202之间接触紧密，使得热氧化层208与鳍部202之间的界面性能优良；并且，所述热氧化层208还与化学氧化层207之间接触紧密，使得热氧化层208与化学氧化层207之间的界面性能优良。因此，形成的热氧化层208有利于提高鳍部202与化学氧化层207之间的界面性能。并且，由前述分析可知，后续形成的高k栅介质层位于化学氧化层207之间，所述化学氧化层207有利于提高形成的高k栅介质层的性质，提高化学氧化层207与高k栅介质层之间的界面状态。
因此，所述热氧化层208以及位于热氧化层208表面的化学氧化层207共同作为界面层，既提高了基底与界面层之间的界面性能，又能提高界面层与后续形成的高k栅介质层之间的界面性能，提高后续形成的高k栅介质层的质量。
所述热氧化层208的材料为氧化硅。所述热氧化层208的厚度不宜过薄，否则热氧化层208不足以改善鳍部202与化学氧化层207之间的界面性能；所述热氧化层208的厚度也不宜过厚，否则界面层占栅介质层的比重过大，且鳍部202被氧化的厚度过厚。综合上述因素考虑，本实施例中，所述热氧化层208的厚度为1埃至10埃。
所述退火工艺为激光退火(laser anneal)或flash anneal，所述退火工艺的退火温度为650摄氏度至900摄氏度。
所述退火工艺的退火氛围包含O2，还包括N2、Ar或He中的一种或多种。且为了避免形成的热氧化层208的厚度过厚，所述退火范围中O2浓度较低。本实施例中，所述退火工艺的O2体积浓度为1ppm～10ppm。
在其他实施例中，所述界面层还能够为化学氧化层或热氧化层的单层结构。
参考图5，在所述界面层表面形成高k栅介质层209。
本实施例中，所述高k栅介质层209横跨第一区域I的鳍部202、以及第二区域II的鳍部202，所述高k栅介质层209位于化学氧化层207表面，且所述高k栅介质层209还位于层间介质层204顶部表面以及隔离层203表面。
所述高k栅介质层209的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，所述高k栅介质层209的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述高k栅介质层209。本实施例中，所述k栅介质层209的材料为HfO2，所述高k栅介质层209的厚度为5埃至15埃，采用原子层沉积工艺形成所述高k栅介质层209。
由于所述高k栅介质层209位于化学氧化层207表面，使得化学氧化层207与高k栅介质层209之间容易形成Hf-Si-O的混合结构，从而改善高k栅介质层209与界面层之间的界面状态，并且使得形成的高k栅介质层209具有较高的质量。
在形成所述高k栅介质层209之后，还包括步骤：对所述高k栅介质层209进行退火处理，所述退火处理有利于减少高k栅介质层209内的缺陷，提高高k栅介质层209的致密度。
本实施例中，在所述第一开口205底部和侧壁表面、以及第二开口206底部和侧壁表面形成栅介质层，其中，所述栅介质层包括热氧化层208、位于热氧化层208表面的化学氧化层207、以及位于化学氧化层207表面的高k栅介质层209。
参考图6，在所述高k栅介质层209表面形成盖帽层210。
所述盖帽层210起到保护高k栅介质层209的作用，避免高k栅介质层210受到刻蚀损伤或污染。并且，位于第二开口206内的盖帽层210还能够起到调节功函数的作用。
所述盖帽层210的材料为TiN或TaN；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述盖帽层210。本实施例中，所述盖帽层210的材料为TiN，采用原子层沉积工艺形成所述盖帽层210，所述盖帽层210的厚度为5埃至30埃。
参考图7，在所述第一开口205(参考图6)内填充满填充层211。
所述填充层211的材料与后续形成的第一栅电极层的材料不同，所述填充层211的材料为易于被去除的材料；并且，所述填充层211的材料还为能够采用选择性填充工艺形成的材料，从而在所述填充层211不会形成在第二开口206内，避免填充层211对第二开口206内的盖帽层210相互接触，因此第二开口206内的盖帽层210保持较高的性能。
综合上述因素考虑，所述填充层211的材料为ODL(Organic DielectricLayer)材料、BARC(Bottom Anti-Reflective Coating)材料或DUO(Deep UVLight Absorbing Oxide)材料；采用旋转涂覆工艺形成所述填充层211。其中，所述DUO材料是一种硅氧烷聚合体材料，包括CH3-SiOX、Si-OH、或SiOH3等。
本实施例中，所述填充层211的材料为ODL材料，所述填充层211的顶部高于层间介质层204顶部，例如，所述填充层211顶部与盖帽层210顶部齐平。在其他实施例中，所述填充层的顶部还能够与层间介质层顶部齐平。
参考图8，在所述第二开口206(参考图7)内的栅介质层表面形成第一功函数层212，所述第一功函数层212还位于填充层211表面；在所述第一功函数层212表面形成填充满所述第二开口206的第一栅电极层213。
所述第一功函数层212的材料为N型功函数材料或P型功函数材料。
本实施例中，所述第二区域II为PMOS区域，则所述第一功函数层212的材料为P型功函数材料，所述第一功函数层212的材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev；所述第一功函数层212的材料为TiN、TaN、TaSiN、TiSiN、TaAlN或TiAlN中的一种或几种。采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一功函数层212。
本实施例中，采用原子层沉积工艺形成所述第一功函数层212，所述第一功函数层212的材料为TiN，所述第一功函数层212的厚度为10埃至100埃。
所述第一栅电极层213的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种。本实施例中，所述第一栅电极层213的材料为TiAl。
由于第一开口205(参考图6)内填充满了填充层211，所述填充层211占据第一开口205的空间位置，从而避免在第一开口205内形成第一功函数层以及第一栅电极层。
接着，继续参考图8，去除高于所述填充层211表面的第一栅电极层213以及第一功函数层212，使得第一栅电极层213顶部与层间介质层204顶部齐平。
本实施例中，采用化学机械抛光工艺，研磨去除高于填充层211表面的第一栅电极层213以及第一功函数层212，暴露出所述填充层211顶部表面，为后续去除所述填充层211提供工艺基础。还研磨去除高于层间介质层204顶部的盖帽层210、高k栅介质层209以及填充层211，暴露出层间介质层204顶部表面。
参考图9，去除所述填充层211(参考图8)，暴露出第一开口205内的栅介质层。
去除所述填充层211的工艺步骤包括：在所述第一栅电极层213顶部表面、以及第二区域II的层间介质层204表面形成掩膜层214，所述掩膜层214起到保护第一栅电极层213以及第二区域II的层间介质层204的作用；接着，采用干法刻蚀工艺或湿法刻蚀工艺，或者，采用灰化工艺，去除所述填充层211。
本实施例中，采用灰化工艺去除所述填充层211，所述灰化工艺采用的气体包括O2。由于所述掩膜层214的阻挡作用，使得灰化工艺对第一栅电极层213不会造成不良影响，所述第一栅电极层213始终保持良好的性能。所述掩膜层214的材料为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。
由于位于第一开口205内的盖帽层210与所述填充层211相接触，且位于第一开口205内的盖帽层210还暴露在去除填充层211的环境中，因此位于第一开口205内的盖帽层210会受到损伤，所述位于第一开口205内的盖帽层210的性能变差。为此，在去除所述填充层211之后，还去除位于第一开口205内的盖帽层210，后续在第一区域I的栅介质层表面重新形成保护层。
本实施例中，在去除所述第一区域I的盖帽层210之后，去除所述掩膜层214。
参考图10，在所述第一开口205内的栅介质层表面形成保护层215，所述保护层215还位于第一栅电极层213表面。
本实施例中，所述保护层215位于第一区域I的高k栅介质层209表面，所述保护层215还位于层间介质层204表面以及第一栅电极层213顶部表面。
所述保护层215起到保护第一区域I的高k栅介质层209的作用，防止后续形成的第二栅电极层内的金属离子向高k栅介质层209内扩散。所述保护层215的材料为TiN或TaN；并且，由于所述保护层215的材料功函数值更偏向于PMOS管所需的功函数值，为了提高保护层215对NMOS管性能影响以及盖帽层210对PMOS管性能影响之间的区别，所述保护层215的厚度小于盖帽层210的厚度。
本实施例中，所述保护层215的材料为TiN，所述保护层215的厚度为2埃至20埃，采用原子层沉积工艺形成所述保护层215。在其他实施例中，还能够采用化学气相沉积工艺或物理气相沉积工艺形成所述保护层。
参考图11，在所述第一开口205(参考图10)内的栅介质层表面形成第二功函数层216，所述第二功函数层216还位于第一栅电极层213表面；在所述第二功函数层216表面形成填充满第一开口205的第二栅电极层217。
本实施例中，所述功函数层216位于保护层215表面。所述第二功函数层216与第一功函数层212的材料功函数类型不同。所述第二功函数层215的材料为N型功函数材料或P型功函数材料。由于本实施例中，所述第一区域I为NMOS区域，所述第二功函数层216的材料为N型功函数材料。所述第二功函数层216的材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev；所述第二功函数层216的材料为TiAl、Mo、MoN、AlN或TiAlC。
本实施例中，所述第二功函数层216的材料为TiAlC，第二功函数层216中的C离子有利于抑制Al离子向高k栅介质层209内扩散，所述第二功函数层216的厚度为10埃至100埃。
所述第二栅电极层217的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二栅电极层217。本实施例中，所述第二栅电极层217的材料为W；采用金属有机化学气相沉积工艺形成所述第二栅电极层217。
由于第一开口205内未形成第一功函数层，因此第一功函数层未占据第一开口内的空间位置，使得与现有技术相比，本实施例中形成所述第二栅电极层217的工艺窗口明显增加了，本实施例中第二栅电极层217需填充的开口纵宽比较小，因此形成第二栅电极层217的工艺难度减小，且形成第二栅电极层217的工艺的填孔(gap-filling)性能得到提升，进而使得形成的第二栅电极层217的质量得到提高，例如，第二栅电极层217的致密度增加，第二栅电极层217内的空洞显著减小，且第二栅电极层217与第二功函数层216之间的界面性能得到改善，进而提高形成的CMOS器件的电学性能，改善形成的CMOS器件的可靠性。
参考图12，去除高于第一栅电极层213的第二栅电极层217以及第二功函数层216。
本实施例中，采用化学机械研磨工艺，研磨去除高于层间介质层204的第二栅电极层217以及第二功函数层216，还研磨去除高于层间介质层204顶部的保护层215。
需要说明的是，本实施例中，以先形成PMOS区域的第一功函数层以及第一栅电极层、后形成NMOS区域的第二功函数层以及第二栅电极层为例，在其他实施例中，还能够先形成NMOS区域的第二功函数层以及第二栅电极层、后形成PMOS区域的第一功函数层以及第一栅电极层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种CMOS器件的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域，且所述第一区域和第二区域的区域类型不同，所述基底表面形成有层间介质层，且位于第一区域的层间介质层内具有第一开口，所述第一开口暴露出第一区域部分基底表面，位于第二区域的层间介质层内具有第二开口，所述第二开口暴露出第二区域部分基底表面；
在所述第一开口底部和侧壁表面、以及第二开口底部和侧壁表面形成栅介质层；
在形成所述栅介质层之后，在所述第一开口内填充满填充层；
在所述第二开口内的栅介质层表面形成第一功函数层，所述第一功函数层还位于填充层表面；
在所述第一功函数层表面形成填充满所述第二开口的第一栅电极层；
去除高于所述填充层表面的第一栅电极层以及第一功函数层；
去除所述填充层，暴露出第一开口内的栅介质层表面；
在所述第一开口内的栅介质层表面形成第二功函数层，所述第二功函数层还位于第一栅电极层表面，且所述第二功函数层与第一功函数层的材料功函数类型不同；
在所述第二功函数层表面形成填充满第一开口的第二栅电极层；
去除高于所述第一栅电极层的第二栅电极层以及第二功函数层。
2.如权利要求1所述CMOS器件的形成方法，其特征在于，所述填充层的材料为有机材料。
3.如权利要求2所述CMOS器件的形成方法，其特征在于，所述有机材料包括ODL材料、BARC材料或DUO材料。
4.如权利要求1或2所述CMOS器件的形成方法，其特征在于，采用旋转涂覆工艺形成所述填充层。
5.如权利要求1或2所述CMOS器件的形成方法，其特征在于，采用灰化工艺去除所述填充层。
6.如权利要求1所述CMOS器件的形成方法，其特征在于，去除所述填充层的工艺步骤包括：在所述第一栅电极层表面形成掩膜层；接着，去除所述填充层；在去除所述填充层之后，去除所述掩膜层。
7.如权利要求1所述CMOS器件的形成方法，其特征在于，所述栅介质层包括界面层以及位于界面层表面的高k栅介质层。
8.如权利要求7所述CMOS器件的形成方法，其特征在于，所述界面层的材料为氧化硅；所述高k栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
9.如权利要求7所述CMOS器件的形成方法，其特征在于，所述界面层包括热氧化层以及位于热氧化层表面的化学氧化层。
10.如权利要求1所述CMOS器件的形成方法，其特征在于，在形成所述填充层之前，还包括步骤：在所述栅介质层表面形成盖帽层。
11.如权利要求10所述CMOS器件的形成方法，其特征在于，所述第一功函数层位于第二开口的盖帽层表面；在去除所述填充层之后、形成所述第二功函数层之前，去除所述第一开口内的盖帽层。
12.如权利要求11所述CMOS器件的形成方法，其特征在于，在去除所述第一开口内的盖帽层之后、形成所述第二功函数层之前，在所述第一开口内的栅介质层表面形成保护层。
13.如权利要求12所述CMOS器件的形成方法，其特征在于，所述保护层的材料为TiN或TaN；所述盖帽层的材料为TiN或TaN；所述第一区域为NMOS区域，所述第二区域为PMOS区域，所述保护层的厚度小于盖帽层的厚度。
14.如权利要求1所述CMOS器件的形成方法，其特征在于，采用化学机械抛光工艺，研磨去除高于所述填充层表面的第一栅电极层以及第一功函数层；采用化学机械研磨工艺，研磨去除高于所述第一栅电极层表面的第二栅电极层以及第二功函数层。
15.如权利要求1所述CMOS器件的形成方法，其特征在于，所述第一栅电极层的材料为TiAl、Ti、Cu、Co、Al或W中的一种或多种；所述第二栅电极层的材料为TiAl、Ti、Cu、Co、Al或W中的一种或多种。
16.如权利要求1所述CMOS器件的形成方法，其特征在于，所述第一功函数层的材料为N型功函数材料或P型功函数材料；所述第二功函数层的材料为N型功函数材料或P型功函数材料。
17.如权利要求1所述CMOS器件的形成方法，其特征在于，所述第一区域为NMOS区域，所述第一功函数层的材料为N型功函数材料；所述第二区域为PMOS区域，所述第二功函数层的材料为P型功函数材料。
18.如权利要求17所述CMOS器件的形成方法，其特征在于，所述第一功函数层的材料为TiAl、Mo、MoN、AlN或TiAlC；所述第二功函数层的材料为TiN、TaN、TaSiN、TiSiN、TaAlN或TiAlN。
19.如权利要求1所述CMOS器件的形成方法，其特征在于，所述第一栅电极层的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种；所述第二栅电极层的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种。
20.如权利要求1所述CMOS器件的形成方法，其特征在于，所述基底包括：衬底；位于衬底表面的分立的鳍部；位于所述衬底表面的隔离层，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层顶部低于鳍部顶部。
CN201510894238.8A 2015-12-07 2015-12-07 Cmos器件的形成方法 Active CN106847752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510894238.8A CN106847752B (zh) 2015-12-07 2015-12-07 Cmos器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510894238.8A CN106847752B (zh) 2015-12-07 2015-12-07 Cmos器件的形成方法

Publications (2)

Publication Number Publication Date
CN106847752A true CN106847752A (zh) 2017-06-13
CN106847752B CN106847752B (zh) 2020-05-08

Family

ID=59151996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510894238.8A Active CN106847752B (zh) 2015-12-07 2015-12-07 Cmos器件的形成方法

Country Status (1)

Country Link
CN (1) CN106847752B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026579A1 (en) * 2011-07-26 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing High-K Dielectric Metal Gate CMOS
CN103824811A (zh) * 2012-09-11 2014-05-28 德克萨斯仪器股份有限公司 用于cmos集成电路的替代金属栅极工艺
CN104752447A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026579A1 (en) * 2011-07-26 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing High-K Dielectric Metal Gate CMOS
CN103824811A (zh) * 2012-09-11 2014-05-28 德克萨斯仪器股份有限公司 用于cmos集成电路的替代金属栅极工艺
CN104752447A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
CN106847752B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN107958872B (zh) 半导体器件及其形成方法
CN108281478B (zh) 半导体结构及其形成方法
CN108010884B (zh) 半导体结构及其形成方法
CN106558584B (zh) 半导体结构及其形成方法
CN107591437A (zh) 半导体器件的形成方法
CN107516631B (zh) 半导体器件的形成方法
CN107346783A (zh) 半导体结构及其制造方法
CN108074815B (zh) 半导体结构及其形成方法
CN107591366B (zh) 半导体结构及其形成方法
CN103855008A (zh) N型mosfet及其制造方法
CN103855014B (zh) P型mosfet及其制造方法
CN108022882A (zh) 半导体结构及其形成方法
CN103855094A (zh) 半导体器件及其制造方法
CN107437562B (zh) 半导体器件的形成方法
CN106847874A (zh) 具有不同阈值电压的半导体器件的形成方法
CN106876273B (zh) 半导体结构的制造方法
CN106469652B (zh) 半导体器件及其形成方法
CN108155235B (zh) 半导体结构及其形成方法
CN108257918B (zh) 半导体结构及其形成方法
CN108258028B (zh) 半导体结构及其形成方法
CN107492523A (zh) 半导体器件及其形成方法
CN108074816B (zh) 晶体管及其形成方法
CN107919323A (zh) 半导体结构及其形成方法
CN108389835B (zh) 半导体结构及其形成方法
CN106653603A (zh) 改善半导体结构漏电流的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant