CN106847678A - 一种解决ono结构刻蚀缺陷的方法 - Google Patents
一种解决ono结构刻蚀缺陷的方法 Download PDFInfo
- Publication number
- CN106847678A CN106847678A CN201710079394.8A CN201710079394A CN106847678A CN 106847678 A CN106847678 A CN 106847678A CN 201710079394 A CN201710079394 A CN 201710079394A CN 106847678 A CN106847678 A CN 106847678A
- Authority
- CN
- China
- Prior art keywords
- ono structure
- structure etching
- distribution plate
- gas distribution
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Abstract
本发明提供了一种解决ONO结构刻蚀缺陷的方法,包括:第一步骤:执行ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体;第二步骤:执行与所述ONO结构刻蚀工艺不同的另一半导体处理工艺;第三步骤:再次执行所述ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体。在执行ONO结构刻蚀工艺之后,有利地执行用于使气体分配板表面上的松弛的聚合物变得紧致的半导体处理工艺或者用于降低气体分配板和/或腔体侧壁聚合物的堆积的半导体处理工艺,从而使得气体分配板表面上的松弛的聚合物变得紧致而不易掉落,或者使得气体分配板和/或腔体侧壁聚合物的堆积减少,从而防止在后续ONO结构刻蚀中出现由于聚合物掉落在晶圆上而导致的刻蚀缺陷。
Description
技术领域
本发明涉及半导体制造领域,具体涉及存储器制造领域;而且更具体地说,本发明涉及一种解决ONO(Oxide-Nitride-Oxide,氧化物/氮化物/氧化物)结构刻蚀缺陷的方法。
背景技术
快闪存储器(Flash Memory)以其非挥发性(Non-Volatile)的特点在移动电话、数码相机等消费类电子产品和便携式系统中得到广泛的应用。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon,硅/二氧化硅/氮化硅/二氧化硅/硅)型快闪存储器以其工艺简单、操作电压低、数据可靠性高及易于集成到标准CMOS工艺中等优点而被看成是普通浮栅(Floating Gate)型快闪存储器的替代产品。
实际上,随着半导体存储器件的小型化、微型化,传统多晶硅浮栅存储因为叠层厚度过大,对隧穿氧化层绝缘性要求过高而难以适应未来存储器的发展要求.最近,基于绝缘性能优异的氮化硅的SONOS非易失性存储器件,以其相对于传统多晶硅浮栅存储器更强的电荷存储能力,易于实现小型化和工艺简单等特性而重新受到重视。
具体地,典型的SONOS结构是由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。这种结构利用电子的隧穿来进行编译,空穴的注入来进行数据的擦除。
在SONOS中,电荷是存储在一个ONO(Oxide-Nitride-Oxide,氧化物/氮化物/氧化物,一般是二氧化硅/氮化硅/二氧化硅)介质层中的俘获中心里,因而被称为电荷俘获器件。
然而,在ONO结构刻蚀的过程中,会出现应该通过刻蚀打开的区域被挡住而未被打开的情况。因此,希望的是,能够提供一种能够解决这种ONO结构刻蚀缺陷的方法。
针对这种在ONO结构刻蚀的过程中出现的应该通过刻蚀打开的区域被挡住而未被打开的情况,本发明的申请人通过分析有利地发现,这种ONO结构刻蚀缺陷产生的原因可能是:ONO结构刻蚀时采用的气体是CH3F气体和O2气体,其中O2气体被添加来确保SiON对氧化物的选择性;在工艺过程中,CH3F气体在气体分配板(gas distribution plate)的表面上产生富裕的聚合物,而O2气体使得产生的聚合物变得松弛;松弛的聚合物容易从气体分配板的表面上脱离,从而掉落到晶圆上,从而导致背景技术中提到的在ONO结构刻蚀的过程中出现的应该通过刻蚀打开的区域被挡住而未被打开的缺陷。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够解决上述ONO结构刻蚀缺陷的方法。
为了实现上述技术目的,根据本发明,提供了一种解决ONO结构刻蚀缺陷的方法,其包括:
第一步骤:执行ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体;
第二步骤:执行与所述ONO结构刻蚀工艺不同的另一半导体处理工艺。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,所述ONO结构刻蚀气体包括CH3F气体和O2气体。
优选地,所述的解决ONO结构刻蚀缺陷的方法还包括第三步骤:再次执行所述ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,所述第一步骤和所述第二步骤交替执行。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,所述另一半导体处理工艺用于使气体分配板表面上的聚合物变得相对更加紧致。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,所述另一半导体处理工艺是其中采用气体分配板来分配CF4气体的半导体处理工艺。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,所述另一半导体处理工艺不采用气体分配板来分配O2气体。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,所述另一半导体处理工艺用于降低气体分配板和/或腔体侧壁聚合物的堆积。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,其特征在于,所述另一半导体处理工艺是虚设晶圆暖机工艺。
优选地,所述的解决ONO结构刻蚀缺陷的方法中,所述解决ONO结构刻蚀缺陷的方法用于制造快闪存储器。
由此,在根据本发明优选实施例的解决ONO结构刻蚀缺陷的方法中,在执行ONO结构刻蚀工艺之后,有利地执行与ONO结构刻蚀不同的用于使气体分配板表面上的松弛的聚合物变得紧致的半导体处理工艺或者用于降低气体分配板和/或腔体侧壁聚合物的堆积的半导体处理工艺,从而使得气体分配板表面上的松弛的聚合物变得紧致而不易掉落,或者使得气体分配板和/或腔体侧壁聚合物的堆积减少,从而防止在后续ONO结构刻蚀中出现由于聚合物掉落在晶圆上而导致的刻蚀缺陷。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据本发明优选实施例的解决ONO结构刻蚀缺陷的方法的流程图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
需要说明的是,除非另有规定,此处使用的所有技术和/或科技术语的意思与本发明所属的领域的普通技术人员所理解的一般意义相同。虽然与本文描述的方法和材料类似或等效的方法和材料可在本发明的应用和测试中使用,但是下面将描述示例的方法和/或材料。在出现冲突的情况下,以包含定义的专利说明书为准。此外,材料、方法和示例仅仅是示例性目的,而非用于限制的目的。
如上所述,针对背景技术中提到的在ONO结构刻蚀的过程中出现的应该通过刻蚀打开的区域被挡住而未被打开的情况,本发明的申请人通过分析有利地发现,这种ONO结构刻蚀缺陷产生的原因可能是:ONO结构刻蚀时采用的气体是CH3F气体和O2气体,其中O2气体被添加来确保SiON对氧化物的选择性;在工艺过程中,CH3F气体在气体分配板(gasdistribution plate)的表面上产生富裕的聚合物,而O2气体使得产生的聚合物变得松弛;松弛的聚合物容易从气体分配板的表面上脱离,从而掉落到晶圆上,从而导致背景技术中提到的在ONO结构刻蚀的过程中出现的应该通过刻蚀打开的区域被挡住而未被打开的缺陷。
基于上述分析,本发明提出,在两个ONO结构刻蚀工艺之间插入一个与ONO结构刻蚀不同的用于使气体分配板表面上的松弛的聚合物变得紧致的半导体处理工艺或者用于降低气体分配板和/或腔体侧壁聚合物的堆积的半导体处理工艺,例如其中需要使用气体分配板来分配CF4气体的半导体处理工艺。
下面将结合图1的流程图来更加具体地描述本发明的优选实施例。
图1示意性地示出了根据本发明优选实施例的解决ONO结构刻蚀缺陷的方法的流程图。
具体地,如图1示意性地示出了根据本发明优选实施例的解决ONO结构刻蚀缺陷的方法包括依次执行下述步骤:
第一步骤S1:执行ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体;
具体地,ONO结构刻蚀气体包括CH3F气体和O2气体。
一般,所述气体分配板具有圆形板面。
第二步骤S2:执行与ONO结构刻蚀工艺不同的另一半导体处理工艺;
其中,所述另一半导体处理工艺用于使气体分配板表面上的聚合物变得相对更加紧致。例如,所述另一半导体处理工艺是其中采用气体分配板来分配CF4气体的半导体处理工艺。而且,优选地,所述另一半导体处理工艺不采用气体分配板来分配O2气体。
或者其中,所述另一半导体处理工艺用于降低气体分配板和/或腔体侧壁聚合物的堆积。例如,所述另一半导体处理工艺是虚设晶圆暖机工艺。
此后,如图1所示,可以继续执行第三步骤S3:再次执行ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体。
实际上,在具体实施方式中,根据本发明优选实施例的解决ONO结构刻蚀缺陷的方法可以包括交替执行的第一步骤S1和第二步骤S2。
例如,在本发明的具体应用中,根据本发明优选实施例的上述解决ONO结构刻蚀缺陷的方法可用于制造快闪存储器;例如,在本发明的具体应用中,根根据本发明优选实施例的上述解决ONO结构刻蚀缺陷的方法用于制造SONOS(Silicon-Oxide-Nitride-Oxide-Silicon,硅/二氧化硅/氮化硅/二氧化硅/硅)型快闪存储器。
由此,在根据本发明优选实施例的解决ONO结构刻蚀缺陷的方法中,在执行ONO结构刻蚀工艺之后,有利地执行与ONO结构刻蚀不同的用于使气体分配板表面上的松弛的聚合物变得紧致的半导体处理工艺或者用于降低气体分配板和/或腔体侧壁聚合物的堆积的半导体处理工艺,从而使得气体分配板表面上的松弛的聚合物变得紧致而不易掉落,或者使得气体分配板和/或腔体侧壁聚合物的堆积减少,从而防止在后续ONO结构刻蚀中出现由于聚合物掉落在晶圆上而导致的刻蚀缺陷。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个元素”的引述意味着对一个或多个元素的引述,并且包括本领域技术人员已知的它的等价物。类似地,作为另一示例,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
而且,本发明实施例的方法和/或系统的实现可包括手动、自动或组合地执行所选任务。而且,根据本发明的方法和/或系统的实施例的实际器械和设备,可利用操作系统通过硬件、软件或其组合实现几个所选任务。
Claims (10)
1.一种解决ONO结构刻蚀缺陷的方法,其特征在于包括:
第一步骤:执行ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体;
第二步骤:执行与所述ONO结构刻蚀工艺不同的另一半导体处理工艺。
2.根据权利要求1所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述ONO结构刻蚀气体包括CH3F气体和O2气体。
3.根据权利要求1或2所述的解决ONO结构刻蚀缺陷的方法,其特征在于还包括第三步骤:再次执行所述ONO结构刻蚀工艺,其中采用气体分配板分配ONO结构刻蚀气体。
4.根据权利要求1或2所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述第一步骤和所述第二步骤交替执行。
5.根据权利要求1或2所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述另一半导体处理工艺用于使气体分配板表面上的聚合物变得相对更加紧致。
6.根据权利要求5所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述另一半导体处理工艺是其中采用气体分配板来分配CF4气体的半导体处理工艺。
7.根据权利要求5所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述另一半导体处理工艺不采用气体分配板来分配O2气体。
8.根据权利要求1或2所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述另一半导体处理工艺用于降低气体分配板和/或腔体侧壁聚合物的堆积。
9.根据权利要求1或2所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述另一半导体处理工艺是虚设晶圆暖机工艺。
10.根据权利要求1或2所述的解决ONO结构刻蚀缺陷的方法,其特征在于,所述解决ONO结构刻蚀缺陷的方法用于制造快闪存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710079394.8A CN106847678B (zh) | 2017-02-14 | 2017-02-14 | 一种解决ono结构刻蚀缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710079394.8A CN106847678B (zh) | 2017-02-14 | 2017-02-14 | 一种解决ono结构刻蚀缺陷的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106847678A true CN106847678A (zh) | 2017-06-13 |
CN106847678B CN106847678B (zh) | 2020-01-24 |
Family
ID=59127436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710079394.8A Active CN106847678B (zh) | 2017-02-14 | 2017-02-14 | 一种解决ono结构刻蚀缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106847678B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020086118A1 (en) * | 2000-12-29 | 2002-07-04 | Chang Christopher C. | Low contamination plasma chamber components and methods for making the same |
CN1743504A (zh) * | 2004-09-02 | 2006-03-08 | 上海宏力半导体制造有限公司 | 反应室性能的改良方法 |
CN104051246A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种提高高压栅氧可靠性的方法 |
CN105981158A (zh) * | 2014-01-21 | 2016-09-28 | 赛普拉斯半导体公司 | 将sonos集成到cmos流程中的方法 |
-
2017
- 2017-02-14 CN CN201710079394.8A patent/CN106847678B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020086118A1 (en) * | 2000-12-29 | 2002-07-04 | Chang Christopher C. | Low contamination plasma chamber components and methods for making the same |
CN1743504A (zh) * | 2004-09-02 | 2006-03-08 | 上海宏力半导体制造有限公司 | 反应室性能的改良方法 |
CN104051246A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种提高高压栅氧可靠性的方法 |
CN105981158A (zh) * | 2014-01-21 | 2016-09-28 | 赛普拉斯半导体公司 | 将sonos集成到cmos流程中的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106847678B (zh) | 2020-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812933B1 (ko) | Sonos 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 | |
CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
US8891299B2 (en) | MOSFET having memory characteristics | |
US20150255614A1 (en) | Split gate flash memory and manufacturing method thereof | |
US7205197B2 (en) | Method of fabricating a nonvolatile semiconductor memory | |
KR100667920B1 (ko) | 반도체 소자의 형성 방법 | |
CN106847678A (zh) | 一种解决ono结构刻蚀缺陷的方法 | |
US7629245B2 (en) | Method of forming non-volatile memory device | |
US20080032492A1 (en) | Method of manufacturing flash memory device | |
KR100884975B1 (ko) | 플래시 메모리 소자의 형성 방법 | |
KR100810417B1 (ko) | 플래시 메모리 소자의 게이트 형성 방법 | |
CN106298680A (zh) | Sonos结构嵌入式闪存的制造方法 | |
US20120181601A1 (en) | Methods for forming a memory cell having a top oxide spacer | |
CN102945834B (zh) | 提高分离栅闪存擦除和耐久性性能的方法 | |
KR100620219B1 (ko) | 메모리 소자의 제조방법 | |
CN106298963A (zh) | Sonos器件结构及形成该器件的方法 | |
KR20090070468A (ko) | 반도체 소자 및 그 제조 방법 | |
US8198708B2 (en) | System and method for improving CMOS compatible non volatile memory retention reliability | |
CN106847686B (zh) | 边缘圆化的场效应晶体管及制造方法 | |
US7642142B2 (en) | Method for manufacturing a flash memory device with cavities in upper portions of conductors | |
KR100548577B1 (ko) | 플래쉬 메모리 소자의 게이트 산화막 형성방법 | |
KR100941863B1 (ko) | 플래시 메모리 소자의 터널 절연막 및 이의 형성 방법 | |
CN106373965A (zh) | 一种集成5伏器件和sonos存储器的制造方法 | |
KR100859485B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
CN105206581A (zh) | 一种sonos器件中ono结构的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |