CN106817122B - 一种用于宽i/o电源电压范围的输入输出接口电路 - Google Patents
一种用于宽i/o电源电压范围的输入输出接口电路 Download PDFInfo
- Publication number
- CN106817122B CN106817122B CN201611230372.9A CN201611230372A CN106817122B CN 106817122 B CN106817122 B CN 106817122B CN 201611230372 A CN201611230372 A CN 201611230372A CN 106817122 B CN106817122 B CN 106817122B
- Authority
- CN
- China
- Prior art keywords
- input
- signal
- voltage
- output
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种用于宽I/O电源电压范围的输入输出接口电路，至少包括：I/O PAD端；输入驱动电路，用于将所述I/O PAD端上的片外设备输入信号传输到芯片内部；输出驱动电路，用于将芯片内部输出信号经所述I/O PAD端传输到片外设备；其中，在所述I/O PAD端输入电压为I/O电源电压或高于I/O电源电压的容限电压时，所述输入输出接口电路适于通过所述输入驱动电路和/或所述输出驱动电路实现正常的信号传输而无漏电产生，进而使所述输入输出接口电路的I/O电源电压适用于宽I/O电源电压范围。本发明能够工作在较宽的I/O电源电压范围，同时能够工作在I/O PAD端输入电压高于I/O电源电压的容限电压。
Description
技术领域
本发明涉及大规模集成电路设计技术领域，适用于SOC(System On Chip，片上系统)，特别是涉及一种用于宽I/O电源电压范围的输入输出接口电路。
背景技术
集成电路芯片是通过输入输出接口(I/O接口，Input/Output interface)与外界联系的，I/O接口接收片外设备输入信号传输给芯片内部，亦能接收芯片内部输出信号驱动片外设备。在集成电路中，信号一般经过输入、输出缓冲级和I/O PAD(I/O压焊点)端与外界相连，输入、输出缓冲级的作用是使片内信号和片外信号相匹配。
由于片外设备种类繁多，接口标准不尽相同，在实际应用中需要集成电路芯片的I/O接口电路能够工作在比较宽的I/O电源电压范围，如1.8V～3.3V。I/O接口电路必须保证在此范围的I/O电源电压下能够正常工作，并且具有较高的工作频率和足够的驱动能力，同时还要满足ESD(Electro-Static discharge，静电放电)的要求。
5V I/O PAD端输入电压(输入电压容限)在3.3V I/O电源电压的I/O接口电路中应用十分广泛，高于I/O电源电压(3.3V)的I/O PAD端输入电压(5V)不会导致I/O接口电路产生不必要的漏电，也不会给晶体管带来可靠性问题，同时能够保证I/O接口电路正常工作。然而，对于现有的I/O接口电路而言，设计了带有输入电压容限(例如5V输入电压容限)功能的I/O接口电路仅能在I/O电源电压较高(例如3.3V)时，I/O接口电路的输入缓冲级才能正常工作。而当I/O电源电压小于3.3V(例如1.8V)时，现有的I/O接口电路的输入缓冲级无法正常工作。其原因在于，构成输入缓冲级的某些晶体管因自身导通需要一定电压，致使I/OPAD端输入电压产生一定压降，从而导致输入缓冲级无法驱动将片外设备输入信号传输到芯片内部。这样一来，现有的I/O接口电路只能工作在比较窄的I/O电源电压范围，其应用受到了限制，无法满足种类繁多、接口标准不尽相同的片外设备的需求。此外，现有的某些I/O接口电路的输出缓冲级，在I/O PAD端输入电压等于5V(输入电压容限)时，电路中常常会出现漏电现象，从而导致不必要的功耗损失。
因此，如何使I/O接口电路能够工作在宽I/O电源电压范围，以及如何避免I/O接口电路的漏电现象，是亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于宽I/O电源电压范围的输入输出接口电路，用于解决现有技术中的I/O接口电路只能工作在比较窄的I/O电源电压范围，其应用受到了限制的问题，以及现有技术中的I/O接口电路出现漏电现象，导致不必要的功耗损失的问题。
为实现上述目的及其他相关目的，本发明提供一种用于宽I/O电源电压范围的输入输出接口电路，其中，所述用于宽I/O电源电压范围的输入输出接口电路至少包括：
I/O PAD端；
输入驱动电路，与所述I/O PAD端连接，用于将所述I/O PAD端上的片外设备输入信号传输到芯片内部；
输出驱动电路，与所述I/O PAD端连接，用于将芯片内部输出信号经所述I/O PAD端传输到片外设备；
其中，在所述I/O PAD端输入电压为I/O电源电压或高于I/O电源电压的容限电压时，所述输入输出接口电路适于通过所述输入驱动电路和/或所述输出驱动电路实现正常的信号传输而无漏电产生，进而实现所述输入输出接口电路的I/O电源电压适用于宽I/O电源电压范围。
优选地，所述输入驱动电路至少包括：
输入电平转换模块，用于接收所述芯片内部发出的输入控制信号，并对其进行电平转换；
电压保护模块，与所述输入电平转换模块连接，用于根据电平转换后的所述输入控制信号，控制所述I/O PAD端输入电压的电压信号是否进行有压降传递；
输入信号传输模块，与所述电压保护模块连接，用于在所述I/O PAD端输入电压为I/O电源电压时，将所述I/O PAD端输入电压的电压信号进行无压降传递，并对所述I/O PAD端上的所述片外设备输入信号进行传输；在所述I/O PAD端输入电压为高于I/O电源电压的容限电压时，将所述I/O PAD端输入电压的电压信号进行有压降传递，并对所述I/O PAD端上的所述片外设备输入信号进行传输；
缓冲模块，分别与所述电压保护模块和所述输入信号传输模块连接，用于将所述片外设备输入信号缓冲后传输到所述芯片内部。
优选地，所述输入信号传输模块至少包括：由第一NMOS管和第一PMOS管组成的第一传输门，所述第一PMOS管的N阱浮空；其中：
在所述I/O PAD端输入电压为I/O电源电压时，所述第一PMOS管的N阱电压为I/O电源电压，所述I/O PAD端输入电压的电压信号通过所述第一传输门进行无压降传递；
在所述I/O PAD端输入电压为高于I/O电源电压的容限电压时，所述第一PMOS管的N阱浮空且所述第一PMOS管关闭，所述I/O PAD端输入电压的电压信号通过所述第一NMOS管进行有压降传递。
优选地，所述输入驱动电路还包括：
静电防护模块，分别与所述缓冲模块和所述输入信号传输模块连接，用于对所述缓冲模块和所述输入信号传输模块进行静电防护。
优选地，所述静电防护模块至少包括：GGNMOS管。
优选地，所述输出驱动电路至少包括：
预驱动级单元，用于根据所述芯片内部发出的输出控制信号和所述芯片内部输出信号，输出预驱动信号和漏电保护信号，并对所述输入输出接口电路进行漏电保护；
输出驱动级单元，与所述预驱动级单元连接，用于将所述预驱动信号经所述I/OPAD端传输到所述片外设备，以驱动所述片外设备；同时，根据所述漏电保护信号判断所述输入输出接口电路的工作模式，并在所述输入输出接口电路工作在输入模式时，驱动所述预驱动级单元对所述输入输出接口电路进行漏电保护。
优选地，所述预驱动级单元至少包括：
逻辑运算模块，用于接收所述输出控制信号和所述芯片内部输出信号，并对所述输出控制信号和所述芯片内部输出信号进行逻辑运算；
输出电平转换模块，与所述逻辑运算模块连接，用于在逻辑运算后对所述输出控制信号和所述芯片内部输出信号进行电平转换，以输出所述预驱动信号和所述漏电保护信号；
预输出信号传输模块，与所述输出电平转换模块连接，用于对所述预驱动信号和所述漏电保护信号进行传输；
漏电保护模块，与所述预输出信号传输模块连接，用于在所述输入输出接口电路工作在输入模式时，对所述输入输出接口电路进行漏电保护，以防止漏电。
优选地，所述预输出信号传输模块至少包括：由第二NMOS管和第二PMOS管组成的第二传输门，由第三NMOS管和第三PMOS管组成的第三传输门，所述第二PMOS管和所述第三PMOS管的N阱均浮空；其中：
在所述输入输出接口电路工作在输出模式时，所述第二PMOS管和所述第三PMOS管的N阱电压均为I/O电源电压，从而实现所述芯片内部输出信号从所述芯片内部向所述片外设备的正常传输；
在所述输入输出接口电路工作在输入模式时，所述第二PMOS管和所述第三PMOS管的N阱均浮空，且所述第二PMOS管和所述第三PMOS管均关闭，从而使所述输入输出接口电路实现正常的信号传输而无漏电产生。
优选地，所述输出驱动级单元至少包括：
驱动模块，用于接收所述预驱动信号和所述漏电保护信号，将所述预驱动信号经所述I/O PAD端传输到所述片外设备，以驱动所述片外设备；同时，根据所述漏电保护信号判断所述输入输出接口电路的工作模式，并在所述输入输出接口电路工作在输入模式时，驱动所述预驱动级单元对所述输入输出接口电路进行漏电保护。
优选地，所述驱动模块至少包括：驱动PMOS管，漏电保护控制PMOS管，层叠NMOS管，以及驱动NMOS管；所述驱动PMOS管的源极接入所述I/O电源电压，所述驱动PMOS管的漏极和所述I/O PAD端连接，且所述驱动PMOS管的N阱浮空，所述驱动PMOS管的栅极接入所述预驱动信号；所述漏电保护控制PMOS管的源极接入所述I/O电源电压，所述漏电保护控制PMOS管的漏极和N阱连接，且所述漏电保护控制PMOS管的N阱浮空，所述漏电保护控制PMOS管的栅极接入所述漏电保护信号；所述层叠NMOS管的漏极和驱动PMOS管的漏极连接，所述层叠NMOS管的栅极接入I/O电源电压，所述驱动NMOS管的源极接地，所述驱动NMOS管的漏极与所述层叠NMOS管的源极相连，所述驱动NMOS管的栅极接入所述预驱动信号；其中：
在所述输入输出接口电路工作在输出模式时，所述驱动PMOS管和所述漏电保护控制PMOS管的N阱均为I/O电源电压，从而实现所述芯片内部输出信号从所述芯片内部向所述片外设备的正常传输；
在所述输入输出接口电路工作在输入模式时，所述驱动PMOS管和所述漏电保护控制PMOS管的N阱均浮空，从而驱动所述预驱动级单元对所述输入输出接口电路进行漏电保护，进而实现所述输入输出接口电路正常的信号传输而无漏电产生。
如上所述，本发明的用于宽I/O电源电压范围的输入输出接口电路，具有以下有益效果：本发明能够工作在较宽的I/O电源电压范围，同时能够实工作在I/O PAD端输入电压高于I/O电源电压的容限电压，应用范围广，能够满足种类繁多、接口标准不尽相同的片外设备的需求。另外，不会产生不必要的漏电，保证了电路的低功耗。另外，晶体管的可靠性好，外接下拉电阻的阻值没有特别要求。
附图说明
图1显示为本发明第一实施方式的用于宽I/O电源电压范围的输入输出接口电路的示意框图。
图2显示为本发明第一实施方式的用于宽I/O电源电压范围的输入输出接口电路中输入驱动电路的示意框图。
图3显示为本发明第二实施方式的用于宽I/O电源电压范围的输入输出接口电路中输出驱动电路的示意框图。
图4显示为本发明第二实施方式的用于宽I/O电源电压范围的输入输出接口电路的示例性电路图。
元件标号说明
1 输入驱动电路
11 输入电平转换模块
12 缓冲模块
13 电压保护模块
14 输入信号传输模块
2 输出驱动电路
21 逻辑运算模块
22 输出电平转换模块
23 预输出信号传输模块
24 漏电保护模块
25 驱动模块
3 I/O PAD端
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1和图2，本发明第一实施方式涉及一种用于宽I/O电源电压范围的输入输出接口电路。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1，本实施方式的用于宽I/O电源电压范围的输入输出接口电路至少包括：
I/O PAD端3；
输入驱动电路1，与I/O PAD端3连接，用于将I/O PAD端3上的片外设备输入信号传输到芯片内部；
输出驱动电路2，与I/O PAD端3连接，用于将芯片内部输出信号经I/O PAD端3传输到片外设备；
其中，在I/O PAD端输入电压为I/O电源电压或高于I/O电源电压的容限电压时，输入输出接口电路适于通过输入驱动电路1和/或输出驱动电路2实现正常的信号传输而无漏电产生，进而实现本实施方式的输入输出接口电路的I/O电源电压适用于宽I/O电源电压范围。
如图2所示，在本实施方式中，输入驱动电路1至少包括：
输入电平转换模块11，用于接收芯片内部发出的输入控制信号，并对其进行电平转换；
电压保护模块13，与输入电平转换模块11连接，用于根据电平转换后的输入控制信号，控制I/O PAD端输入电压的电压信号是否进行有压降传递；
输入信号传输模块14，与电压保护模块13连接，用于在I/O PAD端输入电压为I/O电源电压时，将I/O PAD端输入电压的电压信号进行无压降传递，并对I/O PAD端3上的片外设备输入信号进行传输；在I/O PAD端输入电压为高于I/O电源电压的容限电压时，将I/OPAD端输入电压的电压信号进行有压降传递，并对I/O PAD端3上的片外设备输入信号进行传输；
缓冲模块12，分别与电压保护模块13和输入信号传输模块14连接，用于将片外设备输入信号缓冲后传输到芯片内部。
需要解释的是，在本实施方式中，无论I/O电源电压的大小，对于宽I/O电源电压范围(以I/O电源电压范围为1.8V～3.3V为例)，在I/O PAD端输入电压为I/O电源电压时，电压保护模块13根据电平转换后的输入控制信号，控制I/O PAD端输入电压的电压信号无压降，从而使输入信号传输模块14将I/O PAD端输入电压的电压信号无压降传递至缓冲模块12，并将I/O PAD端3上的片外设备输入信号传输到缓冲模块12，片外设备输入信号经缓冲模块12的缓冲后传输到芯片内部。因此，即使I/O电源电压很小(例如I/O电源电压为1.8V)，但由于输入驱动电路1不会使I/O PAD端输入电压产生压降，因而很小的I/O电源电压也足以使输入驱动电路1驱动将片外设备输入信号传输到芯片内部。
另外，无论I/O电源电压的大小，对于宽I/O电源电压范围(以I/O电源电压范围为1.8V～3.3V为例)，在I/O PAD端输入电压为高于I/O电源电压的容限电压(例如5V)时，电压保护模块13根据电平转换后的输入控制信号，控制I/O PAD端输入电压的电压信号有压降，从而使输入信号传输模块14将I/O PAD端输入电压的电压信号有压降传递至缓冲模块12，并将I/O PAD端3上的片外设备输入信号传输到缓冲模块12，片外设备输入信号经缓冲模块12缓冲后传输到芯片内部。因此，高于I/O电源电压的容限电压经过输入信号传输模块14产生压降，然后传递至缓冲模块12，避免电压信号过高对缓冲模块12中的器件造成破坏，保护了缓冲模块12，提高了缓冲模块12中器件的可靠性，从而提高了整个输入驱动电路1的可靠性。
作为一个示例，输入信号传输模块14至少包括：由第一NMOS管NM1和第一PMOS管PM1组成的第一传输门，第一PMOS管PM1的N阱浮空；其中：
在I/O PAD端输入电压为I/O电源电压时，第一PMOS管PM1的N阱电压为I/O电源电压，I/O PAD端输入电压的电压信号通过第一传输门进行无压降传递；
在I/O PAD端输入电压为高于I/O电源电压的容限电压时，第一PMOS管PM1的N阱浮空且第一PMOS管PM1关闭，I/O PAD端输入电压的电压信号通过第一NMOS管NM1进行有压降传递。
当然，输入信号传输模块14也可以采用其他器件构成，只要输入信号传输模块14能够实现上述功能，均可应用于本发明中，并不限于本实施方式的示例。
此外，在本实施方式中，输入驱动电路1还包括：
静电防护模块，分别与缓冲模块12和输入信号传输模块14连接，用于对缓冲模块12和输入信号传输模块14进行静电防护。
作为一个示例，静电防护模块至少包括：GGNMOS管NM11，作为整个输入驱动电路1中除电压保护模块13外的二级电路保护模块。GGNMOS管NM11的栅极和源极均接地，漏极连接缓冲模块12和输入信号传输模块14
由上可见，本实施方式的用于宽I/O电源电压范围的输入输出接口电路，能够工作在较宽的I/O电源电压范围(例如1.8V～3.3V)，同时能够实现工作在I/O PAD端的高于I/O电源电压的容限电压(例如5V)，应用范围广，能够满足种类繁多、接口标准不尽相同的片外设备的需求。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑模块可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本发明第二实施方式涉及一种用于宽I/O电源电压范围的输入输出接口电路。本实施方式在本发明第一实施方式的基础上进行了改进，请参阅图3，主要改进之处如下。
在本实施方式中，输出驱动电路2至少包括：
预驱动级单元，用于根据芯片内部发出的输出控制信号和芯片内部输出信号，输出预驱动信号和漏电保护信号，并对输入输出接口电路进行漏电保护；
输出驱动级单元，与所述预驱动级单元连接，用于将所述预驱动信号经所述I/OPAD端传输到所述片外设备，以驱动所述片外设备；同时，根据所述漏电保护信号判断所述输入输出接口电路的工作模式，并在所述输入输出接口电路工作在输入模式时，驱动所述预驱动级单元对所述输入输出接口电路进行漏电保护。
具体地，如图3所示，预驱动级单元至少包括：
逻辑运算模块21，用于接收输出控制信号和芯片内部输出信号，并对输出控制信号和芯片内部输出信号进行逻辑运算；
输出电平转换模块22，与逻辑运算模块21连接，用于在逻辑运算后对输出控制信号和芯片内部输出信号进行电平转换，以输出预驱动信号和漏电保护信号；
预输出信号传输模块23，与输出电平转换模块22连接，用于对预驱动信号和漏电保护信号信号进行传输；
漏电保护模块24，与预输出信号传输模块23连接，用于在所述输入输出接口电路工作在输入模式时，对所述输入输出接口电路进行漏电保护，以防止漏电。
作为一个示例，预输出信号传输模块23至少包括：由第二NMOS管NM2和第二PMOS管PM2组成的第二传输门，由第三NMOS管NM3和第三PMOS管PM3组成的第三传输门，第二PMOS管PM2和第三PMOS管PM3的N阱均浮空；其中：
在输入输出接口电路工作在输出模式时，第二PMOS管PM2和第三PMOS管PM3的N阱电压均为I/O电源电压，从而实现芯片内部输出信号从芯片内部向片外设备的正常传输；
在输入输出接口电路工作在输入模式时，第二PMOS管PM2和第三PMOS管PM3的N阱均浮空，且第二PMOS管PM2和第三PMOS管PM3均关闭，从而使输入输出接口电路实现正常的信号传输而无漏电产生。此时，无论I/O PAD端输入电压为I/O电源电压还是高于I/O电源电压的容限电压，本实施方式的用于宽I/O电源电压范围的输入输出接口电路都不会产生漏电。
此时，对于漏电保护模块24，其在输入输出接口电路工作在输出模式时，将第二PMOS管PM2和第三PMOS管PM3的N阱电压均拉至I/O电源电压；并在输入输出接口电路工作在输入模式时，使第二PMOS管PM2和第三PMOS管PM3的N阱均浮空，且使第二PMOS管PM2和第三PMOS管PM3均关闭。
当然，预输出信号传输模块23也可以采用其他器件构成，只要预输出信号传输模块23能够实现上述功能，均可应用于本发明中，并不限于本实施方式的示例。
请继续参阅图3，输出驱动级单元至少包括：
驱动模块25，用于接收预驱动信号和漏电保护信号，将预驱动信号经I/O PAD端3传输到片外设备，以驱动片外设备；同时，根据漏电保护信号判断输入输出接口电路的工作模式，并在输入输出接口电路工作在输入模式时，驱动预驱动级单元对输入输出接口电路进行漏电保护。
作为一个示例，驱动模块25至少包括：驱动PMOS管PM4，漏电保护控制PMOS管PM0，层叠NMOS管NM4，以及驱动NMOS管NM0；驱动PMOS管PM4的源极接入I/O电源电压，驱动PMOS管PM4的漏极和I/O PAD端连接，且驱动PMOS管PM4的N阱浮空，驱动PMOS管PM4的栅极接入预驱动信号；漏电保护控制PMOS管PM0的源极接入I/O电源电压，漏电保护控制PMOS管PM0的漏极和N阱连接，且漏电保护控制PMOS管PM0的N阱浮空，漏电保护控制PMOS管PM0的栅极接入漏电保护信号；层叠NMOS管NM4用于当I/O PAD端输入电压为高于I/O电源电压的容限电压(例如5V)时保护驱动NMOS管NM0免受高压冲击，从而提高驱动模块25的可靠性；层叠NMOS管NM4的漏极和驱动PMOS管PM0的漏极连接，层叠NMOS管NM4的栅极接入I/O电源电压，驱动NMOS管NM0的源极接地，驱动NMOS管NM0的漏极与层叠NMOS管NM4的源极相连，所述驱动NMOS管NM0的栅极接入预驱动信号。其中：
在输入输出接口电路工作在输出模式时，驱动PMOS管PM4和漏电保护控制PMOS管PM0的N阱均为I/O电源电压，从而实现芯片内部输出信号从所述芯片内部向所述片外设备的正常传输。
在输入输出接口电路工作在输入模式时，驱动PMOS管PM4和漏电保护控制PMOS管PM0的N阱均浮空，从而驱动预驱动级单元对输入输出接口电路进行漏电保护，进而实现输入输出接口电路正常的信号传输而无漏电产生。此时无论I/O PAD端输入电压为I/O电源电压还是高于I/O电源电压的容限电压，本实施方式的用于宽I/O电源电压范围的输入输出接口电路都不会产生漏电。
当然，驱动模块25也可以采用其他器件构成，只要驱动模块25能够实现上述功能，均可应用于本发明中，并不限于本实施方式的示例。
由上可见，本实施方式的用于宽I/O电源电压范围的输入输出接口电路，漏电保护模块24、预输出信号传输模块23以及驱动模块25的相互配合作用，能够保证输出驱动电路2在宽I/O电源电压范围或者5V输入电压容限的情况下均能正常工作，不会产生不必要的漏电，从而保证了电路的低功耗。另外，晶体管的可靠性好，外接下拉电阻的阻值没有特别要求。
请参阅图4，现在以一个示例性电路来具体介绍本实施方式的用于宽I/O电源电压范围的输入输出接口电路。当然，实际应用中，并不仅限于本实施方式的示例。
输入输出接口电路通过I/O PAD端3与片外设备通信。在输入驱动电路1中，输入电平转换模块11包括第一电平转换电路，与第一电平转换电路的输出端连接的第四反相器G4，与第四反相器G4的输出端连接的第三反相器G3，第一电平转换电路的输入端接入芯片内部发出的输入控制信号SEL5VT。电压保护模块13包括第七NMOS管NM7，第九NMOS管NM9，第十NMOS管NM10，第七PMOS管PM7，第九PMOS管PM9，第十PMOS管PM10，第十一PMOS管PM11以及第十二PMOS管PM12，第七NMOS管NM7和第七PMOS管PM7构成第四传输门，第七NMOS管NM7的栅极接入I/O电源电压，第四传输门的输入端连接第三反相器G3的输出端，第四传输门的输出端连接第九PMOS管PM9的栅极和第十一PMOS管PM11的源极，第九PMOS管PM9和第十PMOS管PM10的源极接入I/O电源电压，第十一PMOS管PM11和第十二PMOS管PM12的栅极接入I/O电源电压，第十一PMOS管PM11的漏极连接第十二PMOS管PM12的源极并连接I/O PAD端3，第十二PMOS管PM12的漏极连接第九NMOS管NM9的漏极并连接第七PMOS管PM7的栅极，第九NMOS管NM9的源极连接第十NMOS管NM10的漏极，第十NMOS管NM10的源极接地，第十NMOS管NM10的栅极连接第四反相器的输出端，第九PMOS管PM9的漏极和N阱连接。输入信号传输模块14包括由第一NMOS管NM1和第一PMOS管PM1构成的第一传输门，第一传输门的输入端连接I/O PAD端3，第一传输门的输出端连接第十PMOS管PM10的漏极，第一NMOS管NM1的栅极接入I/O电源电压，第一PMOS管PM1的栅极连接第十二PMOS管PM12的漏极。缓冲模块12包括第二反相器G2，与第二反相器G2的输出端连接的第一反相器G1，第二反相器G2的输出端还连接第十PMOS管PM10的栅极，第一反相器G1的输出端将片外设备输入信号Din传输到芯片内部。静电防护模块包括GGNMOS管NM11，GGNMOS管NM11的栅极和源极接地，漏极连接第一传输门的输出端。
其中，晶体管的N阱即为晶体管的体区。在整个电路未工作时，第一PMOS管PM1、第七PMOS管PM7、第九PMOS管PM9、第十一PMOS管PM11以及第十二PMOS管PM12的N阱相互连接，且均浮空。芯片内部发出的输入控制信号SEL5VT用于控制输入驱动电路1的工作状态，在正常输入时，即在I/O PAD端输入电压为I/O电源电压时，设置输入控制信号SEL5VT为低电平，在I/O PAD端输入电压为高于I/O电源电压的容限电压(如5V)时，设置输入控制信号SEL5VT为高电平。
在输出驱动电路2的预驱动级单元中，逻辑运算模块21包括第五反相器G5，与非门G6和或非门G7，芯片内部发出的输出控制信号OE分别接入第五反相器G5的输入端和与非门G6的第一输入端，第五反相器G5的输出端连接或非门G7的第一输入端，芯片内部输出信号Dout分别接入与非门G6的第二输入端和或非门G7的第二输入端。输出电平转换模块22包括第二电平转换电路，第三电平转换电路和第四电平转换电路，第二电平转换电路的输入端连接与非门G6的输出端，第三电平转换电路的输入端连接第五反相器G5的输出端，第四电平转换电路的输入端连接或非门G7的输出端。预输出信号传输模块23包括由第二NMOS管NM2和第二PMOS管PM2组成的第二传输门，由第三NMOS管NM3和第三PMOS管PM3组成的第三传输门，第二传输门的输入端连接第二电平转换电路的输出端，第三传输门的输入端连接第三电平转换电路的输出端，第二NMOS管NM2和第三NMOS管NM3的栅极均接入I/O电源电压。漏电保护模块24包括第五PMOS管PM5，第六PMOS管PM6，第八PMOS管PM8，第五NMOS管NM5，第六NMOS管NM6，以及第八NMOS管NM8，第八PMOS管PM8和第八NMOS管NM8构成第五传输门，第五PMOS管PM5、第六PMOS管PM6、第八PMOS管PM8和第五NMOS管NM5的栅极均接入I/O电源电压，第五PMOS管PM5的源极连接第二传输门的输出端，第五PMOS管PM5的漏极分别连接第五传输门的输入端、第六PMOS管PM6的漏极和I/O PAD端，第六PMOS管PM6的源极连接第三传输门的输出端，第五传输门的输出端分别连接第三PMOS管PM3的栅极、第二PMOS管PM2的栅极和第五NMOS管NM5的漏极，第八NMOS管NM8的栅极连接第三电平转换电路的输出端，第五NMOS管NM5的源极连接第六NMOS管NM6的漏极，第六NMOS管NM6的源极和N阱及第五NMOS管NM5的N阱均接地，第六NMOS管NM6的栅极接入第三电平转换电路的输出端的反相信号。
在输出驱动电路2的输出驱动级单元中，驱动模块25包括漏电保护控制PMOS管PM0，驱动PMOS管PM4，驱动NMOS管NM0，叠层NMOS管NM4。漏电保护控制PMOS管PM0的源极接入I/O电源电压，漏电保护控制PMOS管PM0的漏极连接N阱，漏电保护控制PMOS管PM0的栅极连接第三传输门的输出端，用于接收漏电保护信号信号netOEB。驱动PMOS管PM4的源极接入I/O电源电压，驱动PMOS管PM4的栅极连接第二传输门的输出端，驱动PMOS管PM4的漏极连接叠层NMOS管NM4的漏极和I/O PAD端，叠层NMOS管NM4的栅极接入I/O电源电压，叠层NMOS管NM4的源极连接驱动NMOS管NM0的漏极，驱动NMOS管NM0的栅极连接第四电平转换电路的输出端，驱动NMOS管NM0的源极和N阱及叠层NMOS管NM4的N阱均接地。
其中，晶体管的N阱即为晶体管的体区，叠层NMOS管NM4用于提高驱动NMOS管NM0的可靠性。在整个电路未工作时，漏电保护控制PMOS管PM0、第二PMOS管PM2、第三PMOS管PM3、驱动PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6以及第八PMOS管PM8的N阱相互连接，且均浮空。在输出驱动时，N阱从浮空被拉到正常电位，即I/O电源电压VDDIO，输出驱动电路2正常工作。在I/O PAD端输入电压为高于I/O电源电压的容限电压(例如5V)时，N阱重新浮空，寄生二极管不会产生漏电，此时漏电保护控制PMOS管PM0和驱动PMOS管PM4的栅极电位被拉到5V，同样不会产生沟道漏电。芯片内部发出的输出控制信号OE用于控制宽I/O电源电压范围的输入输出接口电路的工作模式，在输入输出接口电路工作在输入模式时设置输出控制信号OE为低电平，在输入输出接口电路工作在输出模式时，设置输出控制信号OE为高电平。
输入驱动模块1的工作原理如下：
在I/O PAD端输入电压为I/O电源电压时，设置芯片内部发出的输入控制信号SEL5VT为低电平，第四传输门将低电平信号传递至第九PMOS管PM9的栅极，第九PMOS管PM9开启，N阱被拉高至I/O电源电压，同时第一传输门将IO PAD上的片外设备输入信号经第二反相器G2和第一反相器G1传输到芯片内部。第一NMOS管NM1与第一PMOS管PM1组成的第一传输门能完成无压降的电压信号传递，与现有技术相比，大大增大了I/O电源电压动态的范围，实现输入驱动电路1在宽I/O电源电压范围的正常工作。在I/O PAD端输入电压为高于I/O电源电压的容限电压(如5V)时，设置芯片内部发出的输入控制信号SEL5VT为高电平，第十二PMOS管PM12开启，第一PMOS管PM1的栅极被拉高，第一PMOS管PM1关闭，5V信号经过第一NMOS管NM1产生压降，从而保护了缓冲模块12中的反相器电路，提高了器件的可靠性。
输出驱动模块2的工作原理如下：
芯片内部发出的输出控制信号OE为输出使能控制信号，OE为高电平时，芯片内部输出信号Dout能够被输出到I/O PAD端，OE为低电平时，芯片内部输出信号Dout无法输出到IO PAD端。输出电平转换电路22将芯片内部核心电压域的电压信号转换为I/O接口电路电压域的信号从而驱动输出驱动级单元中的驱动PMOS管PM4和驱动NMOS管NM0。在宽I/O电源电压范围的输入输出接口电路工作在输出模式时，设置芯片内部发出的输出控制信号OE为高电平，第三电平转换电路的输出端的输出信号netOEB为低电平，第三传输门将低电平信号传到驱动PMOS管PM0的栅极，驱动PMOS管PM0打开，N阱从浮空被拉高至I/O电源电压。此时，芯片内部输出信号Dout能够正常输出到I/O PAD端。在宽I/O电源电压范围的输入输出接口电路工作在输入模式时，设置芯片内部发出的输出控制信号OE为低电平，此时当I/OPAD端输入电压为高于I/O电源电压的容限电压(如5V)时，N阱重新变为浮空状态。由于N阱浮空，寄生二极管不会产生漏电，此时驱动PMOS管PM4和漏电保护控制PMOS管PM0的栅极电压同时被拉到5V，沟道漏电也不会发生。
由于本实施方式是在本发明第一实施方式的基础上进行的改进，第一实施方式中提到的相关技术细节在本实施方式中依然有效，在第一实施方式中所能达到的技术效果在本实施方式中也同样可以实现，为了减少重复，这里不再赘述。
综上所述，本发明的用于宽I/O电源电压范围的输入输出接口电路，具有以下有益效果：本发明能够工作在较宽的I/O电源电压范围(例如1.8V～3.3V)，同时能够实现工作在I/O PAD端输入电压高于I/O电源电压的容限电压(例如5V)，应用范围广，能够满足种类繁多、接口标准不尽相同的片外设备的需求。另外，不会产生不必要的漏电，保证了电路的低功耗。另外，晶体管的可靠性好，外接下拉电阻的阻值没有特别要求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述用于宽I/O电源电压范围的输入输出接口电路至少包括：
I/O PAD端；
输入驱动电路，与所述I/O PAD端连接，用于将所述I/O PAD端上的片外设备输入信号传输到芯片内部；其中所述输入驱动电路至少包括：
输入电平转换模块，用于接收所述芯片内部发出的输入控制信号，并对其进行电平转换；
电压保护模块，与所述输入电平转换模块连接，用于根据电平转换后的所述输入控制信号，控制所述I/O PAD端输入电压的电压信号是否进行有压降传递；
输入信号传输模块，与所述电压保护模块连接，用于在所述I/O PAD端输入电压为I/O电源电压时，将所述I/O PAD端输入电压的电压信号进行无压降传递，并对所述I/O PAD端上的所述片外设备输入信号进行传输；在所述I/O PAD端输入电压为高于I/O电源电压的容限电压时，将所述I/O PAD端输入电压的电压信号进行有压降传递，并对所述I/O PAD端上的所述片外设备输入信号进行传输；
缓冲模块，分别与所述电压保护模块和所述输入信号传输模块连接，用于将所述片外设备输入信号缓冲后传输到所述芯片内部；
输出驱动电路，与所述I/O PAD端连接，用于将芯片内部输出信号经所述I/O PAD端传输到片外设备；
其中，在所述I/O PAD端输入电压为I/O电源电压或高于I/O电源电压的容限电压时，所述输入输出接口电路适于通过所述输入驱动电路和/或所述输出驱动电路实现正常的信号传输而无漏电产生，进而实现所述输入输出接口电路的I/O电源电压适用于宽I/O电源电压范围。
2.根据权利要求1所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述输入信号传输模块至少包括：由第一NMOS管和第一PMOS管组成的第一传输门，所述第一PMOS管的N阱浮空；其中：
在所述I/O PAD端输入电压为I/O电源电压时，所述第一PMOS管的N阱电压为I/O电源电压，所述I/O PAD端输入电压的电压信号通过所述第一传输门进行无压降传递；
在所述I/O PAD端输入电压为高于I/O电源电压的容限电压时，所述第一PMOS管的N阱浮空且所述第一PMOS管关闭，所述I/O PAD端输入电压的电压信号通过所述第一NMOS管进行有压降传递。
3.根据权利要求1所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述输入驱动电路还包括：
静电防护模块，分别与所述缓冲模块和所述输入信号传输模块连接，用于对所述缓冲模块和所述输入信号传输模块进行静电防护。
4.根据权利要求3所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述静电防护模块至少包括：GGNMOS管。
5.根据权利要求1所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述输出驱动电路至少包括：
预驱动级单元，用于根据所述芯片内部发出的输出控制信号和所述芯片内部输出信号，输出预驱动信号和漏电保护信号，并对所述输入输出接口电路进行漏电保护；
输出驱动级单元，与所述预驱动级单元连接，用于将所述预驱动信号经所述I/O PAD端传输到所述片外设备，以驱动所述片外设备；同时，根据所述漏电保护信号判断所述输入输出接口电路的工作模式，并在所述输入输出接口电路工作在输入模式时，驱动所述预驱动级单元对所述输入输出接口电路进行漏电保护。
6.根据权利要求5所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述预驱动级单元至少包括：
逻辑运算模块，用于接收所述输出控制信号和所述芯片内部输出信号，并对所述输出控制信号和所述芯片内部输出信号进行逻辑运算；
输出电平转换模块，与所述逻辑运算模块连接，用于在逻辑运算后对所述输出控制信号和所述芯片内部输出信号进行电平转换，以输出所述预驱动信号和所述漏电保护信号；
预输出信号传输模块，与所述输出电平转换模块连接，用于对所述预驱动信号和所述漏电保护信号进行传输；
漏电保护模块，与所述预输出信号传输模块连接，用于在所述输入输出接口电路工作在输入模式时，对所述输入输出接口电路进行漏电保护，以防止漏电。
7.根据权利要求6所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述预输出信号传输模块至少包括：由第二NMOS管和第二PMOS管组成的第二传输门，由第三NMOS管和第三PMOS管组成的第三传输门，所述第二PMOS管和所述第三PMOS管的N阱均浮空；其中：
在所述输入输出接口电路工作在输出模式时，所述第二PMOS管和所述第三PMOS管的N阱电压均为I/O电源电压，从而实现所述芯片内部输出信号从所述芯片内部向所述片外设备的正常传输；
在所述输入输出接口电路工作在输入模式时，所述第二PMOS管和所述第三PMOS管的N阱均浮空，且所述第二PMOS管和所述第三PMOS管均关闭，从而使所述输入输出接口电路实现正常的信号传输而无漏电产生。
8.根据权利要求5所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述输出驱动级单元至少包括：
驱动模块，用于接收所述预驱动信号和所述漏电保护信号，将所述预驱动信号经所述I/O PAD端传输到所述片外设备，以驱动所述片外设备；同时，根据所述漏电保护信号判断所述输入输出接口电路的工作模式，并在所述输入输出接口电路工作在输入模式时，驱动所述预驱动级单元对所述输入输出接口电路进行漏电保护。
9.根据权利要求8所述的用于宽I/O电源电压范围的输入输出接口电路，其特征在于，所述驱动模块至少包括：驱动PMOS管，漏电保护控制PMOS管，层叠NMOS管，以及驱动NMOS管；所述驱动PMOS管的源极接入所述I/O电源电压，所述驱动PMOS管的漏极和所述I/O PAD端连接，且所述驱动PMOS管的N阱浮空，所述驱动PMOS管的栅极接入所述预驱动信号；所述漏电保护控制PMOS管的源极接入所述I/O电源电压，所述漏电保护控制PMOS管的漏极和N阱连接，且所述漏电保护控制PMOS管的N阱浮空，所述漏电保护控制PMOS管的栅极接入所述漏电保护信号；所述层叠NMOS管的漏极和驱动PMOS管的漏极连接，所述层叠NMOS管的栅极接入I/O电源电压，所述驱动NMOS管的源极接地，所述驱动NMOS管的漏极与所述层叠NMOS管的源极相连，所述驱动NMOS管的栅极接入所述预驱动信号；其中：
在所述输入输出接口电路工作在输出模式时，所述驱动PMOS管和所述漏电保护控制PMOS管的N阱均为I/O电源电压，从而实现所述芯片内部输出信号从所述芯片内部向所述片外设备的正常传输；
在所述输入输出接口电路工作在输入模式时，所述驱动PMOS管和所述漏电保护控制PMOS管的N阱均浮空，从而驱动所述预驱动级单元对所述输入输出接口电路进行漏电保护，进而实现所述输入输出接口电路正常的信号传输而无漏电产生。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611230372.9A CN106817122B (zh) | 2016-12-27 | 2016-12-27 | 一种用于宽i/o电源电压范围的输入输出接口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611230372.9A CN106817122B (zh) | 2016-12-27 | 2016-12-27 | 一种用于宽i/o电源电压范围的输入输出接口电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106817122A CN106817122A (zh) | 2017-06-09 |
| CN106817122B true CN106817122B (zh) | 2020-04-17 |
Family
ID=59110363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611230372.9A Active CN106817122B (zh) | 2016-12-27 | 2016-12-27 | 一种用于宽i/o电源电压范围的输入输出接口电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106817122B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104485335B (zh) * | 2014-12-17 | 2021-06-11 | 芯原微电子(上海)有限公司 | 一种多用途芯片静电保护方法 |
| CN110618958A (zh) * | 2019-09-19 | 2019-12-27 | 成都锐成芯微科技股份有限公司 | Gpio电路及芯片 |
| CN113346893B (zh) * | 2020-12-24 | 2022-03-18 | 澜起电子科技(昆山)有限公司 | 驱动输出电路、芯片及驱动输出方法 |
| CN112596570B (zh) * | 2021-03-03 | 2021-04-30 | 上海灵动微电子股份有限公司 | 输入/输出电路 |
| CN113468089B (zh) * | 2021-09-03 | 2021-11-30 | 上海类比半导体技术有限公司 | 输出驱动电路、gpio电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855724A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 缓冲电路 |
| CN101552605A (zh) * | 2009-05-19 | 2009-10-07 | 北京时代民芯科技有限公司 | 一种可耐受高电压输入的接口电路 |
| CN101729055A (zh) * | 2008-10-21 | 2010-06-09 | 奇景光电股份有限公司 | 混合电压式输入/输出缓冲器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9525421B2 (en) * | 2015-02-18 | 2016-12-20 | Microsemi SoC Corporation | High speed low voltage hybrid output driver for FPGA I/O circuits |
-
2016
- 2016-12-27 CN CN201611230372.9A patent/CN106817122B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855724A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 缓冲电路 |
| CN101729055A (zh) * | 2008-10-21 | 2010-06-09 | 奇景光电股份有限公司 | 混合电压式输入/输出缓冲器 |
| CN101552605A (zh) * | 2009-05-19 | 2009-10-07 | 北京时代民芯科技有限公司 | 一种可耐受高电压输入的接口电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106817122A (zh) | 2017-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106817122B (zh) | 一种用于宽i/o电源电压范围的输入输出接口电路 | |
| KR102538700B1 (ko) | 저전압 소자로 구현되는 고전압 출력 드라이버 | |
| TWI674720B (zh) | 電源保護電路 | |
| JPH08237102A (ja) | 入出力バッファ回路装置 | |
| US7362136B2 (en) | Dual voltage single gate oxide I/O circuit with high voltage stress tolerance | |
| JPWO2014038115A1 (ja) | 半導体集積回路 | |
| US20080054982A1 (en) | Low power level shifter and method thereof | |
| US8981831B1 (en) | Level shifter with built-in logic function for reduced delay | |
| CN104052454A (zh) | 用于高密度集成电路的电平转换器 | |
| EP3683965A1 (en) | Switch control circuit for a power switch with electrostatic discharge (esd) protection | |
| CN1825754B (zh) | 振荡缓冲器 | |
| CN108134601B (zh) | 接口电路 | |
| CN102064818A (zh) | Cmos输入输出接口电路 | |
| US7336109B2 (en) | High voltage tolerant port driver | |
| CN113972905A (zh) | 用于反熔丝电路中的隔离保护电路结构 | |
| US20200295760A1 (en) | Interface Circuit | |
| CN101330208B (zh) | 静电放电保护电路 | |
| US7394291B2 (en) | High voltage tolerant output buffer | |
| EP1628399A1 (en) | Semiconductor device | |
| CN113364448B (zh) | 一种栅电压及衬底电压跟随cmos三态门电路 | |
| CN107528580B (zh) | 电平转换电路 | |
| JP4364752B2 (ja) | 出力回路 | |
| CN107342280B (zh) | 具有静电放电保护功能的输出电路 | |
| Chen et al. | A new output buffer for 3.3-V PCI-X application in a 0.13-/spl mu/m 1/2.5-V CMOS process | |
| CN104467799A (zh) | 输入输出电路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Zhangjiang Building 20A, 289 Chunxiao Road, China (Shanghai) Free Trade Pilot Area Applicant after: Xinyuan Microelectronics (Shanghai) Co., Ltd. Applicant after: VeriSilicon Microelectronics (Beijing) Co., Ltd. Applicant after: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD. Applicant after: Core holdings limited company Address before: 201203 Zhangjiang Building 20A, 560 Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai Applicant before: VeriSilicon Microelectronics (Shanghai) Co., Ltd. Applicant before: VeriSilicon Microelectronics (Beijing) Co., Ltd. Applicant before: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD. Applicant before: VeriSilicon Holdings Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |