CN106816865A - Esd保护电路 - Google Patents

Esd保护电路 Download PDF

Info

Publication number
CN106816865A
CN106816865A CN201710068646.7A CN201710068646A CN106816865A CN 106816865 A CN106816865 A CN 106816865A CN 201710068646 A CN201710068646 A CN 201710068646A CN 106816865 A CN106816865 A CN 106816865A
Authority
CN
China
Prior art keywords
esd
transistor
pmos transistor
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710068646.7A
Other languages
English (en)
Inventor
吕斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710068646.7A priority Critical patent/CN106816865A/zh
Publication of CN106816865A publication Critical patent/CN106816865A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种ESD保护电路，包括：一ESD检测电路，用于检测ESD脉冲信号，并输出ESD信号；一负电荷泵，与所述ESD检测电路相连接，用于产生负电压，并用该负电压控制ESD泄放电路的关态电流Ioff；一ESD泄放电路，与所述ESD检测电路相连接，用于泄放ESD电流。本发明能有效降低ESD保护电路消耗的功耗。

Description

ESD保护电路
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种超低功耗的ESD(ElectronicStatic Discharge静电释放)保护电路。
背景技术
通常RC触发的ESD钳位电路(即图1中的rc_clamp，也称为RC触发的ESD保护电路)如图1所示。主要由RC和反向器组成ESD检测电路，NMOS的ESD泄放晶体管BigNMOS(大尺寸的NMOS)是ESD电流泄放的主要器件。当ESD检测电路侦测到ESD脉冲时，ESD泄放晶体管BigNMOS栅极上的ESD信号处于“1”状态，ESD泄放晶体管BigNMOS被触发开启，泄放ESD电流。当电路处于正常工作状态的时候，ESD泄放晶体管BigNMOS栅极上的ESD信号处于“0”状态，ESD泄放晶体管BigNMOS被关闭，电路消耗Ioff电流。
现在许多产品对整个芯片的ESD要求越来越高，那么在电源和地之间放置的rc_clamp越来越多，如图2所示。这就导致了整个芯片当中由ESD保护电路消耗的功耗越来越高。
发明内容
本发明要解决的技术问题是提供一种ESD保护电路，能有效降低ESD保护电路消耗的功耗。
为解决上述技术问题，本发明的ESD保护电路，包括：
ESD检测电路，用于检测ESD脉冲信号，并输出ESD信号；
负电荷泵，与所述ESD检测电路相连接，用于产生负电压，并用该负电压控制ESD泄放电路的关态电流Ioff；
ESD泄放电路，与所述ESD检测电路相连接，用于泄放ESD电流。
在ESD泄放管的栅极加上一个负电压使MOS管处在一个深关闭状态，此时NMOS的关态电流Ioff会比常规的关态电流Ioff(栅极电压为0)要小至少一个数量级，能有效降低ESD保护电路消耗的功耗；所以在高ESD能力超低功耗的产品当中这是一个非常优化的方案。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的ESD保护电路原理图；
图2是图1所示ESD保护电路在集成电路芯片中的应用示意图；
图3是改进的ESD保护电路一实施例原理图；
图4是图3所示ESD保护电路在集成电路芯片中的应用示意图。
具体实施方式
图3是本发明的一实施例，一改进的超低功耗的RC触发的ESD保护电路(即图4中的Rc_clamp_ull，或称为“超低功耗的RC触发的ESD钳位电路”)，包括：ESD检测电路、负电荷泵和ESD泄放电路。在该实施例中所述ESD泄放电路为一晶体管NMOS晶体管，即ESD泄放晶体管BigNMOS。该ESD泄放晶体管BigNMOS是一种大尺寸的NMOS晶体管。
本实施例利用负电荷泵产生的负电压来控制ESD泄放晶体管BigNMOS关态电流Ioff。
在ESD事件到来的状态下，第一PMOS晶体管MP1导通，负电荷泵关闭，ESD泄放晶体管BigNMOS的栅极端电压被拉高，ESD泄放晶体管BigNMOS开启，泄放ESD电流。
在正常工作状态下，第一PMOS晶体管下MP1关闭，负电荷泵工作产生一个负电压，ESD泄放晶体管BigNMOS的栅极端电压被拉到一个负电压，ESD泄放晶体管BigNMOS不能触发，处于一种深关闭状态，关态电流Ioff非常小。
目前业界芯片的rc_clamp设计是把中ESD检测电路和ESD泄放器件做为一个整体模块根据需求重复放在IO环上面。本实施例当中由于负电荷泵本身会产生一定的功耗，而且一个电源域里面只需要一个负电荷泵就能满足要求，所以可以将含有负电荷泵的ESD检测电路和ESD泄放器件分离，将它们只放在一个模块当中，其他模块当中只有ESD泄放晶体管BigNMOS，如图4所示，将由含有负电荷泵的ESD检测电路产生的ESD信号作为一个共用信号送给分布在IO环上其他地方ESD泄放晶体管BigNMOS的栅极端。这样既能够不影响整个芯片的ESD能力，又能不增加额外的功耗。
在图3所示的实施例中，所述ESD检测电路包括第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第一NMOS晶体管NM1、第二NMOS晶体管NM2、电阻R1和电容C1。
第一PMOS晶体管PM1、第二PMOS晶体管PM2和第三PMOS晶体管PM3的源极以及电阻R1的一端与电源电压端VDD相连接。
电阻R1的另一端与电容C1的一端、第三PMOS晶体管PM3的栅极和第一NMOS晶体管NM1的栅极相连接。电容C1的另一端接地。
第三PMOS晶体管PM3的漏极与第一NMOS晶体管NM1的漏极、第二PMOS晶体管PM2的栅极和第二NMOS晶体管NM2的栅极相连接。第一NMOS晶体管NM1的源极接地。
第二PMOS晶体管PM2的漏极与第二NMOS晶体管NM2的漏极和第一PMOS晶体管PM1的栅极相连接。第二NMOS晶体管NM2的源极接地。
所述负电荷泵的两输入端分别与第一PMOS晶体管PM1的栅极和漏极相连接。第一PMOS晶体管PM1的漏极作为输出端输出ESD信号。
所述ESD泄放晶体管BigNMOS的栅极与第一PMOS晶体管PM1的漏极相连接，其漏极与电源电压VDD相连接，其源极接地。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种ESD保护电路，包括：
一ESD检测电路，用于检测ESD脉冲信号，并输出ESD信号；其特征在于，还包括：
一负电荷泵，与所述ESD检测电路相连接，用于产生负电压，并用该负电压控制ESD泄放电路的关态电流Ioff；
一ESD泄放电路，与所述ESD检测电路相连接，用于泄放ESD电流。
2.如权利要求1所述的ESD保护电路，其特征在于，
所述ESD检测电路，包括：第一PMOS晶体管(PM1)、第二PMOS晶体管(PM2)、第三PMOS晶体管(PM3)、第一NMOS晶体管(NM1)、第二NMOS晶体管(NM2)、一电阻(R1)和一电容(C1)；
第一PMOS晶体管(PM1)、第二PMOS晶体管(PM2)和第三PMOS晶体管(PM3)的源极以及电阻(R1)的一端与电源电压端VDD相连接；
电阻(R1的另一端与电容(C1)的一端、第三PMOS晶体管(PM3)的栅极和第一NMOS晶体管(NM1)的栅极相连接；电容(C1)的另一端接地；
第三PMOS晶体管(PM3)的漏极与第一NMOS晶体管(NM1)的漏极、第二PMOS晶体管(PM2)的栅极和第二NMOS晶体管(NM2)的栅极相连接；第一NMOS晶体管(NM1)的源极接地；
第二PMOS晶体管(PM2)的漏极与第二NMOS晶体管(NM2)的漏极和第一PMOS晶体管(PM1)的栅极相连接；第二NMOS晶体管(NM2)的源极接地；
所述负电荷泵的两输入端分别与第一PMOS晶体管(PM1)的栅极和漏极相连接；第一PMOS晶体管(PM1)的漏极作为输出端输出ESD信号；
所述ESD泄放电路为一NMOS的ESD泄放晶体管(BigNMOS)；所述ESD泄放晶体管(BigNMOS)的栅极与第一PMOS晶体管(PM1)的漏极相连接，其漏极与电源电压VDD相连接，其源极接地。
3.如权利要求2所述的ESD保护电路，其特征在于：在ESD事件到来的状态下，第一PMOS晶体管(MP1)导通，负电荷泵关闭，ESD泄放晶体管(BigNMOS)的栅极端电压被拉高，ESD泄放晶体管(BigNMOS)开启，泄放ESD电流。
4.如权利要求2所述的ESD保护电路，其特征在于：在正常工作状态下，第一PMOS晶体管下(MP1)关闭，负电荷泵工作产生一个负电压，ESD泄放晶体管(BigNMOS)的栅极端电压被拉到一个负电压，ESD泄放晶体管(BigNMOS)不能触发，处于关闭状态。
5.一种集成电路芯片，其特征在于：具有多个电路模块，其中一个电路模块中具有权利要求1或2所述的ESD保护电路，其余电路模块具有ESD泄放电路；具有ESD保护电路的电路模块，其中ESD检测电路产生的ESD信号作为一个共用信号送给分布在IO环上其他地方ESD泄放电路的输入端。
CN201710068646.7A 2017-02-08 2017-02-08 Esd保护电路 Pending CN106816865A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710068646.7A CN106816865A (zh) 2017-02-08 2017-02-08 Esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710068646.7A CN106816865A (zh) 2017-02-08 2017-02-08 Esd保护电路

Publications (1)

Publication Number Publication Date
CN106816865A true CN106816865A (zh) 2017-06-09

Family

ID=59111388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710068646.7A Pending CN106816865A (zh) 2017-02-08 2017-02-08 Esd保护电路

Country Status (1)

Country Link
CN (1) CN106816865A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331660A (zh) * 2017-06-16 2017-11-07 上海华虹宏力半导体制造有限公司 静电释放箝位电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093497A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 保護回路を有する半導体装置
CN102170118A (zh) * 2011-04-28 2011-08-31 北京大学 一种电源箝位esd保护电路
CN102820292A (zh) * 2011-06-06 2012-12-12 索尼公司 半导体集成电路
CN103840440A (zh) * 2012-11-23 2014-06-04 上海华虹集成电路有限责任公司 电源钳位esd电路
CN104037748A (zh) * 2014-06-18 2014-09-10 电子科技大学 一种用于esd的抗闩锁触发电路
CN105098743A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 动态静电放电钳位电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093497A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 保護回路を有する半導体装置
CN102170118A (zh) * 2011-04-28 2011-08-31 北京大学 一种电源箝位esd保护电路
CN102820292A (zh) * 2011-06-06 2012-12-12 索尼公司 半导体集成电路
CN103840440A (zh) * 2012-11-23 2014-06-04 上海华虹集成电路有限责任公司 电源钳位esd电路
CN105098743A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 动态静电放电钳位电路
CN104037748A (zh) * 2014-06-18 2014-09-10 电子科技大学 一种用于esd的抗闩锁触发电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331660A (zh) * 2017-06-16 2017-11-07 上海华虹宏力半导体制造有限公司 静电释放箝位电路
CN107331660B (zh) * 2017-06-16 2020-02-07 上海华虹宏力半导体制造有限公司 静电释放箝位电路

Similar Documents

Publication Publication Date Title
US9679891B2 (en) Optimized ESD clamp circuitry
CN101599487B (zh) 静电放电检测电路与其相关方法
CN104145391B (zh) 用于差分输入/输出接口的电涌保护
CN108604898A (zh) 实施缓冲晶体管的动态栅极偏置的输入/输出（i/o）驱动器
US20180287600A1 (en) Output circuit
EP3683965B1 (en) Switch control circuit for a power switch with electrostatic discharge (esd) protection
US20110026175A1 (en) Electrostatic discharge protecting circuit with ultra-low standby leakage current for twice supply voltage tolerance
US9673788B2 (en) Input buffer with selectable hysteresis and speed
JP2010010920A (ja) 半導体集積回路
CN105528322B (zh) 一种防热插拔驱动可选的输出驱动电路
CN101682326A (zh) 具有三伏辅助的能耐受五伏的集成电路信号垫
KR100432941B1 (ko) 절연층상의 실리콘(soi) 도미노 회로 내의 바이폴라 제거 방법 및 장치
CN106816865A (zh) Esd保护电路
CN103001205A (zh) 一种应用于电源管脚的静电保护电路
CN116298481B (zh) 一种超低功耗过压检测电路
CN103051325A (zh) 可防止反灌电的上拉电阻电路
Dadoria et al. A novel approach for leakage power reduction in deep submicron technologies in CMOS VLSI circuits
CN105529693A (zh) 一种集成电路内部esd保护电路
CN102969703B (zh) 一种具有自我esd保护的输入输出电路
CN114520654B (zh) 亚阈值电流减少电路晶体管的栅极端子之间的电荷转移及相关设备
CN108829174A (zh) 线性稳压器电路
EP3479481B1 (en) Latch-based power-on checker
CN103795396A (zh) 用于消除短路电流的电路结构
CN111682869B (zh) 一种防倒灌电流的负载开关及电子设备
CN107544601B (zh) 一种零静态功耗的启动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170609