CN106816439A - 气敏层的材料为Ga2O3的CMOS气体传感器 - Google Patents

气敏层的材料为Ga2O3的CMOS气体传感器 Download PDF

Info

Publication number
CN106816439A
CN106816439A CN201710082875.4A CN201710082875A CN106816439A CN 106816439 A CN106816439 A CN 106816439A CN 201710082875 A CN201710082875 A CN 201710082875A CN 106816439 A CN106816439 A CN 106816439A
Authority
CN
China
Prior art keywords
layer
metal interconnecting
sensor
dielectric layer
mos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710082875.4A
Other languages
English (en)
Inventor
骆兴芳
袁彩雷
俞挺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Normal University
Original Assignee
Jiangxi Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Normal University filed Critical Jiangxi Normal University
Priority to CN201710082875.4A priority Critical patent/CN106816439A/zh
Publication of CN106816439A publication Critical patent/CN106816439A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G01N27/125—Composition of the body, e.g. the composition of its sensitive layer
    • G01N27/127—Composition of the body, e.g. the composition of its sensitive layer comprising nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

一种气敏层的材料为Ga2O3的CMOS气体传感器，其中CMOS气体传感器包括：衬底；位于部分衬底表面的多晶硅栅；位于部分衬底表面的多晶硅加热层；位于衬底上的介质层；位于所述介质层内的MOS器件互连结构以及传感器互连结构；位于所述介质层表面以及第一顶层金属互连层表面的钝化层；位于所述第二顶层金属互连层表面的气敏层；环绕所述气敏层且位于传感器区上方的沟槽；被所述沟槽环绕的悬空结构，所述悬空结构与传感器区的衬底之间具有隔热区域，且所述悬空结构底部与介质层底部齐平。本发明气体传感器的形成工艺与MOS器件的形成工艺完全兼容，将气体传感器和MOS器件集成在同一芯片上，缩小芯片面积，降低功耗、提高集成度和产量。

Description

气敏层的材料为Ga2O3的CMOS气体传感器
技术领域
本发明涉及半导体制作领域技术，特别涉及一种气敏层的材料为Ga2O3的CMOS气体传感器。
背景技术
气体传感器是一种将气体中特定的成分通过某种原理检测出来，并且把检测出来的某种信号转换成适当的电学信号的器件。随着人类对环保、污染及公共安全等问题的日益重视，以及人们对于生活水平的要求的不断提高，气体传感器在工业、民用和环境监测三大主要领域内取得了广泛的应用。
根据气体传感器检测气体的原理的不同，气体传感器主要包括催化燃烧式、电化学式、热导式、红外吸收式和半导体式气体传感器等。其中，半导体式气体传感器包括电阻式气体传感器和非电阻式气体传感器，由于电阻式气体传感器具有灵敏度高、操作方便、体积小、成本低廉、响应时间短和恢复时间短等优点，使得电阻式气体传感器得到了广泛应用，例如在对易燃易爆气体(如CH4，H2等)和有毒有害气体(如CO、NOx等)的探测中起着重要的作用。
一般的，需要提供信号处理电路使气体传感器正常工作，现有技术常用的方法为：分别单独形成气体传感器以及信号处理器件，然后将气体传感器以及信号处理器件进行封装组合。
若采用兼容的标准CMOS(Complementary Metal Oxide Semiconductor)工艺来进行气体传感器的制作，则能够将气体传感器与CMOS信号处理器件集成在同一芯片上，从而提高产品性能、缩小芯片面积、提高集成化、提高产量、降低生产成本等。因此，亟需提供一种新的气体传感器的形成方法，同时将气体传感器和CMOS信号处理器件集成在同一芯片上，且形成气体传感器的工艺不会对CMOS信号处理器件造成不良影响。
发明内容
本发明解决的问题是提供一种气敏层的材料为Ga2O3的CMOS气体传感器，气体传感器的形成工艺与MOS器件的形成工艺兼容性高，缩小芯片面积、提高集成度和产量，降低功耗和生产成本。
为解决上述问题，本发明提供一种气敏层的材料为Ga2O3的CMOS气体传感器，包括：衬底，所述衬底包括MOS器件区以及传感器区；位于所述MOS器件区部分衬底表面的多晶硅栅；位于所述传感器区部分衬底表面的多晶硅加热层；位于所述MOS器件区以及传感器区衬底上的介质层，且所述介质层覆盖于多晶硅栅表面以及多晶硅加热层表面；位于所述介质层内的MOS器件互连结构以及传感器互连结构；其中，所述MOS器件互连结构位于MOS器件区上方，所述MOS器件互连结构与多晶硅栅电连接，所述MOS器件互连结构至少包括2层金属互连层，且所述MOS器件区的金属互连层中包括第一顶层金属互连层，所述第一顶层金属互连层顶部与介质层顶部齐平；所述传感器互连结构位于传感器区上方，所述传感器互连结构与多晶硅加热层电连接，所述传感器互连结构至少包括2层金属互连层，传感器区的金属互连层中包括第二顶层金属互连层，且所述传感器互连结构中至少有1层金属互连层还位于MOS器件区上方，所述第二顶层金属互连层顶部与介质层顶部齐平；位于所述介质层表面以及第一顶层金属互连层表面的钝化层；位于所述第二顶层金属互连层表面的气敏层，所述气敏层的材料为Ga2O3；环绕所述气敏层且位于传感器区上方的沟槽，所述沟槽贯穿传感器区上方的钝化层以及介质层，且所述沟槽暴露出传感器区的部分衬底表面；被所述沟槽环绕的悬空结构，所述悬空结构与传感器区的衬底之间具有隔热区域，且所述悬空结构底部与介质层底部齐平。
可选的，所述介质层包括：位于MOS器件区和传感器区的衬底表面的第一介质层、位于第一介质层表面的第二介质层、位于第二介质层表面的第三介质层、位于第三介质层表面的第四介质层、以及位于第四介质层表面的顶层介质层。
可选的，所述MOS器件互连结构包括4层金属互连层，所述MOS器件互连结构包括：位于MOS器件区第一介质层表面的第一金属互连层、位于MOS器件区第二介质层表面的第二金属互连层、位于MOS器件区第三介质层表面的第三金属互连层、位于MOS器件区第四介质层表面的第一顶层金属互连层。
可选的，所述MOS器件互连结构还包括：位于第一介质层内的第一导电插塞，所述第一导电插塞与多晶硅栅以及第一金属互连层电连接；位于第二介质层内的第二导电插塞，所述第二导电插塞与第一金属互连层以及第二金属互连层电连接；位于第三介质层内的第三导电插塞，所述第三导电插塞与第二金属互连层以及第三金属互连层电连接；位于第四介质层内的第四导电插塞，所述第四导电插塞与第三金属互连层以及第一顶层金属互连层电连接。
可选的，所述传感器互连结构包括4层金属互连层，所述传感器互连结构包括：位于传感器区第一介质层表面的第一金属互连层、位于传感器区第二介质层表面的第二金属互连层、位于传感器区第三介质层表面的第三金属互连层、位于传感器区第四介质层表面的若干相互电绝缘的第二顶层金属互连层。
可选的，所述传感器互连结构还包括：位于第一介质层内的第一导电插塞，所述第一导电插塞与多晶硅加热层以及第一金属互连层电连接，且与所述多晶硅加热层电连接的第一金属互连层相互电绝缘；位于第二介质层内的第二导电插塞，所述第二导电插塞与第一金属互连层以及部分第二金属互连层电连接；位于第三介质层内的第三导电插塞，所述第三导电插塞与部分第二金属互连层以及第三金属互连层电连接，且第三金属互连层与多晶硅加热层之间电绝缘；位于第四介质层内的第四导电插塞，所述第四导电插塞与第三金属互连层以及第二顶层金属互连层电连接。
可选的，所述传感器互连结构中具有若干相互电绝缘的第二金属互连层，所述传感器互连结构中的第二金属互连层还位于MOS器件区的第二介质层表面，其中，传感器互连结构中的部分第二金属互连层与多晶硅加热层电连接，传感器互连结构中的另一部分第二金属互连层与第二顶层金属互连层电连接；所述传感器互连结构中的第二金属互连层为悬空结构的支撑臂。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的CMOS气体传感器的形成方法的技术方案中，在形成MOS器件区的多晶硅栅的同时，在传感器区部分衬底上形成多晶硅加热层；在MOS器件区和传感器区衬底上形成介质层，且介质层还覆盖于多晶硅栅表面以及多晶硅加热层表面；然后在介质层内形成MOS器件互连结构以及传感器互连结构，其中，MOS器件互连结构位于MOS器件区上方且与多晶硅栅电连接，传感器互连结构位于传感器区上方且与多晶硅加热层电连接；然后在介质层表面以及第一顶层金属互连层表面形成钝化层，在所述钝化层暴露出的第二顶层金属互连层表面形成气敏层；接着，采用干法刻蚀工艺，依次刻蚀位于气敏层周围的钝化层、介质层以及部分厚度的衬底，在传感器区形成环绕气敏层的沟槽；采用采用各向同性刻蚀工艺，沿所述沟槽暴露出的位于传感器区的衬底侧壁表面进行刻蚀，刻蚀去除位于多晶硅加热层下方的部分厚度衬底，在所述传感器区上方形成悬空结构，且所述悬空结构与传感器区的衬底之间具有隔热区域，其中，悬空结构包括多晶硅加热层、部分介质层、传感器互连结构以及气敏层。本发明中气体传感器的形成工艺与MOS器件的形成工艺完全兼容，能够将MOS器件与气体传感器集成在同一芯片上，缩小了芯片面积，提高了集成度和产量，降低功耗以及生产成本。
进一步，本发明在采用磁控溅射工艺形成气敏层时，溅射腔室内的氧分压适中，具体的，Ar和O2的气体流量比值为2:1至5:1，避免气敏层氧化过于充分或氧化程度过低，使的形成的气敏层中的氧含量适中，从而使气敏层对气体的灵敏度较大。
更进一步，本发明中干法刻蚀工艺刻蚀去除的衬底厚度为5微米至10微米，使得后续形成的隔热区域的尺寸适中，避免由于悬空结构与衬底之间的距离过小而导致的多晶硅加热层中的热量不易释放；并且，还能够避免各向同性刻蚀工艺刻蚀去除的衬底的厚度过厚，防止多晶硅加热层受到过大的应力作用，避免多晶硅加热层发生形变。
相应的，本发明还提供一种结构性能优越的CMOS气体传感器。
附图说明
图1至图15为本发明一实施例提供的CMOS气体传感器形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术气体传感器的制作工艺与CMOS工艺兼容性差，难以采用标准的CMOS工艺制作气体传感器。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图15为本发明一实施例提供的CMOS气体传感器形成过程的剖面结构示意图。
参考图1，提供衬底100，所述衬底100包括MOS器件区I以及传感器区II。
所述衬底100的材料为硅、锗、锗化硅、碳化硅或砷化镓，所述衬底100还可以为绝缘体上的硅、绝缘体上的锗或者绝缘体上的锗化硅。所述衬底100表面还可以形成若干外延界面层或应变层，以提高CMOS气体传感器的电学性能。
本实施例中，所述衬底100为硅衬底。所述MOS器件区I为待形成MOS信号处理器件的区域，后续形成PMOS晶体管、NMOS晶体管或CMOS晶体管提供信号处理电路平台，用于检测或采集气体传感器中的电信号；所述传感器区II为待形成气体传感器的区域，为后续形成气体传感器提供工作平台。所述MOS器件区I衬底100内还可以形成隔离结构，所述隔离结构可以为浅沟槽隔离结构(STI，Shallow Trench Isolation)，隔离结构的填充材料为氧化硅、氮化硅或氮氧化硅等绝缘材料。
还可以在MOS器件区I衬底100内形成若干阱区，所述阱区的类型根据待形成的MOS器件的类型确定，所述阱区的掺杂类型为N型掺杂或P型掺杂。例如，在部分MOS器件区I上形成NMOS晶体管时，则相应的MOS器件区I衬底100内形成P型阱区，所述P型阱区的掺杂离子为B、Ga或In；在部分MOS器件区I上形成PMOS晶体管时，则相应的MOS器件区I衬底100内形成N型阱区，所述N型阱区的掺杂离子为P、As或Sb。
本实施例以一个MOS器件区I、一个传感器区II作为示例，相应后续形成气体传感器的数量为1，在平行于衬底100表面方向上，所述传感器区I的尺寸为10微米×10微米至50微米×50微米。在其他实施例中，MOS器件区的数量可以为大于等于1的任一自然数，传感器区的数量也可以为大于等于1的任一自然数，则相应形成的气体传感器的数量与传感器区的数量相同。
本实施例中，后续以在MOS器件区I内形成PMOS晶体管作为示例。
参考图2，在所述MOS器件区I和传感器区II的衬底100表面形成氧化层101；在所述氧化层101表面形成多晶硅层102。
位于MOS器件区I的氧化层101后续还用于形成NMOS晶体管中的栅介质层。所述氧化层101的材料为氧化硅；采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述氧化层101。
位于MOS器件区I的多晶硅层102后续用于形成PMOS晶体管中的多晶硅栅；位于传感器区II的多晶硅层102后续用于形成气体传感器的多晶硅加热层。所述多晶硅层102的材料为多晶硅或掺杂的多晶硅，例如，掺杂P或B的多晶硅；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述多晶硅层102。
本实施例中，所述氧化层101的材料为氧化硅，采用化学气相沉积工艺形成所述氧化层101；所述多晶硅层102的材料为多晶硅，采用化学气相沉积工艺形成所述多晶硅层102。
参考图3，图形化所述MOS器件区I的多晶硅层102(参考图2)以及氧化层101(参考图2)，形成位于MOS器件区I部分衬底100表面的第一氧化层111、以及位于第一氧化层111表面的多晶硅栅112；图形化所述传感器区II的多晶硅层102以及氧化层101，形成位于传感器区II部分衬底100表面的第二氧化层121、以及位于第二氧化层121表面的多晶硅加热层122。
本实施例中，在同一道工艺中，进行所述图形化MOS器件区I和传感器区II的多晶硅层102和氧化层101。
具体的，图形化MOS器件区I和传感器区II的多晶硅层102和氧化层101的工艺步骤包括：在所述多晶硅层102表面形成图形层，所述图形层的材料可以为光刻胶或者硬掩膜材料，所述图形层覆盖的区域对应于后续待形成多晶硅栅112以及多晶硅加热层122的区域；然后，以所述图形层为掩膜，刻蚀去除所述多晶硅层102以及氧化层101，直至暴露出衬底100表面；接着，去除所述图形层。
本实施例中，在所述MOS器件区I部分衬底100表面形成多晶硅栅112，且所述多晶硅栅112与衬底100之间形成有第一氧化层111；在形成所述多晶硅栅112的同时，在所述传感器区II部分衬底100表面形成多晶硅加热层122，且所述多晶硅加热层122与衬底100之间形成有第二氧化层121。
所述第一氧化层111和多晶硅栅112构成MOS器件的栅极结构。所述多晶硅加热层122作为气体传感器的加热电阻，后续电流流经多晶硅加热层122时多晶硅加热层122内产生焦耳热量，从而对后续形成的气敏层进行加热，提高气敏层感应气体的灵敏度、缩短气体传感器的响应时间。
在平行于衬底100表面的方向上，所述多晶硅加热层112的剖面形状为方形、方波形、锯齿波形、环形或者螺旋形，其中，螺旋形可以为方形螺旋。
本实施例中，所述多晶硅加热层122的形状为方形，多晶硅加热层122的厚度为2纳米至300纳米。
在形成MOS器件的栅极结构之后，还包括步骤：对栅极结构两侧的衬底100进行掺杂，相应形成MOS器件的源区和漏区。
参考图4，在所述MOS器件区I以及传感器区II衬底100表面形成第一介质层103，且所述第一介质层103覆盖于多晶硅栅112表面以及多晶硅加热层122表面。
所述第一介质层103不仅覆盖于多晶硅栅112侧壁表面、多晶硅加热层122侧壁表面，还覆盖于多晶硅栅112顶部表面、多晶硅加热层122顶部表面。所述第一介质层103的材料为绝缘材料，第一介质层103的材料可以为氧化硅、氮化硅或氮氧化硅。
本实施例中，采用化学气相沉积工艺形成所述第一介质层103，第一介质层103的材料为氧化硅。
后续会在MOS器件区I以及传感器区II衬底100上形成介质层，然后在介质层内形成MOS器件互连结构以及传感器互连结构，所述MOS器件互连结构位于MOS器件区I上方，且所述MOS器件互连结构与多晶硅栅112电连接；所述传感器互连结构位于传感器区II上方，且所述传感器互连结构与多晶硅加热层122电连接，其中，所述MOS器件互连结构至少包括2层金属互连层，所述传感器互连结构至少包括2层金属互连层。
本实施例后续以MOS器件互连结构包括4层金属互连层，传感器互连结构包括4层互连结构作为示例。
参考图5，在所述第一介质层103内形成若干第一导电插塞301，一部分第一导电插塞301的位于MOS器件区I上方，另一部分第一导电插塞301位于传感器区II上方。
本实施例中，所述第一导电插塞301顶部与第一介质层103顶部齐平；MOS器件区I上方的第一导电插塞301与MOS器件中的晶体管电连接，例如与晶体管的源极、漏极或多晶硅栅112电连接，MOS器件区I上方的第一导电插塞301还与MOS器件区I后续形成的第一金属互连层电连接。
传感器区II上方的第一导电插塞301与多晶硅加热层122电连接，通过第一导电插塞301向多晶硅加热层122提供电流，以使多晶硅加热层122内产生焦耳热量，传感器区II上方的第一导电插塞301还与传感器区II后续形成的第一金属互连层电连接。
形成所述第一导电插塞301的工艺步骤包括：在所述第一介质层103表面形成图形层；以所述图形层为掩膜刻蚀所述第一介质层103，在所述第一介质层103内形成多个第一导电通孔，位于MOS器件区I的第一导电通孔底部暴露出晶体管的源极、漏极和多晶硅栅112表面，位于传感器区II的第一导电通孔底部暴露出多晶硅加热层122表面；形成填充满所述第一导电通孔的第一导电插塞301，且所述第导电插塞301顶部与第一介质层103顶部齐平。
所述第一导电插塞301的材料为金属，例如第一导电插塞301的材料可以为铜、铝或钨。
参考图6，在所述第一介质层103表面形成若干第一金属互连层401，所述第一金属互连层401与第一导电插塞301电连接；形成覆盖于所述第一金属互连层401表面以及第一介质层103表面的第二介质层104。
本实施例中，一部分第一金属互连层401位于MOS器件区I上方，且MOS器件区I上方的第一金属互连层401与多晶硅栅112电连接，具体的通过第一导电插塞301使第一金属互连层401与多晶硅栅112电连接。另一部分第一金属互连层位于传感器区II上方，且位于传感器区II上方的第一金属互连层401通过第一导电插塞301与多晶硅加热层122电连接，且所述与多晶硅加热层122电连接的第一金属互连层401相互电绝缘，从而使得后续电流经由一第一金属互连层401流入多晶硅加热层122中，然后经由另一第一金属互连层401流出。
所述第一金属互连层401的材料为金属，例如第一金属互连层401的材料为铜、铝或钨。
所述第一金属互连层401通过沉积、刻蚀工艺制作。具体的，形成所述第一金属互连层401的工艺步骤包括：在所述第一介质层103表面、以及第一导电插塞301表面沉积第一金属互连膜；在所述第一金属互连膜表面形成图形层；以所述图形层为掩膜，刻蚀所述第一金属互连膜，在所述第一介质层103表面形成若干第一金属互连层401。
本实施例中，所述传感器区II上方的第一金属互连层401仅位于传感器区II的上方。在其他实施例中，传感器区上方的第一金属互连层除位于传感器区上方外，还可以位于部分MOS器件区上方的第一介质层表面。
所述第二介质层104的材料为绝缘材料，可采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述第二介质层104。所述第二介质层104顶部表面高于第一金属互连层401顶部表面。
接着，在所述第二介质层104内形成第二导电插塞302。
一部分所述第二导电插塞302的位于MOS器件区I上方，所述第二导电插塞302与MOS器件区I上方的第一金属互连层401电连接；另一部分所述第二导电插塞302位于传感器区II上方，所述第二导电插塞302与传感器区II上方的第一金属互连层401电连接。
所述第二导电插塞302的形成方法可参考前述第一导电插塞301的形成方法。
参考图7，在所述第二介质层104表面形成若干相互电绝缘的第二金属互连层402，部分所述第二金属互连层402与第二导电插塞302电连接；形成覆盖于所述第二金属互连层402表面以及第二介质层104表面的第三介质层105。
本实施例中，一部分第二金属互连层402位于MOS器件区I上方，且位于MOS器件区I上方的第二金属互连层402与多晶硅栅112电连接。另一部分第二金属互连层402位于传感器区II上方，且位于传感器区II上方的部分第二金属互连层402与多晶硅加热层122电连接，所述部分第二金属互连层402与传感器区II上方的第二导电插塞302电连接，从而实现多晶硅加热层122与传感器互连结构中的部分第二金属互连层402电连接，后续形成的第二顶层金属互连层会与另一部分第二金属互连层402电连接。
所述第二金属互连层402的形成方法可参考前述第一金属互连层401的形成方法。在其他实施例中，所述第二金属互连层402和第二导电插塞302也可以采用大马士革工艺形成。
本实施例中，传感器区II上方的第二金属互连层402部分位于传感器区II上方，传感器区II上方的第二金属互连层402还部分位于MOS器件区I的第二介质层104表面，从而使得后续在形成悬空结构时，第二金属互连层402可以作为悬空结构的支撑臂，使得悬空结构稳定的悬挂在传感器区II上方。当第二金属互连层402的数量为4时，可以认为悬空结构具有4根支撑臂。
所述第三介质层105的材料为绝缘材料，本实施例中，第三介质层105的材料为氧化硅。
参考图8，在所述第三介质层105内形成第三导电插塞303；在所述第三介质层105表面形成若干第三金属互连层403，所述第三金属互连层403与第三导电插塞303电连接；形成覆盖于所述第三金属互连层403表面以及第三介质层105表面的第四介质层106；在所述第四介质层106内形成第四导电插塞304；在所述MOS器件区I上方的第四介质层106表面形成第一顶层金属互连层413，在所述传感器区II上方的第四介质层106表面形成若干相互电绝缘的第二顶层金属互连层423；在所述第四介质层106表面、第一顶层金属互连层413表面、以及第二顶层金属互连层423表面形成顶层介质层107，且所述顶层介质层107顶部与第一顶层金属互连层413、第二顶层金属互连层423顶部齐平。
有关第三导电插塞303、第四导电插塞304的形成方法可参考前述第二导电插塞302的形成方法，有关第三金属互连层403的形成方法可参考前述第二金属互连层402的形成方法，有关第四介质层106的形成方法可参考前述第三介质层105的形成方法。
一部分第三金属互连层403位于MOS器件区I上方，且位于MOS器件区I上方的第三金属互连层403与多晶硅栅112电连接。另一部分第三金属互连层403位于传感器区II上方，位于传感器区II上方的第三金属互连层403与部分第二金属互连层402电连接，且传感器区II上方的第三金属互连层403与多晶硅加热层122之间电绝缘。
一部分第三导电插塞303位于MOS器件区I上方，且MOS器件区I上方的第三导电插塞303与MOS器件区I上方的第二金属互连层402以及第三金属互连层403电连接。另一部分第三导电插塞303位于传感器区II上方，且传感器区II上方的第三导电插塞303与传感器区II上方的部分第二金属互连层402以及第三金属互连层403电连接，其中，部分第二金属互连层402指的是，未与多晶硅加热层122电连接的第二金属互连层402。
一部分第四导电插塞304位于MOS器件区I上方，且MOS器件区I上方的第四导电插塞304与MOS器件区I上方的第三金属互连层403以及第一顶层金属互连层413电连接。另一部分第四导电插塞304位于传感器区II上方，且传感器区II上方的第四导电插塞304与传感器区II上方的第三金属互连层403以及第二顶层金属互连层423电连接。
在其他实施例中，所述第三导电插塞303和第三金属互连层403的形成工艺还可以为大马士革工艺。
本实施例中，传感器区II上方的第三金属互连层403仅位于传感器区II的上方。在其他实施例中，传感器区II上方的第三金属互连层403还可以位于MOS器件区I上方。所述第一顶层金属互连层413与第二顶层金属互连层423利用同一道工艺形成。具体的，形成所述第一顶层金属互连层413和第二顶层金属互连层423的工艺步骤包括：在第四介质层106表面形成顶层金属互连膜；在所述顶层金属互连膜表面形成图形层；以所述图形层为掩膜刻蚀所述顶层金属互连膜，在MOS器件区I形成第一顶层金属互连层413，在传感器区II形成第二顶层金属互连层423。
在其他实施例中，第一顶层金属互连层413、第二顶层金属互连层423、第四导电插塞304可采用大马士革工艺形成。
本实施例中，传感器互连结构中的部分第二金属互连层402与多晶硅加热层122电连接，传感器互连结构中的另一部分第二金属互连层402与第二顶层金属互连层423电连接。本实施例以第二顶层金属互连层423的数量为4作为示例，由于图8为剖面结构示意图，因此图8中仅示出了2个第二顶层金属互连层423。接着，形成覆盖于所述顶层介质层107表面、第一顶层金属互连层413表面、第二顶层金属互连层423表面的钝化层108。
所述钝化层108用于保护第一顶层金属互连层413、第二顶层金属互连层423，避免第一顶层金属互连层413、第二顶层金属互连层423被氧化或受到损伤。
本实施例中，在MOS器件区I以及传感器区II衬底100上形成介质层，所述介质层包括：第一介质层103、位于第一介质层103表面的第二介质层104、位于第二介质层104表面的第三介质层105、位于第三介质层105表面的第四介质层106、以及位于第四介质层106表面的顶层介质层107。
本实施例中，MOS器件互连结构位于MOS器件区上方，且MOS器件互连结构与多晶硅栅112电连接，MOS器件互连结构包括4层金属互连层。具体的，MOS器件互连结构包括：位于MOS器件区I上方第一介质层103表面的第一金属互连层401、位于第二介质层104表面的第二金属互连层402、位于第三介质层105表面的第三金属互连层403、位于第四介质层106表面的第一顶层金属互连层413；MOS器件互连结构还包括：位于MOS器件区I上方第一介质层103中的第一导电插塞301、位于第二介质层104中的第二导电插塞302、位于第三介质层105中的第三导电插塞303、以及位于第四介质层106中的第四导电插塞304。
在其他实施例中，MOS器件互连结构可以包括2层、3层、5层或6层任一数量层金属互连层。
本实施例中，传感器互连结构位于传感器区II上方，且部分所述传感器互连结构与多晶硅加热层122电连接，传感器互连结构包括4层金属互连层。具体的，传感器互连结构包括：位于传感器区II上方第一介质层103表面的第一金属互连层401、位于第二介质层104表面的第二金属互连层402、位于第三介质层105表面的第三金属互连层403、位于第四介质层106表面的第二顶层金属互连层423；传感器互连结构还包括：位于传感器区II上方第一介质层103中的第一导电插塞301、位于第二介质层104中的第二导电插塞302、位于第三介质层105中的第三导电插塞303、以及位于第四介质层106中的第四导电插塞304。
在其他实施例中，传感器互连结构可以包括2层、3层、5层或6层任一数量层金属互连层，且传感器互连结构的金属互连层的层数与MOS器件互连结构的金属互连层的层数相等。
本实施例中，传感器互连结构中至少有1层金属互连层还位于MOS器件区I上方，从而使得后续在形成悬空结构之后，传感器互连结构中的所述金属互连层能够作为悬空结构的支撑臂，从而起到支撑悬空结构的作用，防止悬空结构掉落。例如，位于传感器区II上方的第一金属互连层401、第二金属互连层402、第三金属互连层403或者第二顶层金属互连层423中的一层或多层金属互连层位于MOS器件区I上方。
本实施例中，考虑到悬空结构的平衡问题，使得悬空结构更稳定的支撑在传感器区II的衬底100上方，传感器互连结构中的第二金属互连层402还位于MOS器件区I上方，即传感器互连结构中的第二金属互连层402部分覆盖于MOS器件区I的第二介质层104表面。
参考图9，在所述钝化层108表面形成第一光刻胶层109，所述第一光刻胶层109暴露出第二顶层金属互连层423正上方的钝化层108表面。
所述第一光刻胶层109为后续刻蚀去除位于第二顶层金属互连层423表面的钝化层108的掩膜，使得位于第二顶层金属互连层423表面的钝化层108被刻蚀去除，从而使第二顶层金属互连层423表面被暴露出来，以便在第二顶层金属互连层423表面形成气敏层。
在一个具体实施例中，形成所述第一光刻胶层109的工艺步骤包括：在所述钝化层108表面形成初始光刻胶层；对所述初始光刻胶层进行曝光工艺以及显影工艺，形成所述第一光刻胶层109。
参考图10，以所述第一光刻胶层109为掩膜，刻蚀去除位第二顶层金属互连层423正上方的钝化层108，使第二顶层金属互连层423表面被暴露出来。
可以采用反应离子刻蚀工艺或等离子体刻蚀工艺等干法刻蚀工艺，刻蚀去除位于第二顶层金属互连层423正上方的钝化层108。
参考图11，在所述第二顶层金属互连层423表面形成气敏层110。
气敏层110用于吸附环境中的气体，在气体传感器处于工作状态时，气敏层110吸附气体后电阻发生变化，气体浓度不同时相应的气敏层110电阻值不同，通过检测气敏层110的电阻值的大小能够获知环境中气体的浓度。
所述气敏层110的材料可以为SnO2、ZnO2、Ga2O3、TiO2或Nb2O5。根据所需待检测的气体的类型不同，选择不同的气敏材料作为气敏层110的材料。
为了提高气敏层110对气体的选择性和灵敏度，缩短气体传感器的反应时间，还可以向气敏层110中添加催化剂材料，催化剂材料难以改变气敏层110吸附气体的反应自由能，但是能够降低气敏层110吸附气体的活化能，从而加速气体吸附化学反应发生的速率。所述催化剂材料为Ag、Pt或Pd等贵金属或者过渡金属。
本实施例中，所述气敏层110的材料为添加有Pt的SnO2。采用溶胶凝胶法或溅射法形成所述气敏层110。
本实施例中，采用磁控溅射法形成所述气敏层110，具体的，首先采用磁控溅射法形成材料为SnO2的气敏层110，磁控溅射法的工艺参数为：提供Sn靶材，溅射气体为Ar和O2，其中，Ar和O2的气体流量比值为2:1至5:1，溅射腔室压强为1Pa至5Pa，提供的工作电压为500V至1000V，提供的射频源功率为100瓦至200瓦，衬底100的温度为20摄氏度至50摄氏度。
气敏层110的比表面积越大，相应气敏层110感应气体的灵敏度越高。而采用磁控溅射法形成材料为SnO2的气敏层110时，气敏层110具有较大的比表面积。当溅射腔室压强为3Pa至4Pa，提供的工作电压为620V至710V，提供的射频源功率为140瓦至160瓦时，采用磁控溅射形成气敏层110过程中提供了具有很高的能量，使得Sn原子和O原子具有足够的能量，从而使得Sn原子和O原子在第二顶层金属互连层423表面进行充分的迁移运动，从而使得气敏层110表面分布均匀，使气敏层110中的SnO2颗粒均匀成核，从而使得形成的气敏层110具有更大的比表面积。
并且，在磁控溅射过程中，若溅射腔室内氧分压过大，则会使形成的气敏层110氧化过于充分，气敏层110中的氧空位过少；若溅射腔室内氧分压过小，则形成的气敏层110材料的氧化程度低。氧化过于充分或者氧化程度低均会导致气敏层110对气体的灵敏度低，为此，在一个实施例中，Ar和O2的气体流量比值为3:1至4:1，从而使形成的气敏层110被氧化的程度适中，气敏层110对气体的灵敏度较大。
接着，采用磁控溅射法在材料为SnO2的气敏层110表面形成Pt膜；然后，采用灰化工艺去除所述第一光刻胶层109。
最后，对表面形成有Pt膜的气敏层110进行退火处理，所述退火处理一方面能够使Pt扩散进入气敏层110内，另一方面还可以进一步提高形成的气敏层110的质量。
所述退火处理的退火温度为200摄氏度至300摄氏度，例如退火温度可以为240摄氏度、260摄氏度或280摄氏度。
参考图12，在所述钝化层108表面以及气敏层110表面形成第二光刻胶层111，所述第二光刻胶层111具有位于传感器区II上方的环形开口112，所述环形开口112暴露出气敏层110周围的钝化层108表面。
由于退火处理的退火温度为200摄氏度至300摄氏度，在所述退火温度下进行的退火处理对MOS器件区I无不良影响。
所述第二光刻胶层111为后续刻蚀钝化层108、介质层以及部分厚度的衬底100的掩膜，为形成悬空结构做准备。
所述环形开口112的尺寸与后续形成的隔热区域大小有关，若环形开口112的尺寸过大，则后续形成的隔热区域所占的体积较大，造成形成CMOS气体传感器所需的芯片面积大；若环形开口112的尺寸过小，则后续形成的隔热区域所占的体积小，导致多晶硅加热层122产生的热量容易传递至不期望区域，CMOS气体传感器的响应时间延迟。
并且，若环形开口112的尺寸过小，则相应后续形成的沟槽的尺寸也较小，当采用各向同性刻蚀工艺刻蚀沟槽暴露出的衬底100侧壁表面时，刻蚀气体到达所述衬底100侧壁表面的难度增加。
为此，本实施例中，在平行于衬底100表面方向上，所述环形开口112的尺寸为3微米至5微米。
参考图13，以所述第二光刻胶层111为掩膜，沿所述环形开口112(参考图12)暴露出的钝化层108进行刻蚀，直至刻蚀去除部分厚度的衬底100。
具体的，采用干法刻蚀工艺，依次刻蚀位于所述气敏层110周围的钝化层108、介质层以及部分厚度的衬底100，在传感器区II形成环绕所述气敏层110的沟槽113。
所述干法刻蚀工艺对金属互连层的刻蚀速率很小，而对介质层的刻蚀速率较大。由于传感器区II的第二金属互连层402横跨MOS器件区I和传感器区II，干法刻蚀工艺对传感器区II的第二金属互连层402的刻蚀速率很小，使得干法刻蚀工艺不会对第二金属互连层402下方的第二介质层104、第三介质层103、以及多晶硅加热层122造成刻蚀，且后续的各向同性刻蚀工艺仅对衬底100进行刻蚀，因此实际上悬空结构的支撑臂为：至少由第二金属互连层402、第二介质层104、第一介质层103组成的叠层结构，悬空结构的支撑臂还可以包括多晶硅加热层122。
所述采用干法刻蚀工艺刻蚀去除的衬底100的厚度与后续形成的隔热区域的尺寸有关，若衬底100被刻蚀去除的厚度过小，则相应后续形成的隔热区域的尺寸过小，后续形成的悬空结构与衬底100之间的距离过小，所述多晶硅加热层122中的热量不易释放；若衬底100被刻蚀去除的厚度过大，则相应剩余的衬底100的厚度很小，容易造成多晶硅加热层122受到应力作用过强，导致多晶硅加热层122发生严重形变。并且，若衬底100被刻蚀去除的厚度过大，则相应后续在进行各向同性刻蚀工艺时传感器区II的衬底100会被刻穿。
综合上述因素考虑，衬底100被刻蚀去除的厚度为衬底100初始厚度的1/30至1/3，例如，衬底100被刻蚀去除的厚度可以为衬底100初始厚度的1/10或1/5。
本实施例中，所述采用干法刻蚀工艺刻蚀去除的衬底100厚度为5微米至10微米，例如可以为6微米或8微米；也可以认为，在垂直于衬底100表面方向上，所述沟槽113暴露出的衬底100侧壁尺寸为5微米至10微米。
本实施例中，介质层的厚度为8微米至12微米，所述介质层为：第一介质层103、位于第一介质层103表面的第二介质层104、位于第二介质层104表面的第三介质层105、位于第三介质层105表面的第四介质层106、以及位于第四介质层106表面的顶层介质层107；在平行于衬底100表面方向上，所述沟槽113的尺寸为3微米至5微米。
本实施例中，所述沟槽113的侧壁表面垂直于衬底100表面；在其他实施例中，在垂直于衬底100表面方向上，所述沟槽113的剖面形状还可以为倒梯形，使得沟槽113顶部尺寸大于沟槽113底部尺寸，从而使得后续的各向同性刻蚀工艺的刻蚀气体更容易进入沟槽113的底部，从而对沟槽113暴露出的衬底100侧壁表面进行刻蚀。
参考图14，采用各向同性刻蚀工艺，沿所述沟槽113暴露出的衬底100侧壁表面进行刻蚀，在传感器区II上方形成悬空结构，所述悬空结构与衬底100之间具有隔热区域114。
所述悬空结构包括：多晶硅加热层122、部分介质层、传感器互连结构以及气敏层110。
具体到本实施例中，所述悬空结构包括：第二氧化层121、位于第二氧化层121表面的多晶硅加热层122、位于多晶硅加热层122表面的第一介质层103、位于第一介质层103内的第一导电插塞301、位于第一导电插塞301表面以及部分第一介质层103表面的第一金属互连层401、位于第一金属互连层401表面以及第一介质层103表面的第二介质层104、位于第二介质层104内的第二导电插塞302、位于第二导电插塞302表面以及部分第二介质层104表面的第二金属互连层402、位于第二金属互连层402表面以及第二介质层104表面的第三介质层105、位于第三介质层105表面的第三导电插塞303、位于第三导电插塞303表面以及部分第三介质层105表面的第四介质层106、位于第四介质层106内的第四导电插塞304、位于第四导电插塞304表面以及部分第四介质层106表面的第二顶层金属互连层423、位于第二顶层金属互连层423侧壁表面以及第四介质层106表面的顶层介质层107、以及位于顶层介质层107表面的钝化层108。
悬空结构中的第一金属互连层401部分或全部侧壁表面被介质层所覆盖，悬空结构中的第二金属互连层402部分或全部侧壁表面被介质层所覆盖，悬空结构中的第三金属互连层403部分或全部侧壁表面被介质层覆盖，从而降低第一金属互连层401、第二金属互连层402以及第三金属互连层403被氧化或腐蚀的概率。在其他实施例中，悬空结构中的第二顶层金属互连层423侧壁表面也可以被介质层覆盖。
本实施例中，采用XeF2进行所述各向同性刻蚀工艺，由于XeF2为干法刻蚀，且XeF2刻蚀工艺为化学性刻蚀，可以避免离子轰击所带来的离子损伤和电荷积累的问题。并且，XeF2仅对衬底100进行刻蚀，而对介质层、金属互连层的刻蚀速率非常小甚至可以忽略不计，因此所述各向同性刻蚀工艺对MOS器件区I无不良影响，因此本实施例中形成悬空结构的工艺与标准CMOS工艺完全兼容。
在平行于衬底100表面方向上，所述隔热区域114的尺寸为10微米至50微米，例如为15微米、20微米、25微米或35微米。
在一个具体实施例中，采用XeF2进行各向同性刻蚀工艺的工艺参数为：循环进行向刻蚀腔室内通入XeF2和抽取XeF2的动作，刻蚀腔室内XeF2压强为100Pa至180Pa，且向刻蚀腔室内通入XeF2后维持10秒至50秒，循环次数为5至15次。
例如，刻蚀腔室内XeF2压强可以为120Pa、140Pa或150Pa，向刻蚀腔室内通入XeF2后维持15秒、20秒或30秒。
由于XeF2为各向同性刻蚀工艺，因此在刻蚀形成悬空结构的过程中，所述各向同性刻蚀工艺既会刻蚀多晶硅加热层122正下方的衬底100，还会刻蚀位于器件区I的衬底100。
本实施例中，传感器互连结构中的第二金属互连层402为悬空结构的支撑臂，由于所述第二金属互连层402下方的第二介质层104、第一介质层103均不会被刻蚀，因此支撑臂实际上为第二金属互连层402、第二介质层104以及第一介质层103的叠层结构，所述叠层结构还可以包括第一金属互连层401或多晶硅加热层122。在其他实施例中，传感器互连结构中的第一金属互连层402、第三金属互连层403或者第二顶层金属互连层423中的一层或多层均可以作为悬空结构的支撑臂。
参考图15，去除所述第二光刻胶层111(参考图14)。
采用灰化工艺，去除所述第二光刻胶层111。
后续还包括进行封装工艺。
相应的，请参考图15，本发明还提供一种CMOS气体传感器，包括：
衬底100，所述衬底100包括MOS器件区I以及传感器区II；
位于所述MOS器件区I部分衬底表面的多晶硅栅112；
位于所述传感器区II部分衬底100表面的多晶硅加热层122；
位于所述MOS器件区I以及传感器区II衬底100上的介质层，且所述介质层覆盖于多晶硅栅112表面以及多晶硅加热层122表面；
位于所述介质层内的MOS器件互连结构以及传感器互连结构；
其中，所述MOS器件互连结构位于MOS器件区I上方，所述MOS器件互连结构与多晶硅栅112电连接，所述MOS器件互连结构至少包括2层金属互连层，且所述MOS器件区I的金属互连层中包括第一顶层金属互连层413，所述第一顶层金属互连层413顶部与介质层顶部齐平；
所述传感器互连结构位于传感器区II上方，所述传感器互连结构与多晶硅加热层122电连接，所述传感器互连结构至少包括2层金属互连层，传感器区的金属互连层中包括第二顶层金属互连层423，且所述传感器互连结构中至少有1层金属互连层还位于MOS器件区I上方，所述第二顶层金属互连层423顶部与介质层顶部齐平；
位于所述介质层表面以及第一顶层金属互连层413表面的钝化层；
位于所述第二顶层金属互连层423表面的气敏层110；
环绕所述气敏层110且位于传感器区II上方的沟槽113，所述沟槽113贯穿传感器区II上方的钝化层108以及介质层，且所述沟槽113暴露出传感器区II的部分衬底100表面；
被所述沟槽113环绕的悬空结构，所述悬空结构与传感器区II的衬底100之间具有隔热区域114，且所述悬空结构底部与介质层底部齐平。
本实施例中，所述介质层包括：位于MOS器件区I和传感器区II的衬底100表面的第一介质层103、位于第一介质层103表面的第二介质层104、位于第二介质层104表面的第三介质层105、位于第三介质层105表面的第四介质层106、以及位于第四介质层106表面的顶层介质层107。
所述MOS器件互连结构包括4层金属互连层，所述MOS器件互连结构包括：位于MOS器件区I第一介质层103表面的第一金属互连层401、位于MOS器件区I第二介质层104表面的第二金属互连层402、位于MOS器件区I第三介质层105表面的第三金属互连层403、位于MOS器件区I第四介质层106表面的第一顶层金属互连层413。
所述MOS器件互连结构还包括：位于第一介质层103内的第一导电插塞301，所述第一导电插塞301与多晶硅栅112以及第一金属互连层401电连接；位于第二介质层104内的第二导电插塞302，所述第二导电插塞302与第一金属互连层401以及第二金属互连层402电连接；位于第三介质层105内的第三导电插塞303，所述第三导电插塞303与第二金属互连层402以及第三金属互连层403电连接，且第三金属互连层403与多晶硅加热层122之间电绝缘；位于第四介质层106内的第四导电插塞304，所述第四导电插塞304与第三金属互连层403以及第一顶层金属互连层413电连接。
所述传感器互连结构包括4层金属互连层，所述传感器互连结构包括：位于传感器区II第一介质层103表面的第一金属互连层401、位于传感器区II第二介质层104表面的第二金属互连层402、位于传感器区II第三介质层105表面的第三金属互连层403、位于传感器区II第四介质层106表面的若干相互绝缘的第二顶层金属互连层423。
本实施例中，传感器互连结构中的第二金属互连层402还位于MOS器件区I的第二介质层104表面，使得第二金属互连层402作为悬空结构的支撑臂，防止悬空结构掉落；实际上，支撑臂为第二金属互连层402、第二介质层104、第一金属互连层401、第一介质层103的叠层结构，支撑臂还可以包括多晶硅加热层122。所述传感器互连结构中具有若干相互电绝缘的第二金属互连层402，所述传感器互连结构中的第二金属互连层402还位于MOS器件区I的第二介质层104表面，其中，传感器互连结构中的部分第二金属互连层402与多晶硅加热层122电连接，传感器互连结构中的另一部分第二金属互连层402与第二顶层金属互连层423电连接。
所述传感器互连结构还包括：位于第一介质层103内的第一导电插塞301，所述第一导电插塞301与多晶硅加热层122以及第一金属互连层401电连接，且与所述多晶硅加热层122电连接的第一金属互连层401相互电绝缘；位于第二介质层104内的第二导电插塞302，所述第二导电插塞302与第一金属互连层401以及部分第二金属互连层402电连接；位于第三介质层105内的第三导电插塞303，所述第三导电插塞303与部分第二金属互连层402以及第三金属互连层403电连接；位于第四介质层106内的第四导电插塞304，所述第四导电插塞304与第三金属互连层403以及第二顶层金属互连层423电连接。在其他实施例中，MOS器件互连结构也可以包括2层、3层、5层或6层金属互连层，相应的，传感器互连结构的金属互连层的层数与MOS器件互连结构的层数相同。
由于与多晶硅加热层122电连接的第一金属互连层401相互电绝缘，从而使得电流经由一第一金属互连层401流入多晶硅加热层122后，经由另一第一金属互连层401流出，从而使得电流从多晶硅加热层122中流过，进而使多晶硅加热层122中产生焦耳电流。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种气敏层的材料为Ga2O3的CMOS气体传感器，其特征在于，包括：
衬底，所述衬底包括MOS器件区以及传感器区；
位于所述MOS器件区部分衬底表面的多晶硅栅；
位于所述传感器区部分衬底表面的多晶硅加热层；
位于所述MOS器件区以及传感器区衬底上的介质层，且所述介质层覆盖于多晶硅栅表面以及多晶硅加热层表面；
位于所述介质层内的MOS器件互连结构以及传感器互连结构；
其中，所述MOS器件互连结构位于MOS器件区上方，所述MOS器件互连结构与多晶硅栅电连接，所述MOS器件互连结构至少包括2层金属互连层，且所述MOS器件区的金属互连层中包括第一顶层金属互连层，所述第一顶层金属互连层顶部与介质层顶部齐平；
所述传感器互连结构位于传感器区上方，所述传感器互连结构与多晶硅加热层电连接，所述传感器互连结构至少包括2层金属互连层，传感器区的金属互连层中包括第二顶层金属互连层，且所述传感器互连结构中至少有1层金属互连层还位于MOS器件区上方，所述第二顶层金属互连层顶部与介质层顶部齐平；
位于所述介质层表面以及第一顶层金属互连层表面的钝化层；
位于所述第二顶层金属互连层表面的气敏层，所述气敏层的材料为Ga2O3；
环绕所述气敏层且位于传感器区上方的沟槽，所述沟槽贯穿传感器区上方的钝化层以及介质层，且所述沟槽暴露出传感器区的部分衬底表面；
被所述沟槽环绕的悬空结构，所述悬空结构与传感器区的衬底之间具有隔热区域，且所述悬空结构底部与介质层底部齐平。
2.根据权利要求1所述的CMOS气体传感器，其特征在于，所述介质层包括：位于MOS器件区和传感器区的衬底表面的第一介质层、位于第一介质层表面的第二介质层、位于第二介质层表面的第三介质层、位于第三介质层表面的第四介质层、以及位于第四介质层表面的顶层介质层。
3.根据权利要求2所述的CMOS气体传感器，其特征在于，所述MOS器件互连结构包括4层金属互连层，所述MOS器件互连结构包括：位于MOS器件区第一介质层表面的第一金属互连层、位于MOS器件区第二介质层表面的第二金属互连层、位于MOS器件区第三介质层表面的第三金属互连层、位于MOS器件区第四介质层表面的第一顶层金属互连层。
4.根据权利要求3所述的CMOS气体传感器，其特征在于，所述MOS器件互连结构还包括：位于第一介质层内的第一导电插塞，所述第一导电插塞与多晶硅栅以及第一金属互连层电连接；位于第二介质层内的第二导电插塞，所述第二导电插塞与第一金属互连层以及第二金属互连层电连接；位于第三介质层内的第三导电插塞，所述第三导电插塞与第二金属互连层以及第三金属互连层电连接；位于第四介质层内的第四导电插塞，所述第四导电插塞与第三金属互连层以及第一顶层金属互连层电连接。
5.根据权利要求2所述的CMOS气体传感器，其特征在于，所述传感器互连结构包括4层金属互连层，所述传感器互连结构包括：位于传感器区第一介质层表面的第一金属互连层、位于传感器区第二介质层表面的第二金属互连层、位于传感器区第三介质层表面的第三金属互连层、位于传感器区第四介质层表面的若干相互电绝缘的第二顶层金属互连层。
6.根据权利要求5所述的CMOS气体传感器，其特征在于，所述传感器互连结构还包括：位于第一介质层内的第一导电插塞，所述第一导电插塞与多晶硅加热层以及第一金属互连层电连接，且与所述多晶硅加热层电连接的第一金属互连层相互电绝缘；位于第二介质层内的第二导电插塞，所述第二导电插塞与第一金属互连层以及部分第二金属互连层电连接；位于第三介质层内的第三导电插塞，所述第三导电插塞与部分第二金属互连层以及第三金属互连层电连接，且第三金属互连层与多晶硅加热层之间电绝缘；位于第四介质层内的第四导电插塞，所述第四导电插塞与第三金属互连层以及第二顶层金属互连层电连接。
7.根据权利要求5所述的CMOS气体传感器，其特征在于，所述传感器互连结构中具有若干相互电绝缘的第二金属互连层，所述传感器互连结构中的第二金属互连层还位于MOS器件区的第二介质层表面，其中，传感器互连结构中的部分第二金属互连层与多晶硅加热层电连接，传感器互连结构中的另一部分第二金属互连层与第二顶层金属互连层电连接；所述传感器互连结构中的第二金属互连层为悬空结构的支撑臂。
CN201710082875.4A 2015-01-29 2015-01-29 气敏层的材料为Ga2O3的CMOS气体传感器 Pending CN106816439A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710082875.4A CN106816439A (zh) 2015-01-29 2015-01-29 气敏层的材料为Ga2O3的CMOS气体传感器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710082875.4A CN106816439A (zh) 2015-01-29 2015-01-29 气敏层的材料为Ga2O3的CMOS气体传感器
CN201510046466.XA CN104617095B (zh) 2015-01-29 2015-01-29 Cmos气体传感器及其形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510046466.XA Division CN104617095B (zh) 2015-01-29 2015-01-29 Cmos气体传感器及其形成方法

Publications (1)

Publication Number Publication Date
CN106816439A true CN106816439A (zh) 2017-06-09

Family

ID=53151468

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201710082873.5A Pending CN107068681A (zh) 2015-01-29 2015-01-29 气敏层的材料为Nb2O5的CMOS气体传感器
CN201710082872.0A Pending CN106803506A (zh) 2015-01-29 2015-01-29 Cmos气体传感器
CN201510046466.XA Active CN104617095B (zh) 2015-01-29 2015-01-29 Cmos气体传感器及其形成方法
CN201710084866.9A Pending CN106876394A (zh) 2015-01-29 2015-01-29 气敏层为SnO2的CMOS气体传感器的形成方法
CN201710082871.6A Pending CN106847753A (zh) 2015-01-29 2015-01-29 兼容cmos工艺的气体传感器的形成方法
CN201710082875.4A Pending CN106816439A (zh) 2015-01-29 2015-01-29 气敏层的材料为Ga2O3的CMOS气体传感器

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN201710082873.5A Pending CN107068681A (zh) 2015-01-29 2015-01-29 气敏层的材料为Nb2O5的CMOS气体传感器
CN201710082872.0A Pending CN106803506A (zh) 2015-01-29 2015-01-29 Cmos气体传感器
CN201510046466.XA Active CN104617095B (zh) 2015-01-29 2015-01-29 Cmos气体传感器及其形成方法
CN201710084866.9A Pending CN106876394A (zh) 2015-01-29 2015-01-29 气敏层为SnO2的CMOS气体传感器的形成方法
CN201710082871.6A Pending CN106847753A (zh) 2015-01-29 2015-01-29 兼容cmos工艺的气体传感器的形成方法

Country Status (1)

Country Link
CN (6) CN107068681A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108982600A (zh) * 2018-05-30 2018-12-11 杨丽娜 基于氧化镓/镓酸锌异质结纳米阵列的柔性气敏传感器及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106017790B (zh) * 2016-07-07 2019-07-12 江西师范大学 热电堆真空传感器及其制造方法
WO2018035468A1 (en) 2016-08-18 2018-02-22 Carrier Corporation Isolated sensor and method of isolating a sensor
CN107331661B (zh) * 2017-06-23 2020-05-15 上海集成电路研发中心有限公司 一种cmos兼容的温度探测器及其制造方法
CN107564927A (zh) * 2017-09-19 2018-01-09 德淮半导体有限公司 图像传感器及其制作方法
CN107941861B (zh) * 2017-11-15 2020-04-24 江西师范大学 纳米级气敏传感器的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2464016A (en) * 2005-03-15 2010-04-07 Univ Warwick Gas sensor with tungsten heater
CN102915993A (zh) * 2011-08-03 2013-02-06 Nxp股份有限公司 具有传感器的集成电路和制造这种集成电路的方法
CN102967407A (zh) * 2012-10-23 2013-03-13 深圳先进技术研究院 一种绝对压力传感器芯片及其制作方法
EP2762866A1 (en) * 2013-01-31 2014-08-06 Sensirion Holding AG CMOS gas sensor and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399516B1 (en) * 1998-10-30 2002-06-04 Massachusetts Institute Of Technology Plasma etch techniques for fabricating silicon structures from a substrate
JP4858547B2 (ja) * 2009-01-09 2012-01-18 株式会社デンソー 半導体装置およびその製造方法
CN104241281B (zh) * 2013-06-18 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2464016A (en) * 2005-03-15 2010-04-07 Univ Warwick Gas sensor with tungsten heater
CN102915993A (zh) * 2011-08-03 2013-02-06 Nxp股份有限公司 具有传感器的集成电路和制造这种集成电路的方法
CN102967407A (zh) * 2012-10-23 2013-03-13 深圳先进技术研究院 一种绝对压力传感器芯片及其制作方法
EP2762866A1 (en) * 2013-01-31 2014-08-06 Sensirion Holding AG CMOS gas sensor and method for manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M Y. AFIIDI: "A MONOLITHIC IMPLEMENTATION OF INTERFACE CIRCUITRY FOR CMOS COMPATIBLE GAS-SENSOR SYSTEM", 《2002 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108982600A (zh) * 2018-05-30 2018-12-11 杨丽娜 基于氧化镓/镓酸锌异质结纳米阵列的柔性气敏传感器及其制备方法

Also Published As

Publication number Publication date
CN106803506A (zh) 2017-06-06
CN104617095A (zh) 2015-05-13
CN107068681A (zh) 2017-08-18
CN106847753A (zh) 2017-06-13
CN104617095B (zh) 2017-06-16
CN106876394A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
CN104617095B (zh) Cmos气体传感器及其形成方法
CN100461463C (zh) 半导体结构和形成金属氧化物半导体结构的方法
CN104425367B (zh) 硅化物形成中的双层金属沉积
WO2016133569A1 (en) Vertical transistor and local interconnect structure
TWI431723B (zh) 經接觸窗形成於源極／汲極上之自我對準矽化物
TW200810104A (en) Phase change memory device and method of forming the same
TWI506778B (zh) 以不同鉑成份形成矽化鎳
TW201009959A (en) Self-aligned borderless contacts for high density electronic and memory device integration
CN105366636B (zh) 集成mos器件的cmos湿度传感器形成方法
CN109860050A (zh) 半导体制作方法
CN104752329B (zh) 互连结构的形成方法
TW201330338A (zh) 金屬矽化物熱感測器及其製法
CN105428417B (zh) 自对准石墨烯/黑磷晶体管结构的制备方法
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
CN110504162A (zh) 掩模材料的区域选择性沉积
TWI309450B (en) Semiconductor device and manufacturing method thereof
CN104900501B (zh) 半导体结构及其形成方法
TW200814312A (en) Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof
CN104701136B (zh) 电容器、半导体器件及其形成方法
CN104681424B (zh) 晶体管的形成方法
KR101408904B1 (ko) 고온 공정이 가능한 ｍｅｍｓ 디바이스 제조방법
KR101250447B1 (ko) 멤스 디바이스 제조방법
TW201036071A (en) Metal gate transistor with barrier layer
CN105428529B (zh) 相变化记忆体的制造方法
Filipovic et al. System-on-chip sensor integration in advanced CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170609