CN106797179B - 一种芯片供电方法及芯片 - Google Patents

一种芯片供电方法及芯片 Download PDF

Info

Publication number
CN106797179B
CN106797179B CN201580000993.5A CN201580000993A CN106797179B CN 106797179 B CN106797179 B CN 106797179B CN 201580000993 A CN201580000993 A CN 201580000993A CN 106797179 B CN106797179 B CN 106797179B
Authority
CN
China
Prior art keywords
chip
output voltage
voltage
state
ldo circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580000993.5A
Other languages
English (en)
Other versions
CN106797179A (zh
Inventor
周雪萍
陈子贤
薛庆华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Capital Microelectronics Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Microelectronics Beijing Technology Co Ltd filed Critical Capital Microelectronics Beijing Technology Co Ltd
Publication of CN106797179A publication Critical patent/CN106797179A/zh
Application granted granted Critical
Publication of CN106797179B publication Critical patent/CN106797179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种芯片供电方法及芯片，配置存储器(202)给NMOS传输门(201)提供配置电压，LDO电路(203)为芯片供电，该方法包括：确定芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态(S101)；根据芯片的工作状态，调节配置位，调节LDO电路的输出电压(S102)。芯片供电方法降低了芯片在内存配置过程中的功耗，并提升了用户使用阶段的工作性能。

Description

一种芯片供电方法及芯片
技术领域
本发明涉及现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)芯片的技术领域，特别是一种芯片供电方法及芯片。
背景技术
对于规模庞大的高性能的FPGA的芯片，出现功耗过大的问题是不可避免的，并且巨大的热量可能会对芯片造成严重的，不可恢复的破坏。FPGA芯片内部存在大量的配置存储器，配置存储器的电源耗散是芯片热量的重要来源。配置存储器的电源电压一般由一个或几个LDO提供。有的设计为了节省功耗，会将配置存储器分片使用，用多个LDO控制，不用的部分关掉电源，这样配置存储器的数据也就丢失了。还有的设计为了节省功耗降低了配置存储器电源电压，对于单纯用于存储数据的配置存储器来说，这是个不错的方法，同时降低电源电压还有利于数据的写入。但是FPGA芯片中的配置存储器给FPGA逻辑阵列中的NMOS的传输管提供栅极电压，电压过低会导致数据传输性能和速度下降。
图1为采用现有技术供电方法的时序图，如图1所示，现有LDO供电方法包括初始化阶段、编程阶段和用户使用阶段。Power为电源电压；LDO_PDB为LDO开启信号(LDO_PDB＝0时LDO关闭，LDO_PDB＝1时LDO开启)；VC为LDO输出电压；cwrite为配置存储器写入信号；cclk为时钟信号。
上述现有时序中，VC在初始化阶段，编程阶段，用户使用阶段都输出稳定的1.2v电压给配置存储器，这样在编程阶段配置存储器会消耗较大电流，用户使用阶段数据传输性能和速度一般。
发明内容
本发明的目的是为了解决现有技术存在的上述不足，提供基于配置存储器的FPGA芯片配置方法，实现在FPGA配置过程中消耗极低功耗，并在正常工作中提高工作性能的方法。
为实现上述目的，第一方面，本发明提供一种芯片供电方法，配置存储器给NMOS传输门提供配置电压，LDO电路为芯片供电，该方法包括：
确定芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态；
根据芯片的工作状态，调节配置位，调节LDO电路的输出电压。
优选地，第一状态是初始化阶段，LDO电路的输出电压是第一电压；第二状态是编程阶段，调节LDO电路的输出电压包括将第一电压改变为第二输出电压。
优选地，第一状态是编程阶段，LDO电路的输出电压是第二电压；第二状态是用户使用阶段，调节LDO电路的输出电压包括将第二电压改变为第三输出电压。
优选地，调节配置位，调节LDO电路的输出电压的步骤，具体包括：
通过调节配置位，调节LDO电路的可变电阻的阻值，控制LDO的输出电压。
第二方面，本发明提供一种芯片，该芯片包括：
NMOS传输门；
配置存储器，配置存储器给NMOS传输门提供配置电压；和
LDO电路，为芯片供电；
其中，芯片确定芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态；芯片根据芯片的工作状态，调节配置位；LDO根据调节后的配置位，调节LDO电路的输出电压。
优选地，第一状态是初始化阶段，LDO电路的输出电压是第一电压；第二状态是编程阶段，调节LDO电路的输出电压包括将第一电压改变为第二输出电压。
优选地，第一状态是编程阶段，LDO电路的输出电压是第二电压；第二状态是用户使用阶段，调节LDO电路的输出电压包括将第二电压改变为第三输出电压。
优选地，芯片是FPGA芯片。
优选地，工作状态的切换通过芯片配置的方式实现。
本发明提供的一种芯片供电方法及芯片，利用芯片配置的方式控制LDO电路为配置存储器的输出电压，从而使芯片内存配置过程中降低功耗，并提升用户使用阶段的工作性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为采用现有技术供电方法的时序图；
图2为本发明实施例提供的一种芯片供电方法流程图；
图3为本发明实施例提供的一种芯片的结构图；
图4为采用本发明实施例供电方法的FPGA芯片的时序图；
图5为采用本发明实施例供电方法的FPGA芯片的仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
图2本发明实施例提供的一种芯片供电方法流程图，如图2所示，配置存储器给NMOS传输门提供配置电压，LDO电路为芯片供电，该方法包括：
S101确定芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态；
S102根据芯片的工作状态，调节配置位，调节LDO电路的输出电压。
具体的，调节配置位，调节LDO电路的输出电压的步骤，具体包括：
通过调节配置位，调节LDO电路的可变电阻的阻值，控制LDO的输出电压。
具体地，第一状态是初始化阶段，LDO电路的输出电压是第一电压；第二状态是编程阶段，调节LDO电路的输出电压包括将第一电压改变为第二输出电压。
具体地，第一状态是编程阶段，LDO电路的输出电压是第二电压；第二状态是用户使用阶段，调节LDO电路的输出电压包括将第二电压改变为第三输出电压。
图3为本发明实施例提供的一种芯片的结构图，如图3所示，该芯片包括：
NMOS传输门201；配置存储器202，配置存储器202给NMOS传输门201提供配置位；和LDO电路203，为芯片供电；
需要说明的是，用LDO电路提供电源电压是本领域技术人员所熟知的技术，且在对现有技术的描述中已经有所阐述，因此不再赘述以免模糊本发明。
其中，芯片确定芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态；芯片根据芯片的工作状态，调节配置位；LDO电路203根据调节后的配置位，调节LDO电路203的输出电压VC。
需要说明的是，通过带隙基准源BGR产生抗PVT的精准参考电平，运算放大器OP根据电阻R1与R2的比例不同随时确定并调整实际的输出电压，实际输出电压的运算公式为：
VC＝Vref(1+R1/R2)。
其中电阻R1为可调电阻，输出电压VC的变化范围共分8档为1.05v、1.1v、1.15v、1.2v、1.25v、1.3v、1.35v、1.4v，通过配置位LDO_CRL[2：0]控制可变电阻R1来实现输出电压VC电压调节，配置位LDO_CRL[2：0]对应的输出电压如下表1所示。
表1
具体地，第一状态是初始化阶段，LDO电路203的输出电压是第一电压；第二状态是编程阶段，调节LDO电路203的输出电压包括将第一电压改变为第二输出电压。
具体地，第一状态是编程阶段，LDO电路203的输出电压是第二电压；第二状态是用户使用阶段，调节LDO电路203的输出电压包括将第二电压改变为第三输出电压。
具体地，芯片是FPGA芯片。
具体地，工作状态的切换通过芯片配置的方式实现。
图4为采用本发明实施例供电方法的FPGA芯片的时序图，如图4所示，整个系统工作状态包括初始化阶段、编程阶段和用户使用阶段。
在本例中，以Power为电源电压，LDO_PDB为LDO开启信号(LDO_PDB＝0时LDO关闭，LDO_PDB＝1时LDO开启)，LDO_CRL[2：0]为LDO输出电压控制，VC为LDO输出电压，cwrite为配置存储器写入信号，cclk为时钟信号为例进行说明。
初始化阶段：
电源Power上电，带隙基准源BGR和LDO电路先后开启，LDO电路开启的同时配置存储器全部初始化为0。LDO_CRL[2：0]设置为默认初始值000，即VC＝1.2v。
编程阶段：
通过配置LDO_CRL[2：0]到101改变输出电压VC的输出值到1.05V，此阶段可对配置存储器进行写操作，把所需配置存入配置存储器，此时调低输出电压VC可以减小配置存储器的平均电流和写入峰值电流，从而节省功耗。同时降低电源有利于配置存储器的写入操作。
用户使用阶段
通过配置LDO_CRL[2：0]到010改变VC输出值到1.3V，此阶段配置存储器配置已完成，提高输出电压VC可以使传输门NM3、NM4的栅电压提高，从而保证数据传输完整性。
图5为采用本发明实施例供电方法的FPGA芯片的仿真图，如图5所示，经仿真验证，输出电压VC在编程阶段降到1.05v使配置功耗比用户使用阶段减小一半，而输出电压VC在用户使用阶段提高到1.3v可以使数据在各种情况下保持完整。
本发明提供的一种芯片供电方法及芯片，利用芯片配置的方式控制LDO电路为配置存储器的输出电压，从而使芯片内存配置过程中降低功耗，并提升用户使用阶段传输门的工作性能。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种芯片供电方法，应用于配置存储器给NMOS传输门提供配置电压，LDO电路为芯片供电，其特征在于，所述方法包括：
确定所述芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态；
根据所述芯片的工作状态，调节配置位，调节所述LDO电路的输出电压。
2.根据权利要求1所述的方法，其特征在于，
所述第一状态是初始化阶段，所述LDO电路的输出电压是第一电压；所述第二状态是编程阶段，所述调节所述LDO电路的输出电压包括将第一电压改变为第二输出电压。
3.根据权利要求1所述的方法，其特征在于，
所述第一状态是编程阶段，所述LDO电路的输出电压是第二电压；所述第二状态是用户使用阶段，所述调节所述LDO电路的输出电压包括将第二电压改变为第三输出电压。
4.根据权利要求1所述的方法，其特征在于，所述调节配置位，调节所述LDO电路的输出电压的步骤，具体包括：
通过调节配置位，调节所述LDO电路的可变电阻的阻值，控制所述LDO的输出电压。
5.一种用于SRAM的供电芯片，其特征在于，所述芯片包括：
NMOS传输门；
配置存储器，所述配置存储器给所述NMOS传输门提供配置电压；和
LDO电路，为所述芯片供电；
其中，所述芯片确定所述芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中的第二状态；芯片根据所述芯片的工作状态，调节配置位；LDO根据调节后的配置位，调节所述LDO电路的输出电压。
6.根据权利要求5所述的芯片，其特征在于，
所述第一状态是初始化阶段，所述LDO电路的输出电压是第一电压；所述第二状态是编程阶段，所述调节所述LDO电路的输出电压包括将第一电压改变为第二输出电压。
7.根据权利要求5所述的芯片，其特征在于，
所述第一状态是编程阶段，所述LDO电路的输出电压是第二电压；所述第二状态是用户使用阶段，所述调节所述LDO电路的输出电压包括将第二电压改变为第三输出电压。
8.根据权利要求5所述的芯片，其特征在于，所述芯片是FPGA芯片。
9.根据权利要求5所述的芯片，其特征在于，工作状态的切换通过芯片配置的方式实现。
CN201580000993.5A 2015-06-15 2015-06-15 一种芯片供电方法及芯片 Active CN106797179B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/081472 WO2016201607A1 (zh) 2015-06-15 2015-06-15 一种芯片供电方法及芯片

Publications (2)

Publication Number Publication Date
CN106797179A CN106797179A (zh) 2017-05-31
CN106797179B true CN106797179B (zh) 2019-07-30

Family

ID=57544833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580000993.5A Active CN106797179B (zh) 2015-06-15 2015-06-15 一种芯片供电方法及芯片

Country Status (3)

Country Link
US (1) US10037072B2 (zh)
CN (1) CN106797179B (zh)
WO (1) WO2016201607A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967041B (zh) * 2017-12-05 2019-12-31 中国科学院长春光学精密机械与物理研究所 一种多fpga的上电配置控制方法
US10684634B1 (en) * 2019-01-30 2020-06-16 Quanta Computer Inc. Method and system for compensating for temperature rise effects
CN110011536A (zh) * 2019-05-06 2019-07-12 核芯互联(北京)科技有限公司 一种新型电源电路
CN110196781B (zh) * 2019-06-11 2021-04-02 中国科学院长春光学精密机械与物理研究所 基于点负载的fpga加载配置问题检查方法
US11200001B2 (en) * 2020-05-15 2021-12-14 Micron Technology, Inc. Management of power during memory device reset and initialization
CN112286334B (zh) * 2020-10-30 2021-07-23 广州鸿博微电子技术有限公司 用于mcu的低功耗电源切换电路及其实现方法
CN114236230B (zh) * 2021-12-13 2023-10-24 广西电网有限责任公司电力科学研究院 一种电能质量芯片多电压域功耗优化与稳定供电设计方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864708B2 (en) * 2001-07-25 2005-03-08 Texas Instruments Incorporated Suppressing the leakage current in an integrated circuit
US7619402B1 (en) * 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
CN102931842A (zh) * 2012-10-12 2013-02-13 华为技术有限公司 芯片动态调压电路和终端设备
CN103092246A (zh) * 2013-01-11 2013-05-08 中国科学院微电子研究所 一种供电监控系统和方法
CN203733021U (zh) * 2012-09-25 2014-07-23 英特尔公司 稳压器及包括稳压器的系统
CN203984240U (zh) * 2014-07-09 2014-12-03 沈阳机床(集团)设计研究院有限公司上海分公司 一种现场可编程逻辑门阵列的供电电路
CN104317379A (zh) * 2014-10-11 2015-01-28 中国科学院计算技术研究所 一种提供动态工作电压的处理器供电系统及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175223B1 (en) * 1999-09-04 2001-01-16 Texas Instruments Incorporated Controlled linear start-up in a linear regulator
JP2007288974A (ja) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd 電源装置及び電源供給方法
US7512030B2 (en) * 2006-08-29 2009-03-31 Texas Instruments Incorporated Memory with low power mode for WRITE
US7531996B2 (en) * 2006-11-21 2009-05-12 System General Corp. Low dropout regulator with wide input voltage range
US20100060078A1 (en) * 2008-09-08 2010-03-11 Micrel, Incorporated Dual Input LDO Regulator With Controlled Transition Between Power Supplies
US9252773B2 (en) * 2010-01-26 2016-02-02 Intersil Americas LLC Application specific power controller configuration technique
US9411348B2 (en) * 2010-04-13 2016-08-09 Semiconductor Components Industries, Llc Programmable low-dropout regulator and methods therefor
US9729155B2 (en) * 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
WO2013147742A1 (en) * 2012-03-26 2013-10-03 Intel Corporation Methods and systems to selectively boost an operating voltage of, and controls to an 8t bit-cell array and/or other logic blocks
US9000837B1 (en) * 2013-11-05 2015-04-07 International Business Machines Corporation Adjustable reference voltage generator for single-ended DRAM sensing devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864708B2 (en) * 2001-07-25 2005-03-08 Texas Instruments Incorporated Suppressing the leakage current in an integrated circuit
US7619402B1 (en) * 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
CN203733021U (zh) * 2012-09-25 2014-07-23 英特尔公司 稳压器及包括稳压器的系统
CN102931842A (zh) * 2012-10-12 2013-02-13 华为技术有限公司 芯片动态调压电路和终端设备
CN103092246A (zh) * 2013-01-11 2013-05-08 中国科学院微电子研究所 一种供电监控系统和方法
CN203984240U (zh) * 2014-07-09 2014-12-03 沈阳机床(集团)设计研究院有限公司上海分公司 一种现场可编程逻辑门阵列的供电电路
CN104317379A (zh) * 2014-10-11 2015-01-28 中国科学院计算技术研究所 一种提供动态工作电压的处理器供电系统及方法

Also Published As

Publication number Publication date
WO2016201607A1 (zh) 2016-12-22
CN106797179A (zh) 2017-05-31
US10037072B2 (en) 2018-07-31
US20170168549A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
CN106797179B (zh) 一种芯片供电方法及芯片
CN205071039U (zh) 具有补偿阻抗的芯片、处理器以及包含处理器的系统
CN104813404B (zh) 用于降低动态功率和峰值电流的sram位线和写入辅助装置与方法及双输入电平移位器
CN107003705A (zh) 用于在无电电池条件下向usb主机路由电力的技术
CN104956440B (zh) 用于确定存储器的参考电压的装置、方法和系统
CN105190465A (zh) 用于集成无电容低压差(ldo)电压调节器的数字辅助调节
CN101226775A (zh) 用于减少输出电压过冲的高压生成电路和方法
CN105242768B (zh) 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置
CN102522967B (zh) B类lxi任意波形发生器
CN106292816A (zh) 一种ldo电路及其供电方法,fpga芯片
CN109147855A (zh) 区域设计相关的电压控制和钟控
CN107077302A (zh) 可调整低摆动存储器接口
CN205140524U (zh) 一种用于集成电路芯片的熔丝读取电路
CN102445953A (zh) 一种嵌入式设备时钟源的调整方法
Baker Configurable obsolescence mitigation methodologies
CN106385353A (zh) 远程控制系统、插座及网关
CN106708167A (zh) 一种调整时钟的方法及控制器
CN111475113A (zh) 基于fpga和raid技术的大容量存储刀片及存取方法
CN106897097A (zh) 一种用epld加载多片fpga的方法及系统
CN106155949A (zh) 一种控制方法及装置
CN109343905B (zh) 一种pcie资源配置系统和方法
CN110413094A (zh) 动态电压和频率缩放转变期间的电流补偿
CN102520784A (zh) 一种基于任务调度的raid卡电源自动降耗方法
CN107817477A (zh) 一种雷达显控系统的信号源系统及实现方法
TW200423632A (en) Device and method for adjusting the frequency of the timing signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant