CN106788394B - 一种高速电流模逻辑驱动器 - Google Patents

一种高速电流模逻辑驱动器 Download PDF

Info

Publication number
CN106788394B
CN106788394B CN201611104760.2A CN201611104760A CN106788394B CN 106788394 B CN106788394 B CN 106788394B CN 201611104760 A CN201611104760 A CN 201611104760A CN 106788394 B CN106788394 B CN 106788394B
Authority
CN
China
Prior art keywords
driver
input
output
parallel
current mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611104760.2A
Other languages
English (en)
Other versions
CN106788394A (zh
Inventor
王自强
张春
王志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xinli Technology Innovation Center Co ltd
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201611104760.2A priority Critical patent/CN106788394B/zh
Publication of CN106788394A publication Critical patent/CN106788394A/zh
Application granted granted Critical
Publication of CN106788394B publication Critical patent/CN106788394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一种高速电流模逻辑驱动器，包括偏置电流源和差分输入对管，差分输入信号为vin1和vin2，差分输出信号为vout1和vout2，其在输入vin1和输出vout2之间设置并联的LFCF电路，在输入vin2和输出vout1之间设置并联的LFCF电路，本发明差分驱动器在交叉的输入、输出之间增加了并联LC网络，并联LC网络产生谐振，从而提高了驱动器的带宽，使得驱动器能输出高速率的数据，有效提高驱动器的工作速度。

Description

一种高速电流模逻辑驱动器
技术领域
本发明属于集成电路设计技术领域，特别涉及一种高速电流模逻辑驱动器。
背景技术
电流模逻辑(Current Mode Logic，CML)驱动器具有工作速度快，偏置电流稳定，能够驱动重负载等特点，是高速串行接口发射机输出级的常用驱动电路，具有重要的作用。
图1是传统的CML驱动器原理图，MOS管M0为偏置电流源，MOS管M1和M2是CML的差分输入对管，RL是负载电阻，CL是负载电容。电压VB为直流偏置电压，vin1和vin2为差分输入信号，vout1和vout2为差分输出信号。
为了提高图1所示CML驱动器的工作速度，图2增加了电感LL和电阻RL串联，电感LL起到扩大CML驱动器带宽的作用，这样CML驱动器能够驱动更高速率的信号。
然而当输入信号的速率进一步上升的时候，由于图2所示CML驱动器的带宽有限，因此输出信号无法跟随输入信号的变化，产生了错误。需要寻找其它更有效地扩展驱动器带宽的技术。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种高速电流模逻辑驱动器，该差分驱动器在交叉的输入和输出之间增加了并联的LC网络，从而提高了驱动器的工作速度。
为了实现上述目的，本发明采用的技术方案是：
一种高速电流模逻辑驱动器，包括偏置电流源和差分输入对管，差分输入信号为vin1和vin2，差分输出信号为vout1和vout2，其在输入vin1和输出vout2之间设置并联的LFCF电路，在输入vin2和输出vout1之间设置并联的LFCF电路。
所述两个LFCF电路参数完全一致。
与现有技术相比，本发明差分驱动器在交叉的输入、输出之间增加了并联LC网络，并联LC网络产生谐振，从而提高了驱动器的带宽，使得驱动器能输出高速率的数据，有效提高驱动器的工作速度。
附图说明
图1是传统电流模逻辑驱动器原理图。
图2是使用电感扩带宽的电流模逻辑驱动器原理图。
图3是增加了交叉连接LC网络的电流模逻辑驱动器原理图。
图4是几种电流模逻辑驱动器输入-输出交流仿真结果。
图5是几种电流模逻辑驱动器输入-输出瞬态仿真结果。
具体实施方式
下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
图3是本发明提出的CML驱动器原理图，MOS管M0为偏置电流源，MOS管M1和M2是CML的差分输入对管，RL是负载电阻，CL是负载电容，并联的LFCF电路分别接在vin1和vout2、vin2和vout1之间。电压VB为直流偏置电压，vin1和vin2为差分输入信号，vout1和vout2为差分输出信号。增加的并联LC网络在很高的频率处谐振，有效提高了CML驱动器的带宽，使得驱动器能够处理更高速率的信号。
具体地，如果传送的是NRZ码，即0/1数据，其带宽是数据率的一半，例如数据率是10Gbps，数据的带宽是5GHz，一般认为驱动器的3dB带宽至少达到数据率的带宽，即5GHz以上，但显然越高越好。
图4是3种CML电路的交流小信号仿真结果，其中“R”代表的短虚线是图1所示只有电阻RL的CML驱动器的输出；“L”代表的长虚线是图2所示增加电感LL的CML驱动器的输出；“LC”代表的实线是本发明提出的、图3所示增加了LC并联电路的CML驱动器的输出。由图可见，本发明提出的CML驱动器具有更高的带宽。
图5是3种CML电路的瞬态仿真结果，其中input为输入的方波信号，“R”代表的短虚线是图1所示只有电阻RL的CML驱动器的输出；“L”代表的长虚线是图2所示增加电感LL的CML驱动器的输出；“LC”代表的实线是本发明提出的、图3所示增加了LC并联电路的CML驱动器的输出。由图可见，本发明提出的CML驱动器具有更高的工作速度。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (2)

1.一种高速电流模逻辑驱动器，包括偏置电流源和差分输入对管，差分输入信号为vin1和vin2，差分输出信号为vout1和vout2，其特征在于，在输入vin1和输出vout2之间设置并联的LFCF电路，在输入vin2和输出vout1之间设置并联的LFCF电路。
2.根据权利要求1所述高速电流模逻辑驱动器，其特征在于，所述两个LFCF电路参数完全一致。
CN201611104760.2A 2016-12-05 2016-12-05 一种高速电流模逻辑驱动器 Active CN106788394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611104760.2A CN106788394B (zh) 2016-12-05 2016-12-05 一种高速电流模逻辑驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611104760.2A CN106788394B (zh) 2016-12-05 2016-12-05 一种高速电流模逻辑驱动器

Publications (2)

Publication Number Publication Date
CN106788394A CN106788394A (zh) 2017-05-31
CN106788394B true CN106788394B (zh) 2019-09-27

Family

ID=58878822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611104760.2A Active CN106788394B (zh) 2016-12-05 2016-12-05 一种高速电流模逻辑驱动器

Country Status (1)

Country Link
CN (1) CN106788394B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109117403B (zh) * 2018-07-17 2020-07-10 武汉精测电子集团股份有限公司 一种基于serdes电路产生c_phy信号的装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217062A (ja) * 1993-01-20 1994-08-05 Canon Inc Ｎｃｕ回路およびファクシミリ装置
JP3395482B2 (ja) * 1995-10-06 2003-04-14 ソニー株式会社 発振回路および発振方法
WO2008001270A1 (en) * 2006-06-28 2008-01-03 Nxp B.V. Muller-c element
CN101540594B (zh) * 2009-03-17 2011-01-26 中国航天时代电子公司第七七一研究所 有源电感并联峰化结构
CN103219961B (zh) * 2013-04-10 2015-10-28 中国科学院微电子研究所 一种带宽可调的运算放大器电路
CN106301584B (zh) * 2015-05-22 2018-10-23 青岛海信宽带多媒体技术有限公司 光模块和差分电信号输出电路

Also Published As

Publication number Publication date
CN106788394A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US9531350B2 (en) Level shifters for IO interfaces
CN102622025B (zh) 预增强电路及其差分电流信号系统
CN104731742A (zh) 具有改进的转变速度的总线驱动器电路
CN106535412B (zh) 一种端口共用的数字模拟调光电路
US8674725B2 (en) Transmitter circuit
CN116208142B (zh) 差分信号驱动电路及选择差分信号驱动电路的方法
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
CN106788394B (zh) 一种高速电流模逻辑驱动器
CN104348473A (zh) 具有振幅伺服环的高速电平移位器
CN101867363B (zh) 具有稳定差分共模电压的lvds驱动电路
CN110098830A (zh) 一种晶体管的衬底切换电路和电平转换电路
CN109412579A (zh) 电流模式逻辑驱动电路
CN105591638A (zh) 一种开关管驱动电路
US20190214994A1 (en) Driver circuit and control method therefor, and transmission/reception system
CN106788493B (zh) 一种低速发射器电路
US7888975B2 (en) High-speed transmit driver switching arrangement
US8547134B1 (en) Architecture for high speed serial transmitter
GB2497188A (en) Power efficient high speed backplane driver circuit with high voltage swing
CN101453200A (zh) 共振隧穿二极管d触发器
CN1856935B (zh) 用于提供逻辑门功能和锁存功能的电路
CN103684413B (zh) 一种带反馈的io电路
CN107766278B (zh) 一种兼容直流/交流耦合的高速串行接口接收机前端电路
TWI644545B (zh) 驅動器電路
TWI242322B (en) Low-voltage differential signals (LVDS) transceiver device
CN106656156B (zh) 一种减小输出信号下降时间的pecl发送器接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231130

Address after: Room 201, 1st and 2nd floors, Building 3, No. 16 Yongchang Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing, 100176

Patentee after: Beijing Xinli Technology Innovation Center Co.,Ltd.

Address before: 100084, Haidian District, 100084 mailbox, 82 boxes, Tsinghua University patent office, Beijing

Patentee before: TSINGHUA University