CN106784196A - 一种刻蚀掩模及采用该刻蚀掩模制作led的方法 - Google Patents

一种刻蚀掩模及采用该刻蚀掩模制作led的方法 Download PDF

Info

Publication number
CN106784196A
CN106784196A CN201710054554.3A CN201710054554A CN106784196A CN 106784196 A CN106784196 A CN 106784196A CN 201710054554 A CN201710054554 A CN 201710054554A CN 106784196 A CN106784196 A CN 106784196A
Authority
CN
China
Prior art keywords
etching mask
layer
patterned structures
epitaxial wafer
flexible base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710054554.3A
Other languages
English (en)
Other versions
CN106784196B (zh
Inventor
蔡家豪
吴和兵
陈明皓
马建华
孙京京
魏峰
邱智中
张家宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Sanan Optoelectronics Co Ltd
Original Assignee
Anhui Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Sanan Optoelectronics Co Ltd filed Critical Anhui Sanan Optoelectronics Co Ltd
Priority to CN201710054554.3A priority Critical patent/CN106784196B/zh
Publication of CN106784196A publication Critical patent/CN106784196A/zh
Application granted granted Critical
Publication of CN106784196B publication Critical patent/CN106784196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Weting (AREA)

Abstract

本发明属于半导体制作工艺领域,涉及一种刻蚀掩模及采用刻蚀掩模制作LED的方法,该刻蚀掩模包括依次层叠并紧密粘合的第一柔性基板、第一粘附层和图形化结构层,将该刻蚀掩模置于外延片表面,采用干法刻蚀即可将图形化结构层的图形转移至外延片上,制作图形化外延片,方便快捷、节省成本;同时将第二粘附层和第二柔性基板粘附于干法刻蚀后的图形化结构层上,剥离图形化结构层以重新形成刻蚀掩模,实现其的可再利用性。

Description

一种刻蚀掩模及采用该刻蚀掩模制作LED的方法
技术领域
本发明属于半导体制造领域,尤其涉及一种可再利用的刻蚀掩模以及采用该刻蚀掩模制作LED的方法。
背景技术
目前,LED的制作工艺中需多次使用光刻法制作预期图案。光刻法,即首先将抗蚀剂(例如光刻胶)涂覆在外延片上,然后对抗蚀剂进行曝光。此后,通过在显影液中溶解预订图案的抗蚀剂曝光部分(正型),或者通过使抗蚀剂部分变得难以溶解(负型),来形成抗蚀剂掩模,并且通过蚀刻(例如干法蚀刻和湿法蚀刻)外延片,形成具有被蚀刻部分和未蚀刻部分的图案,将抗蚀剂掩模的图案转移到外延片上。由于光刻法中涂胶、曝光、显影步骤使得LED制作成本提高、制作周期延长,因此,有必要对LED的制作方法做出必要改进。
发明内容
为解决上述问题,本发明提供了一种刻蚀掩模,采用该刻蚀掩模制作LED的MESA图案时,无需光刻法中的涂胶、曝光、显影步骤,仅需将刻蚀掩模置于外延片上并通过干法刻蚀即可获得预期的MESA图案,其中刻蚀掩模还可以循环利用,方便快捷、节省成本。
为了实现此目的,根据本发明的一个方面,提供了一种刻蚀掩模,所述刻蚀掩模包括依次层叠并粘合的第一柔性基板、第一粘附层和图形化结构层,所述图形化结构层由复数个子结构间隔排列组成。
优选的,所述步骤2)中复数个子结构规则或者不规则间隔排列
优选的,所述第一柔性基板的材料为硅胶、凝胶状明胶、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚醚砜、聚酰亚胺或者软质玻璃塑料中任意一种。
优选的,所述第一粘附层的材料为树脂胶黏剂。
优选的,所述图形化结构层的材料为不活泼金属、不活泼金属合金、不活泼金属氧化物、不活泼金属氮化物或者不活泼金属碳化物。
优选的,所述图形化结构层的材料为铬、镍、铜、铁锰合金、铁铬合金、氧化锆、氮化硅或者碳化硅中的任意一种。
为了实现此目的,根据本发明的另一方面,提供了一种采用上述刻蚀掩模制作LED的方法,该方法包括:
1)提供一外延片,所述外延片至少包括衬底,以及依次层叠于所述衬底上的N型层、发光层和P型层;
2)将一刻蚀掩模置于所述外延片上表面,所述刻蚀掩模包括依次层叠并粘合的第一柔性基板、第一粘附层和图形化结构层,所述图形化结构层由复数个子结构间隔排列组成;
3)采用干法刻蚀对所述刻蚀掩模和外延片进行刻蚀,去除未由所述图形化结构层覆盖的第一柔性基板、第一粘附层以及部分N型层;
4)将一第二粘附层和第二柔性基板依次覆盖于所述图形化结构层上,形成倒置的刻蚀掩模,对所述倒置的刻蚀掩模施加压力一段时间后,施加外力进行剥离去除;
5)清洗步骤4)中残留的所述第一柔性基板和第一粘附层,形成图形化外延片;
6)于所述图形化外延片表面制作电极结构,并通过切割分离形成复数个LED。
优选的,所述刻蚀掩模的尺寸大于等于衬底的尺寸。
优选的,所述第一柔性基板和第二柔性基板相同,所述第一粘附层和第二粘附层相同。
优选的,所述外延层还包括位于所述P型层上的透明导电层。
优选的,所述步骤4)中对所述倒置的刻蚀掩模施加压力一定时间并加热至一定温度。
为了实现此目的,根据本发明的另一方面,提供了一种LED,其至少包括依次层叠的衬底、N型层、P型层和电极结构,其特征在于:所述发光二极管采用上述的方法制作而成。
本发明至少具有以下有益效果:一方面该LED的制作方法中无需光刻法中的涂胶、曝光、显影步骤,仅需将刻蚀掩模置于外延片上并通过干法刻蚀即可获得预期的MESA图案,另一方面该刻蚀掩模在LED的制作过程中,通过剥离还可以再利用,使得LED的制作流程方便快捷,并且节省制作成本。
附图说明
图1为本发明之刻蚀掩模侧视结构示意图。
图2为本发明之刻蚀掩模俯视结构示意图。
图3~8为本发明之LED制作流程图。
图9为本发明之LED侧视结构示意图。
附图标注:
10. 刻蚀掩模;11. 第一柔性基板;12. 第一粘附层;13. 图形化结构层;131. 子结构;14. 第二柔性基板;15. 第二粘附层;20. 外延片;21. 衬底;22. N型层;23. 发光层;24. P型层;25. 电极结构。
具体实施方式
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图1和图2示出了本发明的蚀刻掩模10(以下简称为“掩模”)。从该掩模10的侧面示意图可以观察到,该掩模10包括从下至上的三层,分别为第一柔性基板11、第一粘附层12和图形化结构层13,图形化结构层13通过第一粘附层12与第一柔性基板11紧密粘合。图形化结构层13由复数个子结构131间隔排列组成,子结构131可以规则或者不规则地间隔排列在第一柔性基板11上。在LED的制作过程中,通常子结构131规则地排列在第一柔性基板11上,并且子结构131大小、形状相同,本实施例中子结构131的图形为MESA图案。第一柔性基板11的材料可以选用硅胶、凝胶状明胶、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚醚砜、聚酰亚胺或者软质玻璃塑料中任意一种,本实施例中优选硅胶;第一粘附层12的材料可以采用树脂胶粘剂,尤其是环氧树脂胶黏剂;图形化结构层13的材料可以采用不活泼金属、不活泼金属合金、不活泼金属氧化物、不活泼金属氮化物或者不活泼金属碳化物,进一步可以选用铬、镍、铜、铁锰合金、铁铬合金、氧化锆、氮化硅、碳化硅等中的任意一种,本实施例中优选铬。其中,由于图形化结构层13与第一粘附层12和第一柔性基板11的材料差异较大,当采用掩模10进行干法蚀刻时,可以获得最大的蚀刻选择比,使干法蚀刻的等离子体对第一柔性基板11和第一粘附层12进行刻蚀,而对图形化结构层13的刻蚀程度很小或者不刻蚀。
图3~8示出了一种采用上述刻蚀掩模10制作LED的方法,该方法流程包括如下步骤:
1)提供一外延片20,该外延片20至少包括衬底21,以及依次层叠于衬底21上的N型层22、发光层23和P型层24;
2)将上述刻蚀掩模10置于外延片20表面,具体的刻蚀掩模10结构如上述所述;
3)采用干法刻蚀对刻蚀掩模10和外延片20进行刻蚀,去除未由图形化结构层13覆盖的第一柔性基板11、第一粘附层12以及部分N型层21;
4)将一第二粘附层15和第二柔性基板14依次覆盖于图形化结构层13上,形成倒置的刻蚀掩模10,对倒置的刻蚀掩模10施加压力一段时间后,施加外力进行剥离去除;
5)清洗步骤4)中残留的所述第一柔性基板11和第一粘附层12,形成图形化外延片;
6)于图形化外延片20表面制作电极结构25,并通过切割分离形成复数个LED。
在LED的制作过程中,刻蚀掩模10通过粘附层12使柔性基板11和图形化结构层13粘附在一起,保证图形化结构层13图形的位置精确,防止其中的子结构131发生位移。而在步骤4)中将第二粘附层15和第二柔性基板14依次覆盖于图形化结构层13后,形成倒置的刻蚀掩模10,对其施加一定时间的外力,目的是使第二粘附层15和第二柔性基板14与图形化结构层13紧密粘附,保证在后续的外力剥离时,可以将图形化结构层13剥离。在另一实施方式中,对倒置的刻蚀掩模10加热至一定温度,增强第二粘附层15与第二柔性基板14和图形化结构层13的粘附性。剥离后的倒置的刻蚀掩模10通过经翻转后,即可以作为下一外延片的图形化制作的掩模,使得刻蚀掩模10可以再利用。其中,外延片20至少包括依次层叠的衬底21、N型层22、发光层23和P型层24,外延片20还可以包括位于P型层24表面的透明导电层,例如氧化铟锡层。刻蚀掩模10的尺寸大于等于衬底21的尺寸,如此便可保证通过干法刻蚀的方法将刻蚀掩模10的图形精确转移至外延片20上,形成图形化外延片20。衬底21为平片衬底或者图形化衬底,材料为蓝宝石、硅、碳化硅、玻璃或者氮化镓,本实施例中优选经济实用的图形化蓝宝石衬底。采用蚀刻掩模10进行干蚀刻时,被图形化结构层13覆盖的第一柔性基板11、第一粘附层12以及部分N型层22无法被等离子体(图5中箭头所示)轰击,而未被其覆盖的第一柔性基板11第一粘附层12以及部分N型层22则先后被等离子体轰击刻蚀,从而将蚀刻掩模10的图形精确转移至N型层22上。步骤5)中可以采用化学溶液或者有机溶剂清洗干法刻蚀后残余的第一粘附层12和第一柔性基板11。具体的刻蚀掩模10的结构如上述所述,此处不再赘述。
参看附图9,本发明还提供了一种通过上述方法制作的LED,其至少包括依次层叠的衬底21、N型层22、发光层23、P型层24和电极结构25。该发光二极管还可以在P型层24上层叠透明导电层。
采用上述可再利用的刻蚀掩模10制作LED,省去传统光刻法中的涂胶、曝光、显影步骤,仅需将刻蚀掩模10置于外延片20上并通过干法刻蚀即可获得预期的MESA图案,方便快捷、节省成本。
应当理解的是,上述具体实施方案为本发明的优选实施例,本发明的范围不限于该实施例,凡依本发明所做的任何变更,皆属本发明的保护范围之内。

Claims (11)

1.一种刻蚀掩模,其特征在于:所述刻蚀掩模包括依次层叠并粘合的第一柔性基板、第一粘附层和图形化结构层,所述图形化结构层由复数个子结构间隔排列组成。
2.根据权利要求1所述的一种刻蚀掩模,其特征在于:所述复数个子结构规则或者不规则间隔排列。
3.根据权利要求1所述的一种刻蚀掩模,其特征在于:所述第一柔性基板的材料为硅胶、凝胶状明胶、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、 聚碳酸酯、聚醚砜、聚酰亚胺或者软质玻璃塑料中任意一种。
4.根据权利要求1所述的一种刻蚀掩模,其特征在于:所述第一粘附层的材料为树脂胶黏剂。
5.根据权利要求1所述的一种刻蚀掩模,其特征在于:所述图形化结构层的材料为不活泼金属、不活泼金属合金、不活泼金属氧化物、不活泼金属氮化物或者不活泼金属碳化物。
6.根据权利要求5所述的一种刻蚀掩模,其特征在于:所述图形化结构层的材料为铬、镍、铜、铁锰合金、铁铬合金、氧化锆、氮化硅或者碳化硅中的任意一种。
7.一种制作LED方法,其特征在于:采用权利要求1~6所述的任意一项刻蚀掩模,其具体方法步骤如下:
1)提供一外延片,所述外延片至少包括衬底,以及依次层叠于所述衬底上的N型层、发光层和P型层;
2)将一刻蚀掩模置于所述外延片上表面,所述刻蚀掩模包括依次层叠并粘合的第一柔性基板、第一粘附层和图形化结构层,所述图形化结构层由复数个子结构间隔排列组成;
3)采用干法刻蚀对所述刻蚀掩模和外延片进行刻蚀,去除未由所述图形化结构层覆盖的第一柔性基板、第一粘附层以及部分N型层;
4)将一第二粘附层和第二柔性基板依次覆盖于所述图形化结构层上,形成倒置的刻蚀掩模,对所述倒置的刻蚀掩模施加压力一段时间后,施加外力进行剥离去除;
5)清洗步骤4)中残留的所述第一柔性基板和第一粘附层,形成图形化外延片;
6)于所述图形化外延片表面制作电极结构,并通过切割分离形成复数个LED。
8.根据权利要求7所述的一种LED制作方法,其特征在于:所述刻蚀掩模的尺寸大于等于衬底的尺寸。
9.根据权利要求7所述的一种LED制作方法,其特征在于:所述第一柔性基板和第二柔性基板相同,所述第一粘附层和第二粘附层相同。
10.根据权利要求7所述的一种LED制作方法,其特征在于:所述外延层还包括位于所述P型层上的透明导电层。
11.根据权利要求7所述的一种LED制作方法,其特征在于:所述步骤4)中对所述倒置的刻蚀掩模施加压力一定时间并加热至一定温度。
CN201710054554.3A 2017-01-24 2017-01-24 一种刻蚀掩模及采用该刻蚀掩模制作led的方法 Active CN106784196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710054554.3A CN106784196B (zh) 2017-01-24 2017-01-24 一种刻蚀掩模及采用该刻蚀掩模制作led的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710054554.3A CN106784196B (zh) 2017-01-24 2017-01-24 一种刻蚀掩模及采用该刻蚀掩模制作led的方法

Publications (2)

Publication Number Publication Date
CN106784196A true CN106784196A (zh) 2017-05-31
CN106784196B CN106784196B (zh) 2019-01-29

Family

ID=58942576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710054554.3A Active CN106784196B (zh) 2017-01-24 2017-01-24 一种刻蚀掩模及采用该刻蚀掩模制作led的方法

Country Status (1)

Country Link
CN (1) CN106784196B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180897A (zh) * 2017-06-20 2017-09-19 华中科技大学 一种基于纳米筛掩模的纳米光电器件制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146485A1 (en) * 2000-03-30 2003-08-07 Kabushiki Kaisha Toshiba Method of etching an object, method of repairing pattern, nitride pattern and semiconductor device
CN103268056A (zh) * 2013-05-10 2013-08-28 西安建筑科技大学 柔性掩膜板及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146485A1 (en) * 2000-03-30 2003-08-07 Kabushiki Kaisha Toshiba Method of etching an object, method of repairing pattern, nitride pattern and semiconductor device
CN103268056A (zh) * 2013-05-10 2013-08-28 西安建筑科技大学 柔性掩膜板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180897A (zh) * 2017-06-20 2017-09-19 华中科技大学 一种基于纳米筛掩模的纳米光电器件制备方法
CN107180897B (zh) * 2017-06-20 2019-07-12 华中科技大学 一种基于纳米筛掩模的纳米光电器件制备方法

Also Published As

Publication number Publication date
CN106784196B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
TWI290357B (en) Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
TWI229395B (en) Releasing layer transfer film and laminate film
TWI445626B (zh) 製造軟性元件的方法
CN103681537B (zh) 晶片封装体及其形成方法
JP2006093209A5 (zh)
CN110838503A (zh) 微型led芯片制作方法、微型led显示器件制作方法和微型led显示器件
WO2019237228A1 (zh) 发光组件
CN108470849B (zh) 一种柔性基板及其制作方法
JP2020043209A (ja) マイクロledアレイの製造方法、及びマイクロledディスプレイの製造方法、並びにマイクロledアレイ、及びマイクロledディスプレイ
JP2008300487A (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
TW202005006A (zh) 在撓性或剛性載具上的單分電子基板及相關方法
CN107180754A (zh) 等离子体处理方法
CN107195658B (zh) 柔性基板及其制作方法
WO2021227219A1 (zh) 阵列基板及其制造方法、显示装置
CN105489598A (zh) 利用微机电制作工艺接合与组装发光二极管装置
CN106784196A (zh) 一种刻蚀掩模及采用该刻蚀掩模制作led的方法
US20130049230A1 (en) Stacking method and stacking carrier
KR20190068420A (ko) 점착성 기재 및 점착성 기재의 제조방법
JP5681043B2 (ja) 半導体装置の製造方法
TW200823996A (en) Method and structure of pattern mask for dry etching
JP2014104712A (ja) 電子デバイスの製造方法および多層ガラス積層体
JP2010040930A (ja) エッチング方法
KR20170027597A (ko) 유연전극 기판 및 이의 제조 방법
JP2006245211A (ja) 粘着シート及びこの粘着シートを用いた半導体装置の製造方法
JP2009099834A (ja) 可撓性基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant