CN107180897B - 一种基于纳米筛掩模的纳米光电器件制备方法 - Google Patents

一种基于纳米筛掩模的纳米光电器件制备方法 Download PDF

Info

Publication number
CN107180897B
CN107180897B CN201710471122.2A CN201710471122A CN107180897B CN 107180897 B CN107180897 B CN 107180897B CN 201710471122 A CN201710471122 A CN 201710471122A CN 107180897 B CN107180897 B CN 107180897B
Authority
CN
China
Prior art keywords
nano
nanometer
mask
photoelectric device
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710471122.2A
Other languages
English (en)
Other versions
CN107180897A (zh
Inventor
徐智谋
李泽平
江睿
屈小鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201710471122.2A priority Critical patent/CN107180897B/zh
Publication of CN107180897A publication Critical patent/CN107180897A/zh
Application granted granted Critical
Publication of CN107180897B publication Critical patent/CN107180897B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明主要属于纳米光电器件制备领域,具体涉及一种基于纳米筛掩模的纳米光电器件制备方法。通过人工生成的纳米孔阵列膜(支撑层)制备获得纳米筛掩模;将制备好的纳米筛掩模转移到光电器件上得到样片;采用沉积或刻蚀技术对样片进行沉积或刻蚀;利用物理或者化学方法去除纳米筛掩模,在光电器件上得到纳米阵列结构。本发明通过人工低成本获得的纳米筛做掩模,采用纳米加工技术,制备大面积的均匀纳米孔、纳米点、纳米柱和纳米圆台阵列,从而获得纳米结构光电器件。该技术的发现与突破,将使得大面积、低成本制备半导体表面有序纳米结构阵列成为可能,对推动纳米结构半导体器件的应用意义重大。

Description

一种基于纳米筛掩模的纳米光电器件制备方法
技术领域
本发明主要属于纳米光电器件制备领域,具体涉及一种基于纳米筛掩模的纳米光电器件制备方法。
背景技术
半导体表面有序纳米结构阵列元器件性能优异,在材料、信息、新能源、环境和生物医学等领域具有广泛的应用。纳米材料研究的热点已转向以纳米结构器件和量子器件为背景的对纳米阵列组装体系的研究。纳米阵列是纳米颗粒、人造原子、纳米线、纳米棒、纳米环、纳米管及纳米尺度的通道和孔洞等作为纳米结构的物质单元,并把这些物质单元按照一定的规则排列起来形成的阵列。纳米阵列的使用使材料的小型化、智能化以及元件的高集成、高密度存储和超快传输等成为可能。目前常用的制备方法包括掩模法和非掩模法,具体有:纳米压印技术、全息曝光技术、聚焦离子束刻蚀技术、电子束等纳米光刻技术等。但是这些方法都需要昂贵的设备作为支撑,并且很难实现大面积(如生产中通用2~4英寸及以上半导体芯片)纳米孔或纳米柱等纳米阵列的制备。因此,纳米制备技术一直是困扰半导体纳米器件走向大规模应用的关键难题之一。目前在低成本制备大面积半导体表面有序纳米结构阵列方面还没有一个很好的方法。
发明内容
针对上述问题,本发明提供了一种基于纳米筛掩模的纳米阵列制备方法。本申请中纳米筛掩模包括支撑层和掩模层,提高了纳米掩模的支撑性,便于实现在大面积器件上制备纳米阵列。
本发明是通过以下技术方案实现的:
一种基于纳米筛掩模的纳米光电器件制备方法,所述纳米筛掩模包括支撑层和掩模层;
将纳米筛掩模转移到光电器件上,掩模层与光电器件接触,去除支撑层得到样片;
采用沉积或刻蚀技术对样片进行沉积或刻蚀;
利用物理或者化学方法去除掩模层,在光电器件上得到纳米阵列结构;
所述支撑层为人工生成纳米孔阵列膜;
所述掩模层通过在支撑层表面上采用表面物理或化学沉积方法得到,所述掩模层的结构与支撑层的表面结构相同。
进一步地,所述掩模层为具有纳米孔阵列的纳米筛,对样片进行刻蚀后除去所述掩模层,在光电器件得到纳米孔阵列结构。
进一步地,所述掩模层为具有纳米孔阵列的纳米筛,对样片进行表面沉积获得纳米点阵列后除去掩模层,在光电器件得到纳米点阵列结构。
进一步地,以纳米点阵列结构为掩模板,刻蚀表面有纳米点阵列结构的光电器件,去除纳米点阵列结构得到表面为纳米柱或纳米圆台阵列结构的光电器件。
进一步地,所述纳米柱或纳米圆台阵列结构通过调节刻蚀时间来获得。
进一步地,所述沉积方法采用真空热蒸发、直流溅射、磁控溅射法、射频溅射、脉冲激光沉积、分子束外延生长法、等离子增强化学气相沉积(PECVD)或化学镀中的任一种。
进一步地,所述掩模层的纳米孔径范围为1nm~1000nm。
进一步地,所述掩模层的材料可选但不限于铝、镍、铬、金或二氧化硅;在样片上沉积的材料是金属、无机化合物或者有机化合物。
进一步地,所述刻蚀选择电感耦合等离子体刻蚀或者反应离子束刻蚀。
进一步地,所述光电器件为但不限于半导体发光二极管、激光器或超辐射发光二极管。
本发明的有益技术效果:本发明采用人工低成本获得的纳米筛做掩模,采用纳米加工技术,获得大面积的均匀纳米孔、纳米柱和纳米点阵列的制备,从而制备纳米结构光电器件。该技术的发现与突破,将使得大面积、低成本制备半导体表面有序纳米结构阵列成为可能,对推动纳米结构半导体器件的应用意义重大。
附图说明
图1、本发明的一种基于纳米筛掩模的纳米光电器件制备方法示意图。
图中:1.支撑层,2.掩膜层,3.光电器件基底,4.纳米孔阵列光电器件,5.纳米点阵列光电器件,6.纳米柱阵列光电器件,7.纳米圆台阵列光电器件。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细描述。应当理解,此处所描述的具体实施例仅仅用于解释本发明,并不用于限定本发明。
相反,本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、修改、等效方法以及方案。进一步,为了使公众对本发明有更好的了解,在下文对本发明的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。
实施例1
一种基于纳米筛掩模的纳米光电器件制备方法,光电器件为大面积(2~4英寸及以上)。
具体方法如下:
(1)制备掩模:在传统具有多个规则排列孔洞的多孔氧化铝掩模上利用真空蒸镀沉积一层金属铝,厚度为80nm;
支撑层氧化铝厚度在30μm以上,越厚则越有利于大面积转移纳米孔结构掩摸,越薄则转移面积越小;优选地,掩模层孔径的范围在20-500nm;
本发明实施例选用多孔氧化铝包括孔径为450nm的纳米孔阵列,氧化铝厚度为50μm;
(2)掩模转移:将步骤(1)中制备得到的掩模转移到光电器件上,金属铝与光电器件相接触;用酸或碱去除氧化铝膜,在光电器件上仅留下与氧化铝掩模相同纳米结构的金属铝作为掩模;具体在5WT%磷酸中或者饱和NaOH水溶液中,50℃下,浸泡30分钟以上;
(3)刻蚀:利用金属铝多孔阵列为掩模,用电感耦合等离子体刻蚀(ICP)刻蚀光电器件;
(4)去除金属铝多孔阵列掩模:用物理或化学方法去除金属铝多孔阵列掩模;具体为饱和氯化铜水溶液中,常温下浸泡30分钟以上。
通过步骤(1)-(4)在光电器件表面上得到纳米孔阵列结构。
本发明的一种基于纳米筛掩模的纳米光电器件制备方法示意图如图1所示。
沉积方式不限于真空蒸镀,还可以替换为直流溅射、磁控溅射法、射频溅射、脉冲激光沉积、分子束外延生长法、等离子增强化学气相沉积(PECVD)或化学镀。
刻蚀不限于电感耦合等离子体刻蚀(ICP)还可替换为反应离子束刻蚀(RIE)。
实施例2
本实施例与实施例1类似,不同之处在于,步骤(3)替换为沉积。
利用金属铝多孔阵列为掩模,用真空蒸发在光电器件上沉积金属铬。
则通过(1)-(4)在光电器件表面上得到纳米点阵列结构。
进一步,以纳米点阵列结构为掩模对光电器件刻蚀,随后用硫酸去除纳米点阵列结构,在光电器件表面上得到纳米柱或纳米圆台阵列结构。
可通过调节刻蚀时间来控制得到纳米柱或纳米圆台阵列结构。
刻蚀时间与纳米点阵列结构厚度相关。
实施例3
本实施例与实施例1或2类似,不同之处在于,制备掩模步骤中,在多孔阵列氧化铝掩模上利用真空蒸镀沉积一层有机物。
有机物可为PMMA。
相应的,步骤(4)中有机物模板用氧气刻蚀掉,或者用丙酮溶解去除。
实施例4
本实施例与实施例3相同,不同之处在于,将有机物换为无机物。
无机物可为二氧化硅。
相应的,步骤(4)中无机物模板采用氢氧化钠水溶液去除。

Claims (10)

1.一种基于纳米筛掩模的纳米光电器件制备方法,其特征在于,
所述方法:
所述纳米筛掩模包括支撑层和掩模层;
将纳米筛掩模转移到光电器件上,掩模层与光电器件接触,去除支撑层得到样片;
采用沉积或刻蚀技术对样片进行沉积或刻蚀;
利用物理或者化学方法去除掩模层,在光电器件上得到纳米阵列结构;
所述支撑层为人工生成纳米孔阵列膜,用于提高纳米筛掩模的支撑性,便于实现在大面积器件上制备纳米阵列;
所述掩模层通过在支撑层表面上采用表面物理或化学沉积方法得到,所述掩模层的结构与支撑层的表面结构相同。
2.如权利要求1的制备方法,其特征在于,所述掩模层为具有纳米孔阵列的纳米筛,对样片进行刻蚀后除去所述掩模层,在光电器件得到纳米孔阵列结构。
3.如权利要求1的制备方法,其特征在于,所述掩模层为具有纳米孔阵列的纳米筛,对样片进行表面沉积获得纳米点阵列后除去掩模层,在光电器件得到纳米点阵列结构。
4.如权利要求3的制备方法,其特征在于,以纳米点阵列结构为掩膜,刻蚀表面有纳米点阵列结构的光电器件,去除纳米点阵列结构得到表面为纳米柱或纳米圆台阵列结构的光电器件。
5.如权利要求4的制备方法,其特征在于,所述纳米柱或纳米圆台阵列结构通过调节刻蚀时间来获得。
6.如权利要求1的制备方法,其特征在于,所述掩模层的纳米孔径范围为20nm~500nm。
7.如权利要求1的制备方法,其特征在于,所述掩模层的材料选用但不限于铝、镍、铬、金或二氧化硅;在样片上沉积的材料是金属、无机化合物或者有机化合物。
8.如权利要求1-7任一所述的制备方法,其特征在于,所述沉积方法采用真空热蒸发、直流溅射、磁控溅射法、射频溅射、脉冲激光沉积、分子束外延生长法、等离子增强化学气相沉积或其他化学镀中的任一种。
9.如权利要求1-7任一所述的制备方法,其特征在于,所述刻蚀选择电感耦合等离子体刻蚀或者反应离子束刻蚀。
10.如权利要求1-7任一所述的制备方法,其特征在于,所述光电器件为但不限于半导体发光二极管、激光器或超辐射发光二极管。
CN201710471122.2A 2017-06-20 2017-06-20 一种基于纳米筛掩模的纳米光电器件制备方法 Expired - Fee Related CN107180897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710471122.2A CN107180897B (zh) 2017-06-20 2017-06-20 一种基于纳米筛掩模的纳米光电器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710471122.2A CN107180897B (zh) 2017-06-20 2017-06-20 一种基于纳米筛掩模的纳米光电器件制备方法

Publications (2)

Publication Number Publication Date
CN107180897A CN107180897A (zh) 2017-09-19
CN107180897B true CN107180897B (zh) 2019-07-12

Family

ID=59845332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710471122.2A Expired - Fee Related CN107180897B (zh) 2017-06-20 2017-06-20 一种基于纳米筛掩模的纳米光电器件制备方法

Country Status (1)

Country Link
CN (1) CN107180897B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979876B (zh) * 2017-12-22 2021-01-15 首都师范大学 一种利用软光刻技术制备有机半导体材料环形阵列集成光电器件的方法
CN109473529B (zh) * 2018-09-28 2020-11-03 华中科技大学鄂州工业技术研究院 纳米阵列结构薄膜、制备方法及led器件
CN110862088B (zh) * 2019-10-30 2020-11-13 南京大学 一种超高深宽比的硅纳米针阵列的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101117726A (zh) * 2006-07-31 2008-02-06 国家纳米技术与工程研究院 一种基于铝阳极氧化膜的复型纳米孔掩模板及其制备方法和应用
CN106784196A (zh) * 2017-01-24 2017-05-31 安徽三安光电有限公司 一种刻蚀掩模及采用该刻蚀掩模制作led的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302778A (ja) * 2001-01-15 2002-10-18 Fuji Kogyo Co Ltd アルミニウム合金の陽極酸化皮膜上への導電部の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101117726A (zh) * 2006-07-31 2008-02-06 国家纳米技术与工程研究院 一种基于铝阳极氧化膜的复型纳米孔掩模板及其制备方法和应用
CN106784196A (zh) * 2017-01-24 2017-05-31 安徽三安光电有限公司 一种刻蚀掩模及采用该刻蚀掩模制作led的方法

Also Published As

Publication number Publication date
CN107180897A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
CN107275204B (zh) 一种基于多孔阳极氧化铝模板的纳米光电器件制备方法
CN107180897B (zh) 一种基于纳米筛掩模的纳米光电器件制备方法
Goh et al. Nanostructuring titania by embossing with polymer molds made from anodic alumina templates
JP6006296B2 (ja) 階層的カーボンからなるナノまたはマイクロ構造体
JP6029818B2 (ja) グラフェン構造物及びその製造方法
KR102149891B1 (ko) 나노넷 전이금속 칼코겐 화합물 박막의 제조 방법 및 그 방법에 따른 나노넷 전이금속 칼코겐 화합물 박막을 포함하는 포토트랜지스터
US8637346B1 (en) Method for manufacturing graphene nano array and field-effect transistor including the same
KR101878600B1 (ko) 광학 바이오센서를 위한 주기적 금속 나노 패턴의 제조 방법
US20110195141A1 (en) Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale
JP2012025652A (ja) 金属ピンが設けられたグラフェンシートを備える構造の製造方法、その方法により得られる構造、およびその構造の利用
CN102701141A (zh) 一种高深宽比微纳复合结构制作方法
US10483073B2 (en) Fabrication of vacuum electronic components with self-aligned double patterning lithography
KR102045064B1 (ko) 양자 광원 및 그 제조 방법
KR20100130016A (ko) 원주상 구조의 나노 기공이 형성된 박막을 이용한 3차원 구조체의 제조방법 및 그 제조물
CN101117726A (zh) 一种基于铝阳极氧化膜的复型纳米孔掩模板及其制备方法和应用
CN103030097B (zh) 基于静电场自聚焦的圆片级低维纳米结构的制备方法
KR100803053B1 (ko) 주기적인 패턴을 갖는 산화아연 나노막대 어레이의제조방법
CN105621353A (zh) 一种基于多层阳极氧化铝模板的大面积纳米图形化方法
US20170117112A1 (en) Nanoparticle-templated lithographic patterning of nanoscale electronic components
CN109941959B (zh) 一种柱状同轴圆环纳米结构的制作方法
KR101221965B1 (ko) 3차원 그래핀 패턴 형성방법
KR20180012386A (ko) 진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자
KR101480490B1 (ko) 나노 구조를 갖는 유/무기 하이브리드 태양전지 및 그 제조방법
US11950515B2 (en) Electrical contacts for low dimensional materials
CN1880218A (zh) 一种碳纳米管制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190712

Termination date: 20200620

CF01 Termination of patent right due to non-payment of annual fee