CN106783994A - 一种抑制电流崩塌效应的增强型hemt器件及其制备方法 - Google Patents

一种抑制电流崩塌效应的增强型hemt器件及其制备方法 Download PDF

Info

Publication number
CN106783994A
CN106783994A CN201510822198.6A CN201510822198A CN106783994A CN 106783994 A CN106783994 A CN 106783994A CN 201510822198 A CN201510822198 A CN 201510822198A CN 106783994 A CN106783994 A CN 106783994A
Authority
CN
China
Prior art keywords
layer
semiconductor
quantum well
grid
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510822198.6A
Other languages
English (en)
Other versions
CN106783994B (zh
Inventor
孙钱
周宇
冯美鑫
李水明
高宏伟
杨辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Yuhongjin Chip Technology Co ltd
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201510822198.6A priority Critical patent/CN106783994B/zh
Priority to PCT/CN2015/099391 priority patent/WO2017088253A1/zh
Publication of CN106783994A publication Critical patent/CN106783994A/zh
Application granted granted Critical
Publication of CN106783994B publication Critical patent/CN106783994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种抑制电流崩塌效应的增强型HEMT器件及其制备方法。该HEMT器件包括异质结构以及与异质结构连接的源极、漏极和栅极,该异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,该第二半导体形成于第一半导体上,该异质结构内形成有二维电子气;该第二半导体上还依次形成有量子阱层和第三半导体,该第三、第二半导体的导电类型不同,该栅极与第三半导体电性接触。本发明通过在增强型HEMT器件中的栅极区域及非栅极区域直接集成量子阱结构,使得器件处于开态时,同时能够实现发光,该发光可以有效辐射在栅‑漏、栅‑源之间的表面区域并深入至材料内部,能够加快被各类缺陷态所俘获的电子的释放过程,从而有效抑制器件电流崩塌效应。

Description

一种抑制电流崩塌效应的增强型HEMT器件及其制备方法
技术领域
本发明涉及半导体技术领域,特别是涉及一种抑制电流崩塌效应的增强型HEMT器件及其制备方法。
背景技术
相比于传统的硅基MOSFET,基于AGaN/GaN异质结的高电子迁移率晶体管(HighElectron Mobility Transistor,HEMT)具有低导通电阻、高击穿电压、高开关频率等独特优势,从而能够在各类电力转换系统中作为核心器件使用,在节能减耗方面有重要的应用前景,因此受到学术界、工业界的极大重视。此外,为了满足失效安全、简化控制电路等要求,增强型(Enhancement-mode)HEMT具有明显的应用优势。
然而,由于外延材料中不可避免地存在各类电子俘获中心(Electron Trap),包括位错、缺陷、杂质、界面态、表面态等,并分布于不同空间区域(图1a所示为耗尽常开型HEMT外延材料中电子俘获中心分布示意图;图1b为增强常关型HEMT外延材料中电子俘获中心分布示意图),它们会在器件高速开、关的过程中,对沟道处电子(二维电子气)形成俘获(Trapping)、释放(De-trapping)的物理过程(如图2所示):其中,栅极注入电子会被表面态俘获,改变表面电荷分布,从而影响沟道处二维电子气浓度;而当器件处于高压、大电流工作时,热电子则会被材料内部电子俘获中心(分布于势垒层、沟道层、缓冲层、p型层及各种界面处)。由于电子释放过程(回归至沟道处)具有一定的时间常数,当电子俘获/释放过程滞后于器件开/关动作时,便会引起电流崩塌效应,从而导致器件动态导通电阻增大等一系列可靠性问题,这也成为实现HEMT真正商用化的最大瓶颈。
为抑制电流崩塌效应,目前采用的常规技术路线是对器件表面进行钝化,如沉积SiNx、AlN等介质层,或者不同介质层的堆叠组合,如AlN/Al2O3等。
目前,为抑制电流崩塌效应,提高增强型HEMT的可靠性,普遍采用低压化学气相沉积(Low Pressure Chemical Vapor Deposition,LPCVD)技术在外延片表面最先沉积SiNx钝化层,随之进行后续器件工艺。此外,也有采用其他介质层沉积技术,如等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)、原子层沉积(Atom LayerDeposition,ALD)等,在完成欧姆接触工艺之后进行器件表面钝化。然而,上述钝化层技术仅能部分抑制与表面态相关的电流崩塌效应,事实上,材料内部电子俘获中心(分布于势垒层、沟道层、缓冲层及各种界面处)对于器件在高压、大电流工作时的热电子俘获过程非常显著,与之相关的电流崩塌效应及动态电阻特性退化现象非常严重。因此,现有的表面钝化技术无法根本解决由材料内部电子俘获中心(分布于势垒层、沟道层、缓冲层、p型层及各种界面处)引起的电流崩塌效应。
此外,为实现增强型HEMT器件,通常采用p型栅工艺,为增强栅对二维电子气的调控,需减小p型栅与二维电子气的距离,因此生长p型栅时,需立即实现p型层生长。然而研究发现,常规MOCVD工艺生长p型材料时,由于存在Mg的记忆效应,Mg掺杂并入需要较长时间,无法立即实现很高的Mg掺杂,生长的材料存在弱p型或者非故意掺杂型,无法立即实现p型层的生长。
发明内容
本发明的主要目的在于提供一种抑制电流崩塌效应的增强型HEMT器件及其制备方法,以克服现有技术中的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明的一个实施例提供了一种抑制电流崩塌效应的增强型HEMT器件,其包括异质结构以及与所述异质结构连接的源极、漏极和栅极,所述异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,所述第二半导体形成于第一半导体上,所述异质结构内形成有二维电子气;其特征在于:所述第二半导体上还依次形成有量子阱层和第三半导体,所述第三半导体和第二半导体的导电类型不同,所述栅极与所述第三半导体电性接触。
本发明的一个实施例提供了一种抑制电流崩塌效应的增强型HEMT器件的制备方法,其包括:
提供衬底;
在所述衬底上外延生长形成异质结构,所述异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,所述第二半导体形成于第一半导体上,所述异质结构内形成有二维电子气;
在所述异质结构上依次生长形成量子阱层和第三半导体层,且所述第三半导体和第二半导体的导电类型不同;
在所述第三半导体层上形成栅极材料层,并对非栅极区域的所述栅极材料层和第三半导体层进行刻蚀,形成栅极;
在由前述步骤加工形成的器件设置源极和漏极。
与现有技术相比,本发明至少具有如下优点:
(1)本发明通过在增强型HEMT器件中的栅极区域及非栅极区域直接集成量子阱结构,使得器件处于开态时,同时能够实现发光,该发光可以有效辐射在栅-漏、栅-源之间的表面区域并深入至材料内部,能够加快被各类缺陷态所俘获的电子的释放过程,从而有效抑制器件电流崩塌效应;
(2)集成量子阱后的p型栅,对器件在较大正向栅压情况下可能出现的栅极雪崩击穿现象,可以通过发光信号起到预警、反馈作用,提高了器件工作的安全性;
(3)将p型氮化物层分为两层生长,其中第一层p型氮化物层采用低温p型生长工艺,可实现Mg源的快速并入,增强了p型栅对二维电子气的调控能力。
附图说明
图1a和图1b分别是现有技术中耗尽常开型和增强常关型HEMT器件电子俘获中心分布示意图;
图2是现有技术中HEMT器件(以耗尽常关型HEMT为例)电流崩塌效应物理原理示意图;
图3是本发明第一实施例中增强型HEMT器件的结构示意图;
图4a~4h是本发明第二实施例中增强型HEMT器件的制备工艺流程图;
图5是本发明第三实施例中增强型HEMT器件的结构示意图。
具体实施方式
本发明的一个方面提供了一种抑制电流崩塌效应的增强型HEMT器件,其包括异质结构以及与所述异质结构连接的源极、漏极和栅极,所述异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,所述第二半导体形成于第一半导体上,所述异质结构内形成有二维电子气;所述第二半导体上还依次形成有量子阱层和第三半导体,所述第三半导体与第二半导体的导电类型(n型或p型)不同,所述栅极与所述第三半导体电性接触。
在一些实施方案之中,所述栅极分布于源极和漏极之间,所述第三半导体被所述栅极完全掩盖或所述第三半导体未被所述栅极完全掩盖。
在一些实施方案之中,所述栅极分布于源极和漏极之间,并且所述量子阱层被所述栅极完全掩盖,或者,所述量子阱层分布在位于所述栅极下方及所述栅极与源极和/或漏极之间的区域内。
在一些实施方案之中,所述第三半导体包括第一结构层和形成于第一结构层上的第二结构层。优选的,第一结构层的生长温度低于第二结构层的生长温度。
在一些实施方案之中,所述量子阱层和第三半导体之间还分布有覆盖层。
在一些实施方案之中,所述第一半导体与第二半导体之间还分布有插入层。
在一些实施方案之中,所述HEMT器件还包括衬底,所述衬底与所述异质结构之间还分布有缓冲层。
在一些实施方案之中,所述源极和漏极与所述第二半导体之间形成欧姆接触。
在一些实施方案之中,所述量子阱层中量子阱材料的发光波长范围包括可见光波段和/或紫外波段。例如,所述量子阱材料可选自但不限于InGaN、GaN、AlGaN,AlInN和AlInGaN中的任意一种或两种以上的组合。
在一些实施方案之中,所述量子阱层中的量子阱结构包括单量子阱、双量子阱或多量子阱结构。
在一些实施方案之中,所述量子阱层中的量子阱结构可选自但不限于GaN/InGaN/AlGaN结构、GaN/InGaN/GaN/AlGaN结构、GaN/InGaN/AlN/AlGaN结构和AlN/InGaN/AlN/AlGaN等结构中的任意一种。
在一些实施方案之中,所述量子阱层中量子垒材料可选自但不限于GaN、InGaN、AlGaN、AlInN、AlInGaN、AlN中的任意一种或两种以上的组合。
在一些实施方案之中,所述异质结构可选自但不限于AlGaN/AlN/GaN异质结、AlInN/AlN/GaN异质结、AlInGaN/AlN/GaN异质结、双沟道异质结中的任意一种或两种以上的组合。
在一些实施方案之中,所述第三半导体包括p型半导体,例如可选自但不限于p-GaN、p-AlGaN、p-AlInN,p-InGaN和p-AlInGaN中的任意一种或两种以上的组合。其中,镁离子等的掺杂浓度并不限于单一掺杂浓度,亦可以是外延生长z方向的函数。
在一些实施方案之中,所述HEMT器件可以是无钝化层、无场板等结构的基本HEMT,也可以是具有钝化层、场板等复杂结构的HEMT。
在一些实施方案之中,所述衬底可选自但不限于硅、蓝宝石、碳化硅、氮化镓、氮化铝中的任意一种或两种以上的组合;
在一些实施方案之中,所述插入层的组成材料可选自但不限于AlN、AlInN、AlInGaN中的任意一种或两种以上的组合。
在一些实施方案之中,栅极金属可选自但不限于钨(W),也包括氮化钛(TiN)、钛钨合金(TiW)等其他金属。
在其中的一种典型实施方案中,一种抑制电流崩塌效应的增强型HEMT器件可以包括:
衬底;
位于所述衬底上的氮化物缓冲层;
位于所述氮化物缓冲层上的氮化物沟道层;
位于所述氮化物沟道层上的氮化物势垒层;
与所述氮化物势垒层相接触的源极和漏极以及位于所述源极和漏极之间的栅极,所述栅极与氮化物势垒层之间形成有量子阱层和p型氮化物层,所述量子阱层位于氮化物势垒层上方,所述p型氮化物层位于量子阱层上方,所述栅极与p型氮化物层相接触。
其中,所述氮化物沟道层和氮化物势垒层之间还可设有AlN插入层。
其中,所述量子阱层至少覆盖设于栅极下方的氮化物势垒层。
其中,所述量子阱层除覆盖栅极下方的氮化物势垒层之外,还覆盖栅极与源极之间的氮化物势垒层和/或栅极与漏极之间的氮化物势垒层。
其中,所述p型氮化物层包括位于量子阱层上的第一p型氮化物层和位于第一p型氮化物层上的第二p型氮化物层。
其中,所述p型氮化物层和量子阱层之间还可设有氮化物覆盖层。
进一步地,上述实施方式中缓冲层、沟道层、势垒层、p型层、插入层等均是以氮化物材料为例进行说明,在其他实施方式中也可以为除了氮化物之外的其他半导体材料。
本发明的另一个方面提供了一种制备所述抑制电流崩塌效应的增强型HEMT器件的方法,其包括:
提供衬底;
在所述衬底上外延生长形成异质结构,所述异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,所述第二半导体形成于第一半导体上,所述异质结构内形成有二维电子气;
在所述异质结构上依次生长形成量子阱层和第三半导体层,且所述第三半导体和第二半导体的导电类型不同;
在所述第三半导体层上形成栅极材料层,并对非栅极区域的所述栅极材料层和第三半导体层进行刻蚀,形成栅极;
在由前述步骤加工形成的器件设置源极和漏极。
进一步的,所述的制备方法可以包括:在第三半导体层生长完毕后,对形成的器件进行有源区隔离,之后在所述第三半导体层上形成栅极材料层。
例如,在一典型实施方案之中,所述制备方法具体可以包括:
提供一衬底;
在所述衬底上外延生长氮化物缓冲层;
在所述氮化物缓冲层上外延生长氮化物沟道层;
在所述氮化物沟道层上外延生长氮化物势垒层;
在所述氮化物势垒层上依次外延生长量子阱层和p型氮化物层;
采用离子注入技术进行有源区隔离,离子注入深度至氮化物缓冲层;
在p型氮化物层上沉积栅极材料层;
对非栅极区域进行刻蚀,至少在氮化物势垒层上露出源极区域和漏极区域;
在源极区域和漏极区域上制备源极欧姆接触电极和漏极欧姆接触电极。
进一步的,对非栅极区域进行刻蚀包括:
采用离子束刻蚀工艺对栅极材料层的非栅极区域进行刻蚀;
采用电感耦合等离子体刻蚀工艺对p型氮化物层和量子阱层的非栅极区域进行刻蚀,直至露出氮化物势垒层。
进一步的,对非栅极区域进行刻蚀也可包括:
采用离子束刻蚀工艺对栅极材料层的非栅极区域进行刻蚀;
采用电感耦合等离子体刻蚀工艺对p型氮化物层的非栅极区域进行刻蚀,直至露出量子阱层;
采用离子束刻蚀工艺对量子阱层的源极区域和漏极区域进行刻蚀,直至露出氮化物势垒层。
进一步地,上述实施方式中缓冲层、沟道层、势垒层、p型层、插入层等均是以氮化物材料为例进行说明,在其他实施方式中也可以为除了氮化物之外的其他半导体材料。
在本发明的所述制备方法中,可选用但不限于ICP刻蚀技术或其他各种干法刻蚀技术以进行槽栅刻蚀。刻蚀工艺中,可选用但不限于光刻胶或其他介质层包括SiOx(0<x≤3)、SiNx(0<x≤3)等实现掩膜功能。
本发明通过在基于p型栅的增强型HEMT的外延结构中直接集成量子阱结构,促使电子、空穴的复合发光,发光可以辐射至器件表面及体内区域,从而加快被各类缺陷态所俘获的电子的释放过程,有效抑制器件电流崩塌效应,显著降低器件在工作时的导通电阻,改善动态特性,提高器件可靠性。
以下结合若干实施例及附图本发明的技术方案作更为具体的解释说明。又及,在如下实施例之中所采用的各种产品结构参数、各种反应参与物及工艺条件均是较为典型的范例,但经过本案发明人大量试验验证,于上文所列出的其它不同结构参数、其它类型的反应参与物及其它工艺条件也均是适用的,并也均可达成本发明所声称的技术效果。
参图3所示,本发明第一实施例中的增强型HEMT器件,其包括:
衬底10;
位于衬底10上的氮化物缓冲层20;
位于氮化物缓冲层20上的氮化物沟道层30;
位于氮化物沟道层30上的氮化物势垒层50;
与氮化物势垒层50相接触的源极91和漏极92以及位于源极和漏极之间的栅极93,栅极93与氮化物势垒层50之间形成有量子阱层60和p型氮化物层80,量子阱层60位于氮化物势垒层50上方,p型氮化物层80位于量子阱层60上方,栅极93与p型氮化物层80相接触。
在基于p型栅的增强型HEMT中,存在垂直于沟道方向的电子、空穴的纵向输运物理过程。本实施例中基于p型栅的增强型HEMT的外延结构中直接集成量子阱结构,即通过在p型氮化物层80与氮化物势垒层50之间外延生长量子阱层60,可以促使电子、空穴在栅极区域的复合发光。该发光辐射至栅极-漏极及栅极-源极之间的表面区域并可以深入至体内区域,能够加快被各类缺陷态所俘获的电子的释放过程,从而有效抑制器件电流崩塌效应,原理如图3所示。
参图4h所示,本发明第二实施例中的增强型HEMT器件为通过MOCVD外延生长的基于AlGaN/GaN异质结的HEMT器件,其包括:
衬底10,衬底10可以为硅、蓝宝石、碳化硅、氮化镓、氮化铝等衬底;
位于衬底10上的氮化物缓冲层20;
位于氮化物缓冲层20上的氮化物沟道层30,本实施例中氮化物沟道层为GaN层;
位于氮化物沟道层30上的插入层40,本实施例中插入层40为AlN插入层;
位于插入层40上的氮化物势垒层50,本实施例中氮化物势垒层50材料为AlGaN;
与氮化物势垒层50相接触的源极91和漏极92以及位于源极和漏极之间的栅极93,栅极93与氮化物势垒层50之间形成有量子阱层60、氮化物覆盖层70、第一p型氮化物层81和第二p型氮化物层82,量子阱层60位于氮化物势垒层50上方,氮化物覆盖层70、第一p型氮化物层81和第二p型氮化物层82依次位于量子阱层60上方,栅极93与第二p型氮化物层82相接触。
本实施例中第一p型氮化物层81和第二p型氮化物层82的材料为p-GaN,且第二p型氮化物层82中均掺杂有Mg,在其他实施例中p型氮化物层也可以选用p-AlGaN、p-AlInN、p-InGaN、p-AlInGaN及其复合结构等材料。其中,第二p型氮化物层中镁掺杂浓度并不限于单一掺杂浓度,也可以是沿外延生长z方向的函数。
另外,本实施例中量子阱层60的材料为InGaN,当然在其他实施例中也可以为GaN、AlGaN、AlInN、AlInGaN等,其发光范围包括从可见光波段至紫外波段。
量子阱结构不仅限于本实施例中的GaN/InGaN/AlGaN结构,也可以包括GaN/InGaN/GaN/AlGaN、GaN/InGaN/AlN/AlGaN、AlN/InGaN/AlN/AlGaN等结构。
量子阱结构不仅仅限于本实施例中的单量子阱,也可以包括其他双量子阱、多量子阱结构等,量子垒材料可以包括GaN、InGaN、AlGaN、AlInN、AlInGaN、AlN等。
氮化物覆盖层70为GaN,栅极金属为金属钨(W),当然,氮化物覆盖层也可以为其他氮化物材料,栅极金属不仅限于钨(W),也包括氮化钛(TiN)、钛钨合金(TiW)等其他金属材料。
本实施例中增强型HEMT器件的制备方法包括:
提供一衬底;
在衬底上外延生长氮化物缓冲层;
在氮化物缓冲层上外延生长氮化物沟道层;
在氮化物沟道层上外延生长插入层;
在插入层上外延生长氮化物势垒层;
在氮化物势垒层上依次外延生长量子阱层、氮化物覆盖层、第一p型氮化物层和第二p型氮化物层;
采用离子注入技术进行有源区隔离,离子注入深度至氮化物缓冲层;
在p型氮化物层上沉积栅极材料层;
对非栅极区域进行刻蚀,至少在氮化物势垒层上露出源极区域和漏极区域;
在源极区域和漏极区域上制备源极欧姆接触电极和漏极欧姆接触电极。
其中,对非栅极区域进行刻蚀包括:
采用离子束刻蚀工艺对栅极材料层的非栅极区域进行刻蚀;
采用电感耦合等离子体刻蚀工艺对第二p型氮化物层、第一p型氮化物层、氮化物覆盖层和量子阱层的非栅极区域进行刻蚀,直至露出氮化物势垒层。
以下结合图4a~4h对本实施例中的增强型HEMT器件及其制备方法作详细说明。
1)参图4a所示,首先采用MOCVD在衬底10上外延生长氮化物缓冲层20、氮化物沟道层30、插入层40及氮化物势垒层50,本实施例中选用GaN沟道层、AlN插入层及AlxGa1-xN势垒层,得到基于AlxGa1-xN/GaN异质结的HEMT外延结构,AlxGa1-xN/GaN异质结在GaN沟道层上表面形成有二维电子气(2DEG)。
其中,AlxGa1-xN势垒层中Al组分x为10%~35%,AlxGa1-xN势垒层厚度为5~40nm;AlN插入层厚度约为1nm;GaN沟道层厚度为20~200nm。
2)参图4b所示,采用MOCVD在氮化物势垒层50上外延生长量子阱层60,本实施例中量子阱层选用InxGa1-xN量子阱层。
其中,InxGa1-xN中In组分x为0%<x≤50%,InxGa1-xN量子阱层的厚度为0.3~8nm
3)参图4c所示,采用MOCVD在量子阱层60上外延生长氮化物覆盖层70、第一p型氮化物层81和第二p型氮化物层82,本实施例中氮化物覆盖层70为GaN覆盖层,第一p型氮化物层81和第二p型氮化物层82分别为第一p-GaN层和第二p-GaN层。
其中,GaN覆盖层的厚度为0.3~20nm。p-GaN分为两层,第一p-GaN层厚度为1~50nm,生长温度为700~1000℃,生长速率为10~3000nm/h,第二p-GaN层厚度为5~300nm,第一p-GaN层中镁掺杂实现迅速开启,达到1018~1021/cm3量级;第二p-GaN层中掺杂有镁,镁掺杂浓度范围为1018~1021/cm3量级。
4)参图4d所示,对氮化物缓冲层20上方的有源区进行隔离,采用N离子注入技术进行隔离,离子注入能量为150~400KeV离子注入,注入离子剂量1012~1014/cm2,注入深度为超过缓冲层50~250nm左右,在HEMT外延结构的有源区中得到隔离沟道101。
5)参图4e所示,在第二p型氮化物层82上沉积栅极93金属层。
具体地,本实施例中采用磁控溅射进行钨(W)金属沉积,沉积厚度50~200nm。
6)参图4f所示,对非栅极区域进行刻蚀。
具体地,采用光刻胶AZ5214作掩膜,对非栅极区域进行等离子体刻蚀:
首先,采用IBE(Ion Beam Etch,离子束刻蚀)对钨金属进行刻蚀,刻蚀至第二p-GaN层表面结束;
其次,采用ICP(Inductive Coupled Plasma,电感耦合等离子体)刻蚀技术对第二p-GaN层、第一p-GaN层、GaN覆盖层、InxGa1-xN量子阱层进行刻蚀,刻蚀至AlxGa1-xN势垒层表面结束。ICP刻蚀气体中,氧气含量体积比占2%~70%,刻蚀速率控制在5~40nm/min。
7)参图4g所示,在源极区域和漏极区域上制备源极91和漏极92。
源极和漏极均为欧姆接触电极,源极91和漏极92的制备条件具体为:金属Ti/Al/Ni/Au,厚度为20nm/130nm/50nm/150nm,在氮气气氛中、温度890℃条件下退火30s。
8)参图4h所示,在源极91和漏极92上分别制备源极引线电极911和漏极引线电极921。
源极引线电极911和漏极引线电极921的制备条件具体为:金属Ni/Au,厚度为50nm/400nm。
本实施例中在基于p型栅的增强型HEMT的外延结构中直接集成量子阱层,促使电子、空穴的复合发光,发光可以辐射至器件表面及体内区域,从而加快被各类缺陷态所俘获的电子的释放过程,有效抑制器件电流崩塌效应,显著降低器件在工作时的导通电阻,改善动态特性,提高器件可靠性。
此外,集成量子阱后,对器件在较大正向栅压情况下可能出现的栅极雪崩击穿(AvalancheBreakdown)有安全预警作用,即在栅极电流过大时,会发出强度较高的光信号,以起到预警、反馈作用,从而避免因栅压高于击穿临界值而导致的诸多危险。
另外,为实现生长p型层Mg源的快速并入,第一p型氮化物层采用低温的p型生长工艺,研究发现低温有利于p型层中Mg的并入,有助于Mg源的“迅速开启”。
参图5所示,本发明第三实施例中的增强型HEMT器件同样包括:衬底10、氮化物缓冲层20、氮化物沟道层30、插入层40、氮化物势垒层50、量子阱层60、氮化物覆盖层70、第一p型氮化物层81、第二p型氮化物层82、源极91、漏极92及栅极93,各层的材料和厚度均与第二实施例相同,在此不再进行赘述。
第二实施例中量子阱层60只覆盖栅极下方的氮化物势垒层,而本实施例中量子阱层60除了覆盖栅极下方的氮化物势垒层外,还覆盖栅极与源极之间的氮化物势垒层和栅极与漏极之间的氮化物势垒层,氮化物覆盖层70与量子阱层60对应设置,而第一p型氮化物层81、第二p型氮化物层82与栅极93对应设置。
本实施例中非栅极区域(栅—源区域和栅—漏区域)也包含量子阱结构,通过电流扩散过程,电子、空穴在非栅极区域也能实现复合发光,从而增大发光区域面积,更为有效抑制电流崩塌效应。
应当理解的是,第三实施例中是以量子阱层覆盖栅极下方、栅极与源极之间和栅极与漏极之间的氮化物势垒层,在其他实施例中也可以量子阱层也可以不完全覆盖上述全部氮化物势垒层,只要量子阱层至少覆盖栅极下方的氮化物势垒层即可。
本实施例中增强型HEMT器件的制备方法与第二实施例中的制备方法基本相同,不同之处在于步骤6)。
本实施例中“对非栅极区域进行刻蚀”采用光刻胶AZ5214作掩膜,对非栅极区域进行等离子体刻蚀:
首先,采用IBE(Ion Beam Etch,离子束刻蚀)对钨金属进行刻蚀;
其次,采用低功率ICP刻蚀技术对第二p-GaN层、第一p-GaN层、部分GaN覆盖层进行刻蚀,刻蚀气体采用Cl2/BCl3,ICP等离子体源功率设置为20~50W,RF功率设置为5~15W,刻蚀速率控制在5~20nm/min。在非栅极区域(栅—源和栅—漏区域),未刻蚀GaN覆盖层厚度为1~10nm。
然后,采用IBE刻蚀技术对源极区域和漏极区域的GaN覆盖层和InxGa1-xN量子阱层进行刻蚀,至露出AlxGa1-xN势垒层表面。
应当理解的是,非栅极区域的刻蚀技术不仅限于上述实施例中的ICP刻蚀技术,本发明也可以采用其他各种干法刻蚀技术以进行槽栅刻蚀。刻蚀工艺中,不仅仅限于用光刻胶作为掩膜,也可以采用其他介质层,如SiOx(0<x≤3)、SiNx(0<x≤3)等均可以实现掩膜功能。
第二实施例和第三实施例以有源区结构为AlGaN/AlN/GaN异质结的HEMT器件为例进行说明,但本发明不仅适用于有源区结构为AlGaN/AlN/GaN异质结HEMT器件,也可以适用于具有其他有源区结构的高电子迁移率晶体管,如基于AlInN/AlN/GaN异质结HEMT、基于AlInGaN/AlN/GaN异质结HEMT、基于双沟道异质结的高电子迁移率晶体管等,本发明中不再一一举例进行说明。
进一步地,上述第一实施例-第三实施例均是以包含衬底、缓冲层、插入层、和覆盖层为例进行说明,在其他实施例中也可以仅包括上述衬底、缓冲层、插入层、和覆盖层中的部分或全部不包括,同样能够构成本发明中的HEMT器件。
进一步地,本发明不仅限于上述实施例中所述的无钝化层、无场板等结构的基本HEMT,也适用于具有钝化层和/或场板等复杂结构的HEMT。
由以上技术方案可以看出,本发明具有以下有益效果:
本发明通过在增强型HEMT器件中的栅极区域及非栅极区域直接集成量子阱结构,使得器件处于开态时,同时能够实现发光,该发光可以有效辐射在栅-漏、栅-源之间的表面区域并深入至材料内部,能够加快被各类缺陷态所俘获的电子的释放过程,从而有效抑制器件电流崩塌效应;
集成量子阱后的p型栅,对器件在较大正向栅压情况下可能出现的栅极雪崩击穿现象,可以通过发光信号起到预警、反馈作用,提高了器件工作的安全性;
将p型氮化物层分为两层生长,其中第一层p型氮化物层采用低温p型生长工艺,可实现Mg源的快速并入,增强了p型栅对二维电子气的调控能力。
应当理解,以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种抑制电流崩塌效应的增强型HEMT器件,包括异质结构以及与所述异质结构连接的源极、漏极和栅极,所述异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,所述第二半导体形成于第一半导体上,所述异质结构内形成有二维电子气;其特征在于:所述第二半导体上还依次形成有量子阱层和第三半导体,所述第三半导体和第二半导体的导电类型不同,所述栅极与所述第三半导体电性接触。
2.根据权利要求1所述的增强型HEMT器件,其特征在于:
所述栅极分布于源极和漏极之间,并且所述量子阱层被所述栅极完全掩盖;
或者,所述量子阱层分布在位于所述栅极下方及所述栅极与源极和/或漏极之间的区域内。
3.根据权利要求1所述的增强型HEMT器件,其特征在于:
所述第三半导体包括第一结构层和形成于第一结构层上的第二结构层;
和/或,所述量子阱层和第三半导体之间还分布有覆盖层;
和/或,所述第一半导体与第二半导体之间还分布有插入层;
和/或,所述HEMT器件还包括衬底,所述衬底与所述异质结构之间还分布有缓冲层;
和/或,所述源极和漏极与所述第二半导体之间形成欧姆接触。
4.根据权利要求1-3中任一项所述的增强型HEMT器件,其特征在于:
所述量子阱层中量子阱材料的发光波长范围包括可见光波段和/或紫外波段;
和/或,所述量子阱层中量子阱材料包括InGaN、GaN、AlGaN,AlInN和AlInGaN中的任意一种或两种以上的组合;
和/或,所述量子阱层中的量子阱结构包括单量子阱、双量子阱或多量子阱结构;
所述量子阱层中的量子阱结构包括GaN/InGaN/AlGaN结构、GaN/InGaN/GaN/AlGaN结构、GaN/InGaN/AlN/AlGaN结构和AlN/InGaN/AlN/AlGaN结构中的任意一种;
和/或,所述量子阱层中量子垒材料包括GaN、InGaN、AlGaN、AlInN、AlInGaN、AlN中的任意一种或两种以上的组合;
和/或,所述异质结构包括AlGaN/AlN/GaN异质结、AlInN/AlN/GaN异质结、AlInGaN/AlN/GaN异质结中的任意一种或两种以上的组合;
和/或,所述第三半导体包括p型半导体,所述p型半导体材料包括p-GaN、p-AlGaN、p-AlInN,p-InGaN和p-AlInGaN中的任意一种或两种以上的组合。
5.根据权利要求1-3中任一项所述的增强型HEMT器件,其特征在于:所述HEMT器件为无钝化层和/或无场板的HEMT器件,或者,所述HEMT器件为包含钝化层和/或场板结构的HEMT器件。
6.根据权利要求3所述的增强型HEMT器件,其特征在于:所述衬底包括硅、蓝宝石、碳化硅、氮化镓、氮化铝中的任意一种或两种以上的组合;和/或,所述插入层的组成材料包括AlN、AlInN、AlInGaN中的任意一种或两种以上的组合。
7.一种抑制电流崩塌效应的增强型HEMT器件的制备方法,其特征在于,所述制备方法包括:
提供衬底;
在所述衬底上外延生长形成异质结构,所述异质结构包括作为沟道层的第一半导体和作为势垒层的第二半导体,所述第二半导体形成于第一半导体上,所述异质结构内形成有二维电子气;
在所述异质结构上依次生长形成量子阱层和第三半导体层,且所述第三半导体和第二半导体的导电类型不同;
在所述第三半导体层上形成栅极材料层,并对非栅极区域的所述栅极材料层和第三半导体层进行刻蚀,形成栅极;
在由前述步骤加工形成的器件设置源极和漏极。
8.根据权利要求7所述的制备方法,其特征在于,所述制备方法还包括:在第三半导体层生长完毕后,对形成的器件进行有源区隔离,之后在所述第三半导体层上形成栅极材料层。
9.根据权利要求7所述的制备方法,其特征在于:
所述栅极分布于源极和漏极之间,并且所述量子阱层被所述栅极完全掩盖,或者,所述量子阱层分布在位于所述栅极下方及所述栅极与源极和/或漏极之间的区域内。
所述第三半导体包括第一结构层和形成于第一结构层上的第二结构层;
和/或,所述量子阱层和第三半导体之间还分布有覆盖层;
和/或,所述第一半导体与第二半导体之间还分布有插入层,所述插入层的组成材料包括AlN、AlInN、AlInGaN中的任意一种或两种以上的组合;
和/或,所述HEMT器件还包括衬底,所述衬底与所述异质结构之间还分布有缓冲层,所述衬底包括硅、蓝宝石、碳化硅、氮化镓、氮化铝中的任意一种或两种以上的组合;
和/或,所述源极和漏极与所述第二半导体之间形成欧姆接触;
和/或,所述量子阱层中量子阱材料的发光波长范围包括可见光波段和/或紫外波段;
和/或,所述量子阱层中量子阱材料包括InGaN、GaN、AlGaN,AlInN和AlInGaN中的任意一种或两种以上的组合;
和/或,所述量子阱层中的量子阱结构包括单量子阱、双量子阱或多量子阱结构;
和/或,所述量子阱层中的量子阱结构包括GaN/InGaN/AlGaN结构、GaN/InGaN/GaN/AlGaN结构、GaN/InGaN/AlN/AlGaN结构和AlN/InGaN/AlN/AlGaN结构中的任意一种;
和/或,所述量子阱层中量子垒材料包括GaN、InGaN、AlGaN、AlInN、AlInGaN、AlN中的任意一种或两种以上的组合;
和/或,所述异质结构包括AlGaN/AlN/GaN异质结、AlInN/AlN/GaN异质结、AlInGaN/AlN/GaN异质结中的任意一种或两种以上的组合;
和/或,所述第三半导体包括p型半导体,所述p型半导体材料包括p-GaN、p-AlGaN、p-AlInN,p-InGaN和p-AlInGaN中的任意一种或两种以上的组合。
10.根据权利要求7所述的制备方法,其特征在于:所述HEMT器件为无钝化层和/或无场板的HEMT器件,或者,所述HEMT器件为包含钝化层和/或场板结构的HEMT器件。
CN201510822198.6A 2015-11-24 2015-11-24 一种抑制电流崩塌效应的增强型hemt器件及其制备方法 Active CN106783994B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510822198.6A CN106783994B (zh) 2015-11-24 2015-11-24 一种抑制电流崩塌效应的增强型hemt器件及其制备方法
PCT/CN2015/099391 WO2017088253A1 (zh) 2015-11-24 2015-12-29 抑制电流崩塌效应的增强型hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510822198.6A CN106783994B (zh) 2015-11-24 2015-11-24 一种抑制电流崩塌效应的增强型hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN106783994A true CN106783994A (zh) 2017-05-31
CN106783994B CN106783994B (zh) 2019-08-23

Family

ID=58763843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510822198.6A Active CN106783994B (zh) 2015-11-24 2015-11-24 一种抑制电流崩塌效应的增强型hemt器件及其制备方法

Country Status (2)

Country Link
CN (1) CN106783994B (zh)
WO (1) WO2017088253A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493245A (zh) * 2018-05-23 2018-09-04 江苏能华微电子科技发展有限公司 一种常闭型氮化镓hemt器件
CN108511522A (zh) * 2018-03-16 2018-09-07 英诺赛科(珠海)科技有限公司 p-GaN基增强型HEMT器件
CN108649065A (zh) * 2018-05-31 2018-10-12 江苏能华微电子科技发展有限公司 一种常关型氮化镓hemt器件及其制备方法
CN109216447A (zh) * 2017-06-30 2019-01-15 晶元光电股份有限公司 半导体元件
CN110797441A (zh) * 2019-11-18 2020-02-14 华南理工大学 具有InGaN/GaN/AlGaN/GaN量子阱的LED外延薄膜及其制法与应用
CN112635557A (zh) * 2020-12-25 2021-04-09 广东省科学院半导体研究所 一种堆叠栅极结构的GaN基常关型HEMT器件
CN113287200A (zh) * 2021-04-12 2021-08-20 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
WO2021196602A1 (zh) * 2020-03-30 2021-10-07 苏州晶湛半导体有限公司 半导体结构
WO2024046026A1 (zh) * 2022-08-31 2024-03-07 华为技术有限公司 一种制备半导体器件的方法和装置以及半导体器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649048A (zh) * 2018-07-10 2018-10-12 南方科技大学 一种单片集成半导体器件及其制备方法
CN111293173A (zh) * 2018-12-10 2020-06-16 黄山学院 一种硅基氮化镓增强型hemt器件及其制备方法
CN113451128B (zh) * 2021-06-29 2022-05-10 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及制备方法
CN113451129B (zh) * 2021-06-29 2022-05-10 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及制备方法
CN113628964B (zh) * 2021-08-04 2024-03-12 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN113628962B (zh) * 2021-08-05 2024-03-08 苏州英嘉通半导体有限公司 Ⅲ族氮化物增强型hemt器件及其制造方法
CN116314321A (zh) * 2023-03-24 2023-06-23 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346197A (zh) * 2013-06-24 2013-10-09 华中科技大学 一种高响应度的AlGaN基量子阱红外探测器及其制备方法
CN103972284A (zh) * 2013-01-30 2014-08-06 瑞萨电子株式会社 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
CN101252088B (zh) * 2008-03-28 2010-04-14 西安电子科技大学 一种增强型A1GaN/GaN HEMT器件的实现方法
CN102916043B (zh) * 2011-08-03 2015-07-22 中国科学院微电子研究所 Mos-hemt器件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972284A (zh) * 2013-01-30 2014-08-06 瑞萨电子株式会社 半导体器件
CN103346197A (zh) * 2013-06-24 2013-10-09 华中科技大学 一种高响应度的AlGaN基量子阱红外探测器及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216447A (zh) * 2017-06-30 2019-01-15 晶元光电股份有限公司 半导体元件
CN109216447B (zh) * 2017-06-30 2023-06-02 晶元光电股份有限公司 半导体元件
CN108511522A (zh) * 2018-03-16 2018-09-07 英诺赛科(珠海)科技有限公司 p-GaN基增强型HEMT器件
CN108493245A (zh) * 2018-05-23 2018-09-04 江苏能华微电子科技发展有限公司 一种常闭型氮化镓hemt器件
CN108493245B (zh) * 2018-05-23 2024-03-26 江苏能华微电子科技发展有限公司 一种常闭型氮化镓hemt器件
CN108649065A (zh) * 2018-05-31 2018-10-12 江苏能华微电子科技发展有限公司 一种常关型氮化镓hemt器件及其制备方法
CN110797441A (zh) * 2019-11-18 2020-02-14 华南理工大学 具有InGaN/GaN/AlGaN/GaN量子阱的LED外延薄膜及其制法与应用
CN110797441B (zh) * 2019-11-18 2024-04-19 华南理工大学 具有InGaN/GaN/AlGaN/GaN量子阱的LED外延薄膜及其制法与应用
WO2021196602A1 (zh) * 2020-03-30 2021-10-07 苏州晶湛半导体有限公司 半导体结构
CN112635557A (zh) * 2020-12-25 2021-04-09 广东省科学院半导体研究所 一种堆叠栅极结构的GaN基常关型HEMT器件
CN113287200A (zh) * 2021-04-12 2021-08-20 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
WO2024046026A1 (zh) * 2022-08-31 2024-03-07 华为技术有限公司 一种制备半导体器件的方法和装置以及半导体器件

Also Published As

Publication number Publication date
CN106783994B (zh) 2019-08-23
WO2017088253A1 (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106783994A (zh) 一种抑制电流崩塌效应的增强型hemt器件及其制备方法
US11152499B2 (en) Nitride semiconductor device and method for manufacturing same
US11171228B2 (en) Nitride semiconductor device and method for manufacturing the same
US11222969B2 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
US10270436B2 (en) Transistors having on-chip integrated photon source or photonic-ohmic drain to facilitate de-trapping electrons trapped in deep traps of transistors
CN104377241B (zh) 功率半导体器件及其制造方法
US7842974B2 (en) Gallium nitride heterojunction schottky diode
CN108110054B (zh) 一种GaN基HEMT器件及其制备方法
US20180248027A1 (en) Semiconductor device
Zhou et al. p-GaN gate enhancement-mode HEMT through a high tolerance self-terminated etching process
US8330187B2 (en) GaN-based field effect transistor
TW201419546A (zh) 電晶體與其形成方法與半導體元件
JP5166576B2 (ja) GaN系半導体素子の製造方法
US20150123170A1 (en) HEMT-Compatible Lateral Rectifier Structure
CN106033724A (zh) Iii族氮化物增强型hemt及其制备方法
JP2011233612A (ja) 半導体装置及びその製造方法
CN108649071A (zh) 半导体器件及其制造方法
CN109980000A (zh) 增强型高电子迁移率晶体管元件及其形成方法
CN107768248A (zh) GaN基增强型HEMT器件的制备方法
CN108231880B (zh) 一种增强型GaN基HEMT器件及其制备方法
CN112018176A (zh) 一种半导体器件及其制造方法
CN106206309A (zh) 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN102856374A (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN111223933A (zh) 一种提高GaN增强型MOSFET阈值电压的新型外延层结构
JP5509544B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240124

Address after: Building 7, Semiconductor Science and Technology Park, Gaoxin Fifth Road, Fuzhou High tech Industrial Development Zone, Fuzhou City, Jiangxi Province, 344099

Patentee after: Jiangxi yuhongjin Material Technology Co.,Ltd.

Country or region after: China

Address before: 215123, Suzhou, Jiangsu province Suzhou Industrial Park alone villa lake high Parish, if the waterway 398

Patentee before: SUZHOU INSTITUTE OF NANO-TECH AND NANO-BIONICS (SINANO), CHINESE ACADEMY OF SCIENCES

Country or region before: China

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240408

Address after: Building 7, Semiconductor Science and Technology Park, Gaoxin Fifth Road, Fuzhou High tech Industrial Development Zone, Fuzhou City, Jiangxi Province, 344099

Patentee after: Jiangxi Yuhongjin Chip Technology Co.,Ltd.

Country or region after: China

Address before: Building 7, Semiconductor Science and Technology Park, Gaoxin Fifth Road, Fuzhou High tech Industrial Development Zone, Fuzhou City, Jiangxi Province, 344099

Patentee before: Jiangxi yuhongjin Material Technology Co.,Ltd.

Country or region before: China