CN1067755A - 具有替换主控器立卡连接器的个人计算机 - Google Patents
具有替换主控器立卡连接器的个人计算机 Download PDFInfo
- Publication number
- CN1067755A CN1067755A CN92103358A CN92103358A CN1067755A CN 1067755 A CN1067755 A CN 1067755A CN 92103358 A CN92103358 A CN 92103358A CN 92103358 A CN92103358 A CN 92103358A CN 1067755 A CN1067755 A CN 1067755A
- Authority
- CN
- China
- Prior art keywords
- bus
- processor
- motherboard
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Information Transfer Systems (AREA)
Abstract
为一个系列I计算机系统提供替换总线主控。
在系列I计算机系统中通过一个插卸容易的插件卡
将一个替换总线主控制器连到计算机系统,该插件架
通过一系列一个或几个可插的、内连的卡配套连接一
个计算机系统母板连接器直接与计算机系统的处理
器和存贮器连接。
Description
本发明与个人计算机有关,具体地说与这样一种个人计算机有关,在这种个人计算机中,由于采用了一些经母板连接器和立卡连接器直接连接的替换总线主控制器因此提高了局部处理器总线的接口能力,从而扩大了专门为用于不同总线结构的总线主控制器而设计的软件和各种部件的用途,因此,ATTM和兼容结构能从为微通道(Micro ChannelTM)结构生成的程序中得到好处。
一般说来,个人计算机,尤其是用国际商用机器公司(IBM)的个人计算机,在当今社会的许多方面已得到普遍的使用。个人计算机系统可以分成台式的、落地式的和便携式的微型计算机,这些微计算机通常由一个具有一个单独的系统处理器和易失的和非易失的存贮器的系统机、一个监视器、一个键盘、一个或几个软磁盘驱动器、一个硬磁盘存储器和一个可选用的打印机组成的。这些系统的区别之一是一块用来提供各部件之间相互连接的母板或系统板有所不同。这些系统主要是根据为单独用户提供独立的计算能力,价格比较便宜以适合于个人或小机关使用和购买来设计的。这种个人计算机系统的例子有IBM公司的PC ATTM(PERSONAL COMPUTER ATTM)和IBM公司的PS/2TM(PERSONAL SYSTEM/2TM)型25,30,L40SX,50,55,65,70,80,90和95。上面提到的和本文中所有用TM标记的都是IBM的商标。
这些计算机系统可以分为两大系列。第一个系列通常称为系列Ⅰ型,使用以IBM PC AT和其他与IBM兼容的机器为代表的总线结构。第二个系列称为系列Ⅱ型,使用以IBM的PS/2型50到95计算机为代表的IBM公司的微通道(MICRO CHANNELTM)总线结构。
系列Ⅰ型的早期产品一般使用通用的INTEL8086或8088微处理器作为系统处理器。这些处理器具有1兆字节的存贮器的寻址能力。后来的系列Ⅰ型和系列Ⅱ型典型地使用高速的INTEL80286,80386和80486微处理器,这些微处理器能工作于实址接模式以模拟速度较低的INTEL微处理器(例如8086),也可以工作于保护模式,以对某些工作模式使寻址能力可以从1兆字节扩展到4兆字节。本质上,INTEL的80286,80386和80486微处理器的实址模式特性提供了与为8086和8088微处理器写的软件兼容的硬件。
随着个人计算机技术的发展,总线从8位扩展到十六位并最终扩展到三十二位,更高速度的微处理器能够工作在实址和保护模式,已经通过把个人计算机的结构分成各不相同的总线区来寻找更高的实现能力。更准确地说,在早期IBM PC计算机系中,被称为扩展总线的实质上是直接扩展微处理器8086或8088的连接和按需要对信号进行缓冲和多路分配。以后,当AT总线规范发表并得到广泛使用(也称为工业标准结构或ISA)时,隔开微处理器和总线之间的几乎直接连接才在为可能,从而出现了所谓局部处理器总线,而扩展总线则改名为输入/输出总线。
一般,为了增强性能,局部处理器总线运行的时钟速度要比输入/输出总线的高(时钟速度用Hz来表示)。通过用直接存贮器存取(DMA)中断方式,IBM AT结构也有提供了在输入/输出总线上可以有几个微处理器运行的可能性。
由于增强执行能力仍然是一个目的,而对于微处理器来说,也已采用了更高的时钟速度,所以已开展新的战略,要求系列Ⅱ的能力可以殖入到系列Ⅰ系统。为了做到这点,总线主控制器控制是必需的。从这开始,通过重新设计母板和对电路进行不实用的、不合适的和代价大的修改已达到了以上要求。通道连接不是优选的,尤其是在AT总线系统中,由于在AT总线上总线控制很难实现,引入多路总线主控制器而仍保持兼容性几乎是不可能的。修改连接器会使插件板空间的很大区域不能派用处。
C.Heath和W.:.Rosch写的“微通道结构手册”和(“The Micro ChannelTMArchtecture Handbllk”)和W.L.Rosch写的“The Winn Rosch Hardware Bible”都由Bracly出版,报道和阐明了总线结构和其他部件及系统,例如替换总线主控制器,正如本发明所期待的那样。
考虑到上文,本发明提供了使用系列Ⅰ计算机系统结构来实现系列Ⅱ的性能和能力。这是一个配有一些直接连接的母板插口的系统,这些插口用来接纳局部处理器总线和输入/输出总线。
图1为体现本发明的个人计算机系统的透视图;
图2是图1的个人计算机系统中某些部件的分解透视图,其中包括:一个机架,一个盖子,一块母板,一块立式插件板(主卡)接口连接器以及后面板,图中示出了这些部件之间的组合关系;
图3是母板、立式插件板,后面板和部分机架的透视图;图中示出了它们之间的组合关系;
图4是母板和立式插件板之间组合关系的透视图;
图5是图1、2、3、4的个人计算机系统的某些部件的示意图;
图6为示意性的表示一个替换总线主控制器控制局部处理器的能力的实现方块图。
以下将参照显示本发明的具体实例的附图对本发明给予充分的叙述,在叙述之前必须明白,熟悉本技术领域的人可以修改本文中叙述的发明,仍能获得满意的结构。因此,以下的任何只是对熟悉有关技术的人们作示例性的说明,并不是对权利要求可规定的本发明有详细参照附图,图1中展示了一个采用本发明的微型计算机,图中标为10。如上所述,计算机10可以有一个与之配合的监视器11,键盘12和打印机或绘图机14。如图2所示,计算机10有一个盖子15,它与机架19一起确定了一个封闭的、屏蔽的空间,用来容纳电驱动的处理和存贮数字数据的数据处理和存贮部件。这些部件中至少某些是装在多层的平面插件板亦即母板20上,而母板20装在机架19上,为计算机10的各部件提供电连接。除此之外,还有如软盘驱动器、各种直接存取存贮器、辅助卡或插件等其他组合部件。机架19有一个底座和一块后面板,如图2中所示,机架19至少还设有一个开口舱室22,用来安置像磁盘或光盘驱动器那样的数据存贮装置、一个磁带备用驱动器等。在图示的结构中,一个上部的舱22适合于安装第一种尺寸(如3.5英寸驱动器)的外围驱动器。一个软盘驱动器可以装入上部舱22中。如所周知,软盘驱动器是一种可装卸的介质直接存取存贮装置,能接受插入的磁盘,用磁盘来接收、存贮和传递数据。
在叙述本发明的上述结构以前,回顾一下个人计算机系统10的工作概况是值得的。参考图5,图中展示了变形的系列Ⅰ个人计算机系统的方块图,用来说明按照本发明的图2中的计算机系统10的各种部件,包括装在母板20上的元件和母板与输入/输出(I/O)槽的连接以及个人计算机系统的其他硬件。直接接到母板20的是系统中央处理单元32(CPU)。虽然任何适当的微处理器都能用作CPU32,但Intel80386是一个较合适的微处理器。CPU32硬连接到高速CPU局部总线,此总线包括地址总线34,控制总线36和数据总线38。
除了处理器32以外,还有协处理器40、处理器支援组件42和I/O控制器及DMA44,它们都接到由地址总线34、控制总线36、数据总线38组成的局部总线上。在操作中,局部总线提供信号到两个分开的缓存器46和48,它们分别控制地址和数据总线的数据流。缓存器46和48的输出和提供AT总线控制的处理器支持组件42的输出一起生成完整的AT地址总线、AT数据总线和AT控制总线,通常称为I/O总线或者称为扩展总线。
处理器支持组件42实际上具有许多全逻辑连接,但在图5中没有画出,其功能类似于母板的控制中心。它提供的信号控制所有的缓存器、存贮器缓存器和AT总线缓存器。首先,处理器支持组件42检查由处理器32生成的各个周期,确定那个周期是为某个局部装置(例如,I/O控制器、存贮器或许协处理器)生成的,还是应该送到AT总线上进行操作。所以除了生成AT控制总线外处理器支持组件42还协调与协处理器40和存贮器、I/O和DMA控制器件、还有AT总线缓存器46和48的交接。AT总线缓存器,正如本发明所期待的,是执行再驱动或锁存作用的逻辑缓存器。
图5中I/O和DMA控制器44是一个与母板20一起使用的单独装置。它挂到局部地址总线34上,和挂到图5中没有画出的一个窄数据总线上。I/O控制器44在各个DMA周期期间接管控制,将目的地址放于局部总线上,然后通过地址缓存器46再驱动,输出到AT总线。此外,I/O控制器44为许多独立和大规模集成电路(LSI)组件(包括在终端56处的8042键盘控制器、16450串行口控制器、82077磁盘控制器、实时时钟和鼠标器提供接口。I/O控制器44还直接提供并行口输出端。该组件为各种LST组件提供总线地址译码,而不需要前端的地址译码。在母板20或立卡23中希望有一个仲裁器(未画出),用来选择和按优先权控制局部总线。作为一个例子,处理器支持组件42能提供这种功能。
在此新发明中,AT总线信号送到有五个连接卡槽24,25,26,27和28的立卡23。在图3和图4中看得最清楚。局部地址总线34、局部部总线控制36和局部数据总线38也连接到立卡连接器50。连接器50用来接受插入式立卡23。用作选择控制器或总线控制器的插入件,可以插入立卡23的一个立卡槽内,当门与AT系统的局部总线通信。立卡23为系列Ⅰ的各种操作额外提供了系列Ⅱ级的功能。
在图5中,CPU32通过缓存器55连到易失随机存贮器,(图中示为SIMM S52,单列直插式存贮器模块)和BIOSS ROM54(基本输入输出系统ROM)。ROM54存储了输给CPU32的基本输入/输出操作指令。BIOS ROM54存有执行I/O装置(例如在终端56连接的键盘、串行口、磁盘、并行口、实时时钟和鼠标器)与微处理器32的操作系统(连同I/O控制器和DMA 44)之间交接的BIOS。存在ROM54中的指令能拷贝入SIMM′s52的RAM中以减少BIOS的执行时间。
与局部缓存的地址和数据总线连接的还有各种I/O部件,例如一个视频信号处理器58(VSP),这个VSP附有存贮字符信息和图形或图象信息的图形视频存储器60。经视频处理器58处理后的视频信号经过一个数字/模拟转换器(DAC)62转换后送到在终端56原一个监视器或其他显示装置。
虽然下文具体参照图5和图6所示的系统方块图对本发明进行说明,但必需了解,本发明的设备和方法可以使用具有其它硬件配置的母板。例如系统处理器可以是Intel80486微处理器。
转入详细叙述执行方块图图6以前,首先考虑由个人计算机提供的所谓多路控制器或总线控制的支持是适当的。正如本文中设想的,一个“主控制器”(“master”)就是一个处理器或任何为了获得总线控制从而驱动总线上的地址、数据和控制信号而设计的电路。有了这种能力就能使一个主控制器在系统存贮器和其他装置之间传递信息。
能够互相替换的主控制器通常能分成三种类型:系统主控制器(常常是CPU)、DAM控制器、和总线主控制器。系统主控制器控制和管理系统配置。在系统中,这通常是系统设定的主控制器。系统设定的主控制器拥有总线,如果没有别的主控制器需要总线的话。DMA主控制器是一个专用的主控制器,它在DMA从设备和存贮器从设备之间传递数据,并不对总线进行仲裁,但为仲裁器的DMA从属设备服务。如这里使用的,一个总线主控制器仲裁总线的使用,并且用一个I/O从设备或存贮器从设备支持信息传递。
往往会对是什么使一个装置成为一个总线主控制器的发生误解,因为总线主控制器不一定要求是一个处理器。并且,当一个总线主控制器占有总线时,可以要求另一个总线主控制器作为一个从设备响应。一个总线主控制器的特征是,它具有由仲裁得到控制总线的能力和控制执行一个所规定的总线周期的能力。
一般有三种类型的总线主控制器:全功能控制器、特殊功能控制器、和可编程特殊功能控制器。它们之间的主要差别是灵活性、功能和价格。全功能总线主控制器最灵活,具有的功能最多,同时也是最贵的。一般,一个全功能总线主控制器有它自己的可编程CPU,并能控制所有的系统资源,包括操作系统软件。特殊功能控制器的灵活性最小,功能最少,价格也最便宜。一般,一个特殊功能控制器使用逻辑电路而不是CPU执行一个具体功能,但几乎不需要其他主控制器帮助。可编程特殊功能控制器介于以上两者之间。特殊功能控制器和可编程特殊功能控制器的主要差别是修改总线主控制器的功能和/或执行特性的能力。这种修改可以用处理单元或可设置(settable)寄存器来实现。
在IBM的PS/2生产线上引入微通道结构后,真正的总线主控制能力就能实现。微通道和AT主控制器能力之间的主要差别是合理共享总线的硬件调集仲裁过程、预排空方法、和一个好的算法。AT结构的总线主控需要解决总线控制和由于存贮器刷新周期而丢失数据的问题,这些都不是简单的任务。
由Dr.Pat A.Bowlds写的讲义“微通道结构:个人计算的革命”(Micro Channel Architecture:Revolution in Personal Computing),由Van Nostrand Reinhold发表,文中广泛讨论了主控制器、部件和仲裁问题,与本发明期待的一样。
图6的实施方块图就方框图而言是高于图5的另一个层次的方框图。图中除了展示了局部地址、数据和控制总线78以外还展示了通过处理器支持组件74和地址和数据缓存器76输出的AT总线70。特别画出的局部总线装置是一个I/O控制器或一个电路内仿真器(ICE)80,它是通过立卡连接器50挂到局部地址、数据和控制总线78上。它直接挂到处理器接口总线,在ICE80的情况中,在母板上的微处理器72被禁止,整个母板(如母板20)由电路内仿真器通过立卡连接器50加以运行。
在局部总线装置80的情况中(例如一个I/O控制器),不管是SCSI控制器还是一个网络,使这个具体装置可暂时接管处理器局部总线78的控制。加到局部地址、数据和控制总线78上的信号将看作是从处理器72输出,经支持组件74和地址及数据缓存器76处理的标准处理器输出。这样,就可以用不是装在母板上的基本处理器72的另外一个机构通过局部总线78对一个挂在AT上的设备进行访问。这种方式中,立卡接口50具有AT总线信号和处理器总线信号。首先,被连接的立卡希望只使用AT总线信号,但能够接受挂到处理器总线上的替换主控制器而不必重新设计平面插件板。如果某些没有考虑到的话,就需要一块经修改的立卡。
如果需要与一个ICE合作,可用一个独特的卡来实现,该卡插在修改后的立卡23上,而立卡23又插在主卡连接器50上,实际上就从立卡连接器转掐到电路内部仿真器(ICE)的印刷腿上。在局部I/O装置情况中,也能用一个经修改的立式来实现,该卡应具有,例如,四个AT总线连接器和一个接受局部总线装置的特殊连接器。作为一个例子,可以将一个局部SCSI装置设计成一块独立的插件,插入特殊的主卡。若没有本发明的贡献则一个标准I/O控制器(如SCSI装置)需要两个代码版本,它们分别管理系列Ⅱ总线结构和系列Ⅰ结构,不必要地增加了操作系统的路径长度。
系列Ⅰ和系列Ⅱ的实施之间在代码体系上有一些本质差别。在一个系列Ⅰ结构中,操作系统和BIOS都必需识别要传输的数据,并且除了SCSI控制器以外(假设该控制器是在使用中的部件),还对DMA控制器编程。在两种情况中,操作系统和BIOS根据硬件操作,使DMA控制器和SCSI控制器就绪,得到同步,准备传输数据。在具有系统控制块体系的系列Ⅱ结构情况中,操作系统和BIOS收集要传输的数据区,生成一些命令序列,将一个控制块或一系列连接在一起的控制块写入存贮器。然后告诉总线当控制器任务表在存贮器的某一点上开始,这样,总线主控制器将不仅使数据前后移动而且从主存贮器拉出这些命令。这些命令能被链结在一起,因此操作系统将使它经历一个相同的码径(code path)的次数减至最小。同时也减少了I/O控制器与系统间发生的中断数。在操作系统中中断码径长度很长,必须关注,因为这会降低整个系统的性能,尤其是在中断很频繁时。
虽然系列Ⅰ总线结构确实允许各主控制器接管局部总线的控制,但存在着某些性能限制,因为最小周期的时间约为375ns。通过立卡连接器局部总线装置访问存贮器的时间大约在100-200ns之间(取决于周期的类型)。这就允许数据根据一个I/O控制器在立卡上执行的情况,从这个I/O控制器到主存贮器来回移动。这就约对需要有一个电路内仿真器挂到系统上,接管系统的控制,因为电路内仿真器需要全速运行,这是挂到局部总线上的附加装置能够达到的,而系列Ⅰ总线的主控制器的能力却实现不了。
由于AT总线不适应具有多路系统结构的主控制能力,因此主控制就受到某些限制。它没有微通道结构完善,例如,微通结构具有系统控制块。最希望要的部件的类型是用现存的认识这个具体部件的软件完全支持的那种类型。这保证了在系列Ⅰ平台(Platform)上直接向前进级,而不用作特别的硬件再设计。
连接器的逻辑模型包括提供局部总线和AT总线。连接器50接收偈局部MIO和A那样的信号,这些信号都是局部总线信号。有一组经定义的信号由大体处于一个典型的连接器中央的AT总线发出。局部地址总线一般接在连接器的一端,而局部数据总线一般接在连接器的另一端。在连接器的两端还有各种控制信号。连接位置取决于多级电路配置中的连接器本体是否容易。因此,要根据母板设计进行具体实施确定这些信号要加到连接器接口的什么位置。
通过花费不大地在立卡连接器50上附加50或60个信号和在母板20上附加一些简单的多路电路(包括一对三态驱动器和一个上拉电阻)就可以实现本发明提供的功能。
将处理器总线拉到立卡的其他附加好处是测试和调试时容易对AT或I/O总线及处理器总线进行访问。还有,现在计算机系统技术发展水平所必需的处理器仿真通过接口(而不通过特别的连接电路)能够实现。
在附图和详细说明中提出了本发明的一个优选实例,虽然使用了一些专门术语,但说明中所用的术语只是一般性的和描述性的,并不是限制性的。
Claims (11)
1、通过一个母板接口提供替换总线主控的一个设备,其特征为该设备包括:
一个计算机,所述计算机具有的计算机元件包括:一个处理器、存贮器、局部处理器总线、用来接收从处理器沿局部处理器总线发来的信号和根据所接收的信号产生一个由输入/输出装置处理的输出信号的缓存装置、用来接收输出信号的输入/输出总线、以及支持计算机元件的母板,该母板包括局部处理器总线和输入/输出总线;
由母板支持的连接器装置,该装置连到局部处理器总线和输入/输出总线,用来接受两个或几个输入/输出装置,它们中的任一个不是直接连到局部处理器总线就是直接连到输入/输出总线上,因此提供了一个母板接口,使得直接连到局部处理器总线的一个输入/输出装置对局部处理器总线具有替换总线主控能力。
2、在权利要求1中所规定的通过母板接口提供替换总线主控的设备,其特征为:
直接连到局部处理器总线的一个输入/输出装置是一个电路内仿真器,它禁止计算机的处理器工作,并通过直接连到局部处理器总线的连接器装置控制整个母板。
3、具有运算元件的一个微计算机系统,其特征为该系统包括,
一个局部处理器;
一个处理器总线,用来携带发至处理器或从处理器发出的地址、数据和控制信号;
连到处理器总线的和受局部处理器控制的易失的和易失的存贮器;
一个母板,用来支持局部处理器和处理器总线;
一个输入/输出控制器,它受母板支持,用来控制一个输入/输出单元;
缓存装置,连到处理器总线以接收处理器信号,用来产生各种输出信号;
一个输入/输出总线,用来接收来自缓存装置的输出信号;
一个母板连接器,受母板支持,连到处理器总线和输入/输出总线;
一个立卡,它与母板连接器接合,用来通过母板连接器接收从处理器直接发出的信号和接收从缓存器装置发出的输出信号;
一个立卡上的第一柱槽,用来连接第一输入/输出装置,接收其输出信号;和
一个立卡上的第二插槽,用来连接第二输入/输出装置,接收处理器信号,从而为微计算机系统的局部处理器提供了一个总线主控装置的替代装置。
4、在权利要求3中规定的一个微计算机系统,其特征是:第二输入/输出装置是一个电路内仿真器,用来接收通过母板连接器发来的处理器信号,以使直接占用微计算机的操作系统,提供一个控制由微计算机系统母板支持的处理器和易失和非易失的存贮器的操作的总线主控器。
5、在权利要求3中规定的微计算机系统,其特征是:测试和调试设备直接连到母板连接器与微计算机操作元件直接相接以确定由母板支持的微计算机系统的操作效果。
6、在权利要求3中规定的微计算机系统,其特征是:测试和调试设备连接到立卡通过插在母板连接器中的立卡与包括处理器总线和输入/输出总线在内的微计算机系统直接相连。
7、在权利要求3中规定的微计算机系统,其特征为:有一个处理器仿真器附加到由母板连接器提供的连接上,与微计算机系统直接接触。
8、一个具有系列Ⅰ结构、能接受一个系列Ⅱ的开发装置来控制系列Ⅰ结构的微计算机,其特征为:有一个处理器挂到局部总线上,与处理从所包含的存贮器来的信号和到所包含的存贮器去的信号的系列I结构结合,用来对一个直接挂到总线上的输入/输出装置进行操作,用改进的母板来支持处理器、局部总线结构、存贮器和所包含的输入/输出装置,所采用的连接器结构,为对系列Ⅰ体系结构微计算机的存贮器进行控制和独立操作的系列Ⅱ的装置或系列Ⅰ和系列Ⅱ的装置提供直接连接。
9、在权利要求8中规定的微计算机,其特征为:系列Ⅰ结构是与AT结构兼容的结构,而系列Ⅱ结构是与AT结构不兼容的结构。
10、在权利要求8中规定的微计算机,其特征为:系列Ⅰ结构是以AT结构为代表的结构,而系列Ⅱ结构是以微通道结构为代表的结构。
11、一个计算机系统,其特征为:有一个第一结构的平台,它包括一个处理器和存贮器,具有一个支持处理器和存贮器的母板,该母板用硬连线来接受第二结构平台的一个插入装置,用来在存贮器和该装置之间传递信息,计算机系统的结构平台和该装置的结构平台是不同的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US71323291A | 1991-06-10 | 1991-06-10 | |
US713,232 | 1991-06-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1067755A true CN1067755A (zh) | 1993-01-06 |
CN1031607C CN1031607C (zh) | 1996-04-17 |
Family
ID=24865319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN92103358A Expired - Fee Related CN1031607C (zh) | 1991-06-10 | 1992-05-08 | 具有替换主控制器立卡连接器的个人计算机 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5655106A (zh) |
EP (1) | EP0522695A1 (zh) |
JP (2) | JP3232515B2 (zh) |
KR (1) | KR950005207B1 (zh) |
CN (1) | CN1031607C (zh) |
CA (1) | CA2067599A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0590175B1 (de) * | 1992-09-28 | 1996-07-24 | Siemens Aktiengesellschaft | Prozesssteuerungssystem |
US5935227A (en) * | 1997-09-24 | 1999-08-10 | Intel Corporation | Computer system including a riser card with multiple inter-component cabling elimination features |
JPH11259605A (ja) | 1998-01-08 | 1999-09-24 | Tdk Corp | Pcカード |
US6357023B1 (en) * | 1998-04-08 | 2002-03-12 | Kingston Technology Co. | Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air |
US6178526B1 (en) | 1998-04-08 | 2001-01-23 | Kingston Technology Company | Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board |
US6351827B1 (en) * | 1998-04-08 | 2002-02-26 | Kingston Technology Co. | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard |
US6889280B1 (en) * | 2000-06-30 | 2005-05-03 | Intel Corporation | Motherboard extension features to provide plug and play information |
US7050965B2 (en) * | 2002-06-03 | 2006-05-23 | Intel Corporation | Perceptual normalization of digital audio signals |
US6868467B2 (en) * | 2003-07-03 | 2005-03-15 | Dell Products L.P. | Information handling system including a bus in which impedance discontinuities associated with multiple expansion connectors are reduced |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3902162A (en) * | 1972-11-24 | 1975-08-26 | Honeywell Inf Systems | Data communication system incorporating programmable front end processor having multiple peripheral units |
US4056843A (en) * | 1976-06-07 | 1977-11-01 | Amdahl Corporation | Data processing system having a plurality of channel processors |
US4313160A (en) * | 1976-08-17 | 1982-01-26 | Computer Automation, Inc. | Distributed input/output controller system |
US4363094A (en) * | 1977-12-29 | 1982-12-07 | M/A-COM DDC, Inc. | Communications processor |
US4447878A (en) * | 1978-05-30 | 1984-05-08 | Intel Corporation | Apparatus and method for providing byte and word compatible information transfers |
US4291370A (en) * | 1978-08-23 | 1981-09-22 | Westinghouse Electric Corp. | Core memory interface for coupling a processor to a memory having a differing word length |
US4309754A (en) * | 1979-07-30 | 1982-01-05 | International Business Machines Corp. | Data interface mechanism for interfacing bit-parallel data buses of different bit width |
US4287563A (en) * | 1979-11-13 | 1981-09-01 | Motorola, Inc. | Versatile microprocessor bus interface |
US4328543A (en) * | 1980-03-25 | 1982-05-04 | Ibm Corporation | Control architecture for a communications controller |
US4443846A (en) * | 1980-12-29 | 1984-04-17 | Sperry Corporation | Dual port exchange memory between multiple microprocessors |
US4495564A (en) * | 1981-08-10 | 1985-01-22 | International Business Machines Corporation | Multi sub-channel adapter with single status/address register |
US4470100A (en) * | 1981-12-21 | 1984-09-04 | Storage Technology Partners | Printed circuit board connector for use in computer systems |
US4509113A (en) * | 1982-02-02 | 1985-04-02 | International Business Machines Corporation | Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation |
US4633392A (en) * | 1982-04-05 | 1986-12-30 | Texas Instruments Incorporated | Self-configuring digital processor system with logical arbiter |
US4680732A (en) * | 1982-07-23 | 1987-07-14 | Ncr Corporation | Interface circuit for connecting peripheral equipment to a computer terminal |
DE3236603C1 (de) * | 1982-10-02 | 1983-09-29 | Scheidt & Bachmann GmbH, 4050 Mönchengladbach | Vorrichtung zur Ausgabe von unterschiedlichen Wertmarken |
US4631666A (en) * | 1982-10-25 | 1986-12-23 | Burroughs Corporation | Data transfer network for variable protocol management |
US4590556A (en) * | 1983-01-17 | 1986-05-20 | Tandy Corporation | Co-processor combination |
US4679166A (en) * | 1983-01-17 | 1987-07-07 | Tandy Corporation | Co-processor combination |
US4647123A (en) * | 1983-02-07 | 1987-03-03 | Gulf & Western Manufacturing Company | Bus networks for digital data processing systems and modules usable therewith |
US4575793A (en) * | 1983-08-19 | 1986-03-11 | Cxi, Inc. | Personal-computer to 3270 system interfacing apparatus |
US4704599A (en) * | 1984-06-20 | 1987-11-03 | Kimmel Arthur T | Auxiliary power connector and communication channel control circuit |
US4683550A (en) * | 1984-07-30 | 1987-07-28 | Burr-Brown Corporation | Personal computer instrumentation system including carrier board having bus-oriented plug-in instrumentation modules |
US4688168A (en) * | 1984-08-23 | 1987-08-18 | Picker International Inc. | High speed data transfer method and apparatus |
JPS6188538A (ja) * | 1984-10-05 | 1986-05-06 | Fujitsu Ltd | 半導体装置 |
US5101478A (en) * | 1985-06-28 | 1992-03-31 | Wang Laboratories, Inc. | I/O structure for information processing system |
US4631637A (en) * | 1985-12-23 | 1986-12-23 | Burroughs Corporation | Dual backplane interconnect system |
US4937785A (en) * | 1985-12-31 | 1990-06-26 | Schlumberger Technologies, Inc. | Visual signal processing backplane bus |
US4831620A (en) * | 1986-07-28 | 1989-05-16 | Bull Hn Information Systems Inc. | Controller for controlling multiple LAN types |
US4787029A (en) * | 1986-09-29 | 1988-11-22 | Gte Communication Systems Corporation | Level converting bus extender with subsystem selection signal decoding enabling connection to microprocessor |
GB2206452B (en) * | 1987-06-23 | 1991-01-09 | Burr Brown Ltd | Printed circuit board topography for high speed intelligent industrial controller |
US5025412A (en) * | 1988-02-17 | 1991-06-18 | Zilog, Inc. | Universal bus interface |
US4991085A (en) * | 1988-04-13 | 1991-02-05 | Chips And Technologies, Inc. | Personal computer bus interface chip with multi-function address relocation pins |
US5129090A (en) * | 1988-05-26 | 1992-07-07 | Ibm Corporation | System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration |
US4885482A (en) * | 1988-07-13 | 1989-12-05 | Compaq Computer Corporation | Multiple computer interface circuit board |
US5083259A (en) * | 1988-12-07 | 1992-01-21 | Xycom, Inc. | Computer bus interconnection device |
US5163833A (en) * | 1989-04-14 | 1992-11-17 | Digital Communications Associates, Inc. | Dual personal computer architecture peripheral adapter board |
US5162675A (en) * | 1989-04-14 | 1992-11-10 | Digital Communications Associates, Inc. | Dual personal computer architecture peripheral adapter board and circuit |
US4924355A (en) * | 1989-04-25 | 1990-05-08 | Dell Corporate Services Corporation | Personal computer having expansion card adapter bracket |
IT1230238B (it) * | 1989-06-08 | 1991-10-18 | Bull Hn Information Syst | Adattatore di interfaccia da vme a multibus ii. |
US5170481A (en) * | 1989-06-19 | 1992-12-08 | International Business Machines Corporation | Microprocessor hold and lock circuitry |
US4971563A (en) * | 1989-07-27 | 1990-11-20 | Wells Iii William M | Modular backplane assemblies for computers |
US4979075A (en) * | 1989-10-12 | 1990-12-18 | Compuadd, Corporation | Method and apparatus for controlling circuit expansion for consumer electronic systems |
US5109517A (en) * | 1990-10-09 | 1992-04-28 | Ast Research, Inc. | System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer |
US5043877A (en) * | 1990-10-12 | 1991-08-27 | International Business Machines Corp. | Architecture converter for slave elements |
US5301343A (en) * | 1990-12-31 | 1994-04-05 | International Business Machines Corp. | System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus |
US5174762A (en) * | 1991-11-01 | 1992-12-29 | Hewlett Packard Company | Circuit board adapter for computer system |
US5295247A (en) * | 1992-04-17 | 1994-03-15 | Micronics Computers, Inc. | Local IDE (integrated drive electronics) bus architecture |
US5325270A (en) * | 1992-05-29 | 1994-06-28 | Telco Systems, Inc. | Modular backplane |
-
1992
- 1992-04-29 CA CA002067599A patent/CA2067599A1/en not_active Abandoned
- 1992-05-08 KR KR1019920007765A patent/KR950005207B1/ko not_active IP Right Cessation
- 1992-05-08 CN CN92103358A patent/CN1031607C/zh not_active Expired - Fee Related
- 1992-05-13 JP JP12057092A patent/JP3232515B2/ja not_active Expired - Fee Related
- 1992-05-21 EP EP92304649A patent/EP0522695A1/en not_active Withdrawn
-
1994
- 1994-06-23 US US08/265,551 patent/US5655106A/en not_active Expired - Fee Related
-
2001
- 2001-01-25 JP JP2001017523A patent/JP3751527B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0522695A1 (en) | 1993-01-13 |
JP2001256177A (ja) | 2001-09-21 |
CA2067599A1 (en) | 1992-12-11 |
JP3232515B2 (ja) | 2001-11-26 |
JPH05173937A (ja) | 1993-07-13 |
KR930001035A (ko) | 1993-01-16 |
JP3751527B2 (ja) | 2006-03-01 |
US5655106A (en) | 1997-08-05 |
KR950005207B1 (ko) | 1995-05-22 |
CN1031607C (zh) | 1996-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1050917C (zh) | 带有数据传送用可编程门限先入先出寄存器的个人计算机 | |
US5444853A (en) | System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's | |
US5075884A (en) | Multilevel secure workstation | |
CN100395734C (zh) | 并行分担的单个块变换 | |
Thacker et al. | Alto: A personal computer | |
JPS5932028A (ja) | 交換可能なインタ−フェ−ス回路及びその動作方法 | |
US9965442B2 (en) | Node card management in a modular and large scalable server system | |
CN1084006C (zh) | 允许在pci标准总线上使用非pci标准源的计算机系统接口 | |
TW479174B (en) | Interrupt controller | |
US20030210268A1 (en) | Display control method, program product and information processing apparatus | |
CN1065346A (zh) | 具有通用操作系统接口的设备驱动系统 | |
JPH0760443B2 (ja) | 組立て指示作成システム | |
CN1067755A (zh) | 具有替换主控器立卡连接器的个人计算机 | |
CN1952918A (zh) | 封包处理系统与方法 | |
CN1685329A (zh) | 用于控制多个输入/输出设备的方法、系统和程序 | |
JP2863933B2 (ja) | グラフイツク・コンピユータ装置 | |
EP1314099B1 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
EP0357342A1 (en) | Processor array system | |
Chatterjee et al. | Microsoft DirectShow: A new media architecture | |
US5404504A (en) | Trace tool for serial, optical interface | |
US20030093581A1 (en) | Telecommunications system architecture | |
EP0494056A2 (en) | Dynamically partitionable and allocable bus structure | |
CN1232554A (zh) | 用于分布式过程控制系统的通用操作员站模块 | |
CN1269550A (zh) | 分区计算机系统中的动态i/o分配 | |
CN1223937C (zh) | 存储器的资料清除方法及其相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
ASS | Succession or assignment of patent right |
Owner name: LIAN XIANG(SINGAPORE)PRIVATE LTD. Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP. Effective date: 20061027 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20061027 Address after: Singapore Changi Patentee after: Lenovo (Singapore) Pte. Ltd. Address before: New York, USA Patentee before: International Business Machines Corp. |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 19960417 |