KR930001035A - 대체 마스터용 라이저 커넥터를 가진 퍼스널 컴퓨터 - Google Patents

대체 마스터용 라이저 커넥터를 가진 퍼스널 컴퓨터 Download PDF

Info

Publication number
KR930001035A
KR930001035A KR1019920007765A KR920007765A KR930001035A KR 930001035 A KR930001035 A KR 930001035A KR 1019920007765 A KR1019920007765 A KR 1019920007765A KR 920007765 A KR920007765 A KR 920007765A KR 930001035 A KR930001035 A KR 930001035A
Authority
KR
South Korea
Prior art keywords
bus
processor
input
output
local
Prior art date
Application number
KR1019920007765A
Other languages
English (en)
Other versions
KR950005207B1 (ko
Inventor
앨런 스미스 브루스
Original Assignee
존 디. 크래인
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 디. 크래인, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 존 디. 크래인
Publication of KR930001035A publication Critical patent/KR930001035A/ko
Application granted granted Critical
Publication of KR950005207B1 publication Critical patent/KR950005207B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

대체 마스터용 라이저 커넥터를 가진 퍼스널 컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 새시, 덮개, 평판, 라이저 보드 인터페이스 커넥터 및 후부 패널을 포함하며 이들의 협동관계를 도시하는 제1도의 퍼스널 컴퓨터 시스템의 특정 소자의 분해사시도,
제3도는 평판, 라이저 보드, 후부 패널 및 부분적 새시의 협동관계를 도시하는 사시도
제5도는 제1도, 제2도, 제3도 및 제4도의 퍼스널.

Claims (11)

  1. 평면 인터페이스를 통해 대체 버스 마스터링을 제공하는 장치에 있어서(An apparatus providing for alternate bus mastering through a planar interface), 프로세서, 메모리, 로켈 프로세서 버스, 한 로컬 프로세서 버스를 따라 프로세서로부터 신호를 수신하고 입/출력 장치에 의한 처리를 위해 수신된 신호의 함수로서의 출력 신호를 발생하기 위한 버퍼 수단(buffer means for receiving signals from the processor along a local processor bus and for generating output signals as a function of the received signals for processing by an input/output device)과, 상기 출력 신호를 수신하기 위한 입/출력 버스(input/output bus for receiving theoutput signals)를 포함하는 컴퓨터 소자들과, 상기 로컬 프로세서 버스와 입/출력 버스를 포함하여 상기 컴퓨터 소자들을 지지하는 평판(a planar board for supporting the computer element, including the local processor bus and input/output bus)을 구비하는 컴퓨터와, 로컬 프로세서 버스에 직접 연결된 입/추력 장치가 로컬프로세서 버스에 대해 대체 버스 마스터링 능력을 갖기 위해 평판 인터페이스가 제공되도록(whereby a planar interface is provided such that an input/output device directly connected to the local processor bus has alternate bus mastering capability over the local processor bus), 로컬 프로세서 버스 또는 입/출력 버스에 직접 접속될 수 있는 둘 이상의 입/출력 장치를 수용하기 위해 로컬프로세서 버스 및 입/출력 버스에 직접 접속된 평판에 의해 지지된 커넥터 수단(connector means supported by the plannar board directly connected to the local processor bus and the input/output bus for receiving two or more input/output devices any one of which chan be directly connected to either the local processor bus or the input/output bus)을 포함하는 것을 특징으로 하는 평면 인터페이스를 통해 대체 버스 마스터링을 제공하는 장치.
  2. 제1항에 있어서, 상기 로컬 프로세서 버스에 직접 접속된 입/출력 장치는 컴퓨터의 프로세서를 디세이블시키고 로컬 프로세서 버스에 직접 접속된 커넥터 수단을 통해 전체 평판을 제어하는 인-서킷 에뮬레이터(an in-circuit emulator which disables the processor of the computer, and controls the entire planar through the connector means directly connected to the local processor bus )인 것을 특징으로 하는 평면 인터페이스를 통해 대체 버스 마스터링을 제공하는 장치.
  3. 작동 소자를 갖는 마이크로컴퓨터 시스템에 있어서, 로컬 프로세서(a local processor)와, 프로세서로 또한 프로세서로부터 어드레스, 데이타 및 콘트롤 신호를 전송하는 프로세서 버스(a processsor bus for carrying address, data and control signals to and from the processor)와 상기 프로세서 버스에 접속되고 상기 로컬 프로세서에 의해 제어되는 휘발성 및 비휘발성 메모리(volatile and non-volatile memory connected to the processor bus and controlled by the local processor)와, 상기 로컬 프로세서와 프로세서 버스를 지지하는 평판(a planar board for supporting the local processor and processor bus)과, 입/출력 장치를 제어하기 위해 상기 평판에 의해 지지된 입/출력 콘트롤러(an input/output controller supported by the planar board for controlling an input/output unit)와, 출력 신호를 발생하기 위해 프로세서 신호를 수신하도록 상기 프로세서 버스에 접속된 버퍼 수단(buffer means connected to the processor bus to receive processor signals for generating output singnals)과, 상기 버퍼 수단으로부터 출력신호를 수신하기 위한 입/출력 버스(an input/output bus for receiving the output signals from the buffer means)와, 상기 평판에 의해 지지되고, 상기 프로세서 버스와 입/출력 버스에 접속된 평판 커넥터(a planar connector supported by the planar board connected to the processor bus and input/output bus)와, 상기 프로세서로부터 신호를 직접 수신하고, 출력신호를 평판 커넥터를 통해 버퍼 수단으로부터 수신하기 위해 평판 커넥터와 결합되는 라이저 카드 (a riser card engaging the planar connector for receiving signals direct from the processsor and the output signals from the buffer means through the planar connector)와, 출력 신호를 수신하기 위해 제1입/출력 장치와 결합하기 위한 라이저 카드상의 제1슬롯(a first slot on the riser card for engaging first input/output device for receiving the outputsignals)과, 상기 로컬 프로세서에 버스 마스터 장치 대체 장치를 제공하기 위해 프로세서 신호를 수신하는 제2입출력 장치와 결합되는 라이저 카드상의 제2슬롯(a second slot on the riser card for engaging a second input/output device for receiving the processor signals to provide a bus master device alternate device to thelocal processor of the microcomputer system)을 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  4. 제3항에 있어서, 상기 제2입/출력 장치는 상기 마이크로 컴퓨터의 작동 시스템과 직접 결합되고 또한 상기 평판에 의해 지지되는 프로세서와 휘발성 및 비휘발성 메모리의 작동을 제어하는 버스 마스터를 제공하기 위해서 상기 프로세서 신호를 평면 커넥터를 통해 수신하는 인-서킷 에뮬레이터인 것을(the second input/output de-vice is an in-circuit emulator for receiving the processor signals through the planar connector to directly engage the operating system of the micro computer and to provide a bus master for controlling the operation of the processor and the volatile and non-volatile memory supported by the planar board)특징으로 하는 마이크로컴퓨터 시스템.
  5. 제3항에 있어서, 테스트 및 디버그(debug)장치는 상기 평판에 의해 지지되는 마이크로컴퓨터 시스템의 작동 효율을 결정하기 위해 마이크로컴퓨터의 작동 소자에 직접 결합되기 위해 평면 커넥터에 직접 접속된 것을 특징으로 하는 마이크로컴퓨터 시스템.
  6. 제3항에 있어서, 테스트 및 디버그 장치는 평면 커넥터내의 라이저 카드를 통해 프로세서 버스와 입/출력버스를 포함하는 마이크로컴퓨터 시스템에 직접 접속되기 위해 라이저 카드에 접속되는 것을 특징으로 하는 마이크로컴퓨터 시스템.
  7. 제3항에 있어서, 프로세서 에뮬레이터는 마이크로컴퓨터 시스템에의 직접 접속을 위해 평면 커넥터에 의해 제공된 접속부에 부착되는 것을 특징으로 하는 마이크로컴퓨터 시스템.
  8. 로컬 버스에 직접 부착된 입/출력 장치를 작동시키기 위하여 내장 메모리로의 또 그로부터의 신호를 처리하기 위한 패밀리 Ⅰ구조체를 합체하는 로컬 버스에 부착된 프로세서를 포함하며, 패밀리 Ⅰ 구조체를 제어하기 위해 패밀리 Ⅱ장치를 수용하기 위한 설비를 가지며 또한 패밀리 Ⅰ 구조체를 갖는 마이크로컴퓨터에 있어서(A microcomputer having Family I architecture whith provision for receiving a Family Ⅱ developed device for controlling the Family I architecture, comprising a processor attached to a local bus incorporating Family I architecture for processing signals to and from included memory for operating an input/output device attached directly to the local bus), 프로세서와, 로컬 버스 구조체와, 메모리와, 내장 입/출력 장치를 지지하는 평판을 포함하며, 합체된 커넥터 구조체는 패밀리Ⅰ구조 마이크로컴퓨터의 메모리를 제어하고 또한 상기 메모리상의 독립적 작동을 위해 패밀리 Ⅱ 또는 패밀리 Ⅰ 및 패밀리 Ⅱ 모두의 직접 접속을 제공하는 것을 특징으로 하는(with the improvement of a planar board supporting the processor, the local bus architecture, the memory and the included input/output device, with incorporated connector strucuture providing for direct connection of either Family Ⅱ or both Family I and Family Ⅱ devices for controlof and independent operation upon the memory of the Family I architected microcomputer)마이크로 컴퓨터.
  9. 제8항에 있어서, 상기 패밀리 Ⅰ구조체는 AT 구조체와 호환성인 구조체이고, 상기 패밀리 Ⅱ 구조체는 AT 구조체와 호환성이 아닌 구조체인 것을 특징으로 하는 마이크로컴퓨터.
  10. 제8항에 있어서, 상기 패밀리Ⅰ구조체는 AT 구조체에 의해 실시된 구조체이고, 상기 패밀리Ⅱ 구조체는 Micro Channel 구조체에 의해 실시된 구조체인 것을 특징으로 하는 마이크로컴퓨터.
  11. 제1구조 플랫폼의 컴퓨터 시스템에 있어서, 프로세서와 메로리를 포함하며, 상기 프로세서와 메모리를 지지하는 평판을 가지고, 컴퓨터 시스템의 구조 플랫폼과 플러그인 장치가 다른 경우에 메모리와 플로그인 장치사이에서 정보를 전송하기 위한 제2구조 플랫폼의 플러그인 장치를 수용하기 위해 하드-와이어된 것을 특징으로 하는 제1구조 플랫폼의 컴퓨터 시스템 (A computer system of a first architectural platform, including a pro-cessor and memory, having a planar, supporting the processor and memeory, and hard-wired to receive a plug in device of a second architectural platform for transferring information between the memory and the device where the architectural plantforms of the computer system and the device are different).
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임
KR1019920007765A 1991-06-10 1992-05-08 대체 마스터용 라이저 커넥터를 가진 퍼스널 컴퓨터 KR950005207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71323291A 1991-06-10 1991-06-10
US713,232 1991-06-10

Publications (2)

Publication Number Publication Date
KR930001035A true KR930001035A (ko) 1993-01-16
KR950005207B1 KR950005207B1 (ko) 1995-05-22

Family

ID=24865319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007765A KR950005207B1 (ko) 1991-06-10 1992-05-08 대체 마스터용 라이저 커넥터를 가진 퍼스널 컴퓨터

Country Status (6)

Country Link
US (1) US5655106A (ko)
EP (1) EP0522695A1 (ko)
JP (2) JP3232515B2 (ko)
KR (1) KR950005207B1 (ko)
CN (1) CN1031607C (ko)
CA (1) CA2067599A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59206826D1 (de) * 1992-09-28 1996-08-29 Siemens Ag Prozesssteuerungssystem
US5935227A (en) * 1997-09-24 1999-08-10 Intel Corporation Computer system including a riser card with multiple inter-component cabling elimination features
JPH11259605A (ja) 1998-01-08 1999-09-24 Tdk Corp Ｐｃカード
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
US6357023B1 (en) * 1998-04-08 2002-03-12 Kingston Technology Co. Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US6889280B1 (en) * 2000-06-30 2005-05-03 Intel Corporation Motherboard extension features to provide plug and play information
US7050965B2 (en) * 2002-06-03 2006-05-23 Intel Corporation Perceptual normalization of digital audio signals
US6868467B2 (en) * 2003-07-03 2005-03-15 Dell Products L.P. Information handling system including a bus in which impedance discontinuities associated with multiple expansion connectors are reduced

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902162A (en) * 1972-11-24 1975-08-26 Honeywell Inf Systems Data communication system incorporating programmable front end processor having multiple peripheral units
US4056843A (en) * 1976-06-07 1977-11-01 Amdahl Corporation Data processing system having a plurality of channel processors
US4313160A (en) * 1976-08-17 1982-01-26 Computer Automation, Inc. Distributed input/output controller system
US4363094A (en) * 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4291370A (en) * 1978-08-23 1981-09-22 Westinghouse Electric Corp. Core memory interface for coupling a processor to a memory having a differing word length
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4287563A (en) * 1979-11-13 1981-09-01 Motorola, Inc. Versatile microprocessor bus interface
US4328543A (en) * 1980-03-25 1982-05-04 Ibm Corporation Control architecture for a communications controller
US4443846A (en) * 1980-12-29 1984-04-17 Sperry Corporation Dual port exchange memory between multiple microprocessors
US4495564A (en) * 1981-08-10 1985-01-22 International Business Machines Corporation Multi sub-channel adapter with single status/address register
US4470100A (en) * 1981-12-21 1984-09-04 Storage Technology Partners Printed circuit board connector for use in computer systems
US4509113A (en) * 1982-02-02 1985-04-02 International Business Machines Corporation Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation
US4633392A (en) * 1982-04-05 1986-12-30 Texas Instruments Incorporated Self-configuring digital processor system with logical arbiter
US4680732A (en) * 1982-07-23 1987-07-14 Ncr Corporation Interface circuit for connecting peripheral equipment to a computer terminal
DE3236603C1 (de) * 1982-10-02 1983-09-29 Scheidt & Bachmann GmbH, 4050 Mönchengladbach Vorrichtung zur Ausgabe von unterschiedlichen Wertmarken
US4631666A (en) * 1982-10-25 1986-12-23 Burroughs Corporation Data transfer network for variable protocol management
US4679166A (en) * 1983-01-17 1987-07-07 Tandy Corporation Co-processor combination
US4590556A (en) * 1983-01-17 1986-05-20 Tandy Corporation Co-processor combination
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
US4575793A (en) * 1983-08-19 1986-03-11 Cxi, Inc. Personal-computer to 3270 system interfacing apparatus
US4704599A (en) * 1984-06-20 1987-11-03 Kimmel Arthur T Auxiliary power connector and communication channel control circuit
US4683550A (en) * 1984-07-30 1987-07-28 Burr-Brown Corporation Personal computer instrumentation system including carrier board having bus-oriented plug-in instrumentation modules
US4688168A (en) * 1984-08-23 1987-08-18 Picker International Inc. High speed data transfer method and apparatus
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
US5101478A (en) * 1985-06-28 1992-03-31 Wang Laboratories, Inc. I/O structure for information processing system
US4631637A (en) * 1985-12-23 1986-12-23 Burroughs Corporation Dual backplane interconnect system
US4937785A (en) * 1985-12-31 1990-06-26 Schlumberger Technologies, Inc. Visual signal processing backplane bus
US4831620A (en) * 1986-07-28 1989-05-16 Bull Hn Information Systems Inc. Controller for controlling multiple LAN types
US4787029A (en) * 1986-09-29 1988-11-22 Gte Communication Systems Corporation Level converting bus extender with subsystem selection signal decoding enabling connection to microprocessor
GB2206452B (en) * 1987-06-23 1991-01-09 Burr Brown Ltd Printed circuit board topography for high speed intelligent industrial controller
US5025412A (en) * 1988-02-17 1991-06-18 Zilog, Inc. Universal bus interface
US4991085A (en) * 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins
US5129090A (en) * 1988-05-26 1992-07-07 Ibm Corporation System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration
US4885482A (en) * 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board
US5083259A (en) * 1988-12-07 1992-01-21 Xycom, Inc. Computer bus interconnection device
US5163833A (en) * 1989-04-14 1992-11-17 Digital Communications Associates, Inc. Dual personal computer architecture peripheral adapter board
US5162675A (en) * 1989-04-14 1992-11-10 Digital Communications Associates, Inc. Dual personal computer architecture peripheral adapter board and circuit
US4924355A (en) * 1989-04-25 1990-05-08 Dell Corporate Services Corporation Personal computer having expansion card adapter bracket
IT1230238B (it) * 1989-06-08 1991-10-18 Bull Hn Information Syst Adattatore di interfaccia da vme a multibus ii.
US5170481A (en) * 1989-06-19 1992-12-08 International Business Machines Corporation Microprocessor hold and lock circuitry
US4971563A (en) * 1989-07-27 1990-11-20 Wells Iii William M Modular backplane assemblies for computers
US4979075A (en) * 1989-10-12 1990-12-18 Compuadd, Corporation Method and apparatus for controlling circuit expansion for consumer electronic systems
US5109517A (en) * 1990-10-09 1992-04-28 Ast Research, Inc. System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer
US5043877A (en) * 1990-10-12 1991-08-27 International Business Machines Corp. Architecture converter for slave elements
US5301343A (en) * 1990-12-31 1994-04-05 International Business Machines Corp. System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus
US5174762A (en) * 1991-11-01 1992-12-29 Hewlett Packard Company Circuit board adapter for computer system
US5295247A (en) * 1992-04-17 1994-03-15 Micronics Computers, Inc. Local IDE (integrated drive electronics) bus architecture
US5325270A (en) * 1992-05-29 1994-06-28 Telco Systems, Inc. Modular backplane

Also Published As

Publication number Publication date
KR950005207B1 (ko) 1995-05-22
JP3232515B2 (ja) 2001-11-26
CN1067755A (zh) 1993-01-06
JPH05173937A (ja) 1993-07-13
CA2067599A1 (en) 1992-12-11
CN1031607C (zh) 1996-04-17
JP3751527B2 (ja) 2006-03-01
US5655106A (en) 1997-08-05
EP0522695A1 (en) 1993-01-13
JP2001256177A (ja) 2001-09-21

Similar Documents

Publication Publication Date Title
US5987536A (en) Computer system having flash memory bios which can be accessed while protected mode operating system is running
US4716526A (en) Multiprocessor system
WO1995027243A1 (en) Sound board emulation using digital signal processor
KR970076288A (ko) 핫 플러거블 모듈식 베이를 갖는 휴대용 컴퓨터를 제공하는 방법 및 장치
KR930001035A (ko) 대체 마스터용 라이저 커넥터를 가진 퍼스널 컴퓨터
US5276864A (en) Personal computer with alternate system controller error detection
JPS61290564A (ja) 複合デ−タ処理システム
KR950010529B1 (ko) 프로세서간 통신을 위한 메모리 공유 장치
US5485585A (en) Personal computer with alternate system controller and register for identifying active system controller
JPH05107295A (ja) 集積回路デバイスの試験とその方法
JPH03204749A (ja) プログラマブルコネクタ装置
US5537600A (en) Personal computer with alternate system controller
JP2982839B2 (ja) パーソナルコンピュータシステム
KR100487241B1 (ko) 인쇄회로기판의버전관리방법및장치
KR20010028070A (ko) 단일/다중 에뮬레이팅 장치
RU2126989C1 (ru) Микропроцессор
KR100467514B1 (ko) 바이오스이미지를라이트하는방법
FR2447577A1 (fr) Dispositif de traitement de donnees comportant une pluralite de sous-processeurs.
KR100768436B1 (ko) 에뮬레이팅 지원 보드
KR890008681A (ko) 프로세서 제어 장치
JPS62251829A (ja) シンボリツク処理システムおよび方法
EP0516323A1 (en) Personal computer systems
KR970049517A (ko) 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법
JPS60181867A (ja) プロセツサ切換え制御方式
KR950025509A (ko) 레지스터 백업기능을 갖는 마이크로컴퓨터

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050324

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee