CN106774758A - 一种串联电路及计算设备 - Google Patents

一种串联电路及计算设备 Download PDF

Info

Publication number
CN106774758A
CN106774758A CN201611016699.6A CN201611016699A CN106774758A CN 106774758 A CN106774758 A CN 106774758A CN 201611016699 A CN201611016699 A CN 201611016699A CN 106774758 A CN106774758 A CN 106774758A
Authority
CN
China
Prior art keywords
chip
circuit
voltage
adjacent chips
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611016699.6A
Other languages
English (en)
Other versions
CN106774758B (zh
Inventor
张楠赓
陈敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Canaan Jiesi Information Technology Co ltd
Original Assignee
Hangzhou Canaan Creative Information Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Canaan Creative Information Technology Ltd filed Critical Hangzhou Canaan Creative Information Technology Ltd
Priority to CN201611016699.6A priority Critical patent/CN106774758B/zh
Publication of CN106774758A publication Critical patent/CN106774758A/zh
Application granted granted Critical
Publication of CN106774758B publication Critical patent/CN106774758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种串联电路及计算设备，用以简化部署过程，降低成本。所述电路包括：电源端，位于所述电路一端，用于为与其连接的芯片提供电压；地端，位于所述电路的另一端；第一预设数目个通过连接线串联的所述芯片；其中，所述第一预设数目个芯片中相邻芯片之间连接有通信线；所述通信线还与所述连接线上与所述相邻芯片适配的目标连接点相连接，其中，所述目标连接点处的电压大于或等于所述相邻芯片通信所需的最小电压。采用本发明提供的电路，能够为相邻芯片提供通信所需的电压，且保证了芯片间的电压相同，因而，不需要为每一个芯片都提供辅助电源，也无需大量的信号电平转换装置或稳压器，降低了成本。

Description

一种串联电路及计算设备
技术领域
本发明涉及计算机技术领域，特别涉及一种串联电路及计算设备。
背景技术
随着人工智能、机器学习以及大数据技术领域的发展，对于设备性能要求越来越高，传统的CPU(Central Processing Unit，中央处理器)和GPU(Graphics ProcessingUnit，图形处理器)已经无法满足计算性能的要求，而FPGA(Field－Programmable GateArray，现场可编程门阵列)以其高性能、低功耗、小型化的特性正获得越来越多的重视。
但是，这类芯片这类设备通常部署多颗计算芯片采用并行计算的方式以提高计算性能。随着能耗密度提升，芯片工作电流提升同时，工作电压下降，因此需要采用复杂的变压设计以使其能够在正电压下工作，部署过程复杂，成本较高。
因而，如何通过改善芯片间的电路结构，来简化部署过程，降低成本，是一亟待解决的技术问题。
发明内容
本发明提供一种串联电路及一种计算设备，用以简化部署过程，降低成本。
本发明提供一种串联电路，所述电路包括：
电源端，位于所述电路一端，用于为与其连接的芯片提供电压；
地端，位于所述电路的另一端；
第一预设数目个通过连接线串联的所述芯片；
其中，所述第一预设数目个芯片中相邻芯片之间连接有通信线；
所述通信线还与所述连接线上与所述相邻芯片适配的目标连接点相连接，其中，所述目标连接点处的电压大于或等于所述相邻芯片通信所需的最小电压。
本发明的有益效果在于：通信线与连接线上能够为相邻芯片提供通信电压的连接点相连，从而能够为相邻芯片提供通信所需的电压，且由于该电压直接和连接相邻芯片的通信线连接，因而，保证了芯片间的电压相同；不需要为每一个芯片都提供辅助电源，也无需大量的信号电平转换装置或稳压器，降低了成本。
在一个实施例中，
所述芯片包括：
信号输入端，用于接收上一相邻芯片发送的信号；
信号输出端，用于向下一相邻芯片发送信号。
本实施例的有益效果在于：芯片既包括信号输入端，又包括信号输出端，因而，同一个芯片既能够接收信号，也可以发送信号，进而使串联电路中的芯片都能进行双向通信。
在一个实施例中，
所述信号输出端中包括开漏电路；
所述信号输入端外接下拉电阻。
本实施例的有益效果在于：由于信号输入端外接下拉电阻，输出电压由信号输入端的下拉电阻决定，故可以灵活适应不同的电压范围。
在一个实施例中，
所述芯片的信号输入端包括输入缓冲区，用于接收上一相邻芯片发送的信号；
所述芯片的信号输出端包括输出缓冲区，用于缓存向下一相邻芯片发送的信号。
本实施例的有益效果在于：由于芯片的信号输入端包括输入缓冲区，而芯片的信号输出端包括输出缓冲区，因而，提高了芯片间的通信效率。
在一个实施例中，
所述通信线一端用于连接相邻芯片中前一芯片的信号输出端，另一端用于连接相邻芯片中后一芯片的信号输入端。
本实施例的有益效果在于：通过通信线连接相邻芯片中前一芯片的信号输出端和后一芯片的信号输入端，从而实现了通信线之间的有线连接，为芯片间的通信提供了基础。
在一个实施例中，
所述电路还包括：
稳压器，用于与目标通信线连接，其中，所述目标通信线连接不存在适配的目标连接点的相邻芯片。
本实施例的有益效果在于：当有相邻芯片不存在适配的目标连接点时，通过稳压器与该相邻芯片间的通信线相连，从而保证该相邻芯片的正常通信，进而保证了所有芯片之间的正常通信。
在一个实施例中，
所述稳压器用于与接近电源的第二预设数目个芯片间的通信线连接，所述第二预设数目的取值范围为3-5。
本实施例的有益效果在于：稳压器与接近电源的第二预设数目个芯片间的通信线相连，因而，无需为所有的芯片间的通信线都配置稳压器，只需要为接近电源的芯片配置稳压器，降低了实施难度，且降低了成本。
在一个实施例中，
所述芯片中存在与多个目标连接点适配的相邻芯片，其中，越靠近地端的相邻芯片间的通信线与越靠近地端的目标连接点相连。
本发明还提供一种计算设备，包括上述任一项实施例中所述的串联电路。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1A为本发明一实施例中一种串联电路的结构示意图；
图1B为本发明一实施例中一种串联电路的结构示意图；
图2A为本发明实施例中芯片的结构示意图图；
图2B为本发明实施例中前一芯片的信号输出端和后一芯片的信号输入端之间的连接示意图；
图2C为本发明实施例中前一芯片的信号输出端和后一芯片的信号输入端之间的连接示意图；
图3为本发明一实施例中一种串联电路的结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1A为本发明一实施例中一种串联电路的结构示意图，如图1A所示，该串联电路包括：
电源端11，位于电路一端，用于为与其连接的芯片提供电压；
地端12，位于电路的另一端；
第一预设数目个通过连接线串联的芯片13；
其中，第一预设数目个芯片中相邻芯片之间连接有通信线；
通信线还与连接线上与相邻芯片适配的目标连接点相连接，其中，目标连接点处的电压大于或等于相邻芯片通信所需的最小电压。
本实施例中，用于连接芯片的电路为串联电路，通过将电路结构改变为串联电路，来简化部署过程，无需进行复杂的变压设计，即无需大量的变压设备来保证芯片的工作电压。
采用串联电路时，存在以下两个问题：
一、由于各个芯片会平分电源电压，因而，每个芯片的电压只能支持其本身的运行。而芯片间的通信则需要较高的电压，而只用一个电源无法满足芯片间的通信。
二、芯片之间的通信需要相同的电压才能进行，因而，需要保证两个芯片间电压的一致性。
对于问题一，通常的做法是为每一个芯片接入一个辅助电源，如果采用家用电或企业用电作为辅助电源，则需要大量的电源接口，因而，通常情况下，将蓄电池作为辅助电源。保证每个芯片的电压满足其与其他芯片的通信电压。但是，蓄电池的电压随着电流的输出而衰减，因而，每个蓄电池的电压可能会不同，无法保证芯片间的电压相同。
对于问题二，由于辅助电源无法保证芯片间的电压相同，因而，还需要在两个相邻芯片之间添加一个信号电平转换装置，或者为每一个芯片接入一个稳压器来保证每一个芯片的电压相同。如此才能实现串联电路中芯片间的通信。
然而，现有的对于问题一的解决方案，需要大量的蓄电池，因而，成本较高。对于问题二的解决方案，需要大量的信号电平转换装置或者大量的稳压器，仍然需要较高的成本。因而，本实施例中，提出一种串联电路，包括：
电源端11，位于电路一端，用于为与其连接的芯片提供电压；地端12，位于电路的另一端；多个通过连接线串联的芯片，这些芯片中，相邻芯片之间还连接有通信线；其中，通信线用来连接相邻相片中前一芯片的信号输入端和后一芯片的信号输出端，每一条通信线与连接线上与相邻芯片适配的目标连接点相连接。该目标连接点出的电源大于或等于相邻芯片通信所需的最小电压。
通过该连接方式，通信线与连接线上能够为相邻芯片提供通信电压的连接点相连，从而能够为相邻芯片提供通信所需的电压，且由于该电压直接和连接相邻芯片的通信线连接，因而，芯片间的电压相同。其次，由于该目标连接点位于串联电路的连接线上，因而，只需要一个电源，既能够提供芯片工作所需要的电压，又能够提供相邻芯片的通信电压，实现了电源的复用，降低了成本。且不需要为每一个芯片都提供辅助电源，也无需大量的信号电平转换装置或稳压器，进一步降低了成本。
如图1B所示，5个芯片A、B、C、D和E按顺序接入串联电路中，其中，A与右端的电源端11连接，E与左端的地端12连接，电源提供5V的电压，则每一个芯片左右两端的电压差值为1V，芯片A右端电压为5V，左端电压为4V；芯片B右端电压为4V，左端电压为3V；芯片C右端电压为3V，左端电压为2V；芯片D右端电压为2V，左端电压为1V；芯片E右端电压为1V，左端电压为0V。此时，各个芯片之间的压差为1V，只能提供芯片本身工作所需的电压，而1V的电压无法支持芯片间的通信。假设芯片所需的通信电压为3V，芯片D和芯片E之间的通信为例，而由于芯片A左端的电压为4V，芯片B右端电压为4V，因而，芯片A和B之间的电压值为4V；以此类推，芯片B和芯片C之间的电压值为3V，芯片C和芯片D之间的电压值为2V。因而，芯片A和B之间的连接线，以及芯片B和C之间的连接线都可以为芯片D和芯片E之间提供通信所需的电压。因而，与相邻芯片D和E适配的目标连接点可以位于A和B或者B和C之间的连接线上，当芯片D和E的通信线与芯片B和C之间的连接线上的目标连接点相连接时，能够为芯片D和E之间的通信提供3V的电压，正好达到芯片D和E之间通信所需的最小电压；当芯片D和E的通信线与芯片A和B之间的连接线上的目标连接点相连接时，能够为芯片D和E之间的通信提供4V的电压。
本发明的有益效果在于：通信线与连接线上能够为相邻芯片提供通信电压的连接点相连，从而能够为相邻芯片提供通信所需的电压，且由于该电压直接和连接相邻芯片的通信线连接，因而，保证了芯片间的电压相同；不需要为每一个芯片都提供辅助电源，也无需大量的信号电平转换装置或稳压器，降低了成本。
在一个实施例中，
如图2A所示，芯片21包括：
信号输入端211，用于接收上一相邻芯片发送的信号；
信号输出端212，用于向下一相邻芯片发送信号。
本实施例中，芯片21包括信号输入端211和信号输出端212，其中，信号输入端211用来接收上一相邻芯片发送的信号，而信号输出端212用来向下一个相邻芯片发送信号。从而实现了芯片间的通信。
本实施例的有益效果在于：芯片既包括信号输入端211，又包括信号输出端212，因而，同一个芯片既能够接收信号，也可以发送信号，进而使串联电路中的芯片都能进行双向通信。
在一个实施例中，
信号输出端212中包括开漏电路2121；
信号输入端211外接下拉电阻2111。
图2B和图2C是两个芯片中前一芯片的信号输出端212和后一芯片的信号输入端211之间的连接示意图。如图2B所示，信号输出端212包括开漏电路，信号输入端211外接下拉电阻。因而，输出电压由信号输入端的下拉电阻决定，故可以灵活适应不同的电压范围。
本实施例的有益效果在于：由于信号输入端外接下拉电阻，输出电压由信号输入端的下拉电阻决定，故可以灵活适应不同的电压范围。
在一个实施例中，
芯片的信号输入端211包括输入缓冲区，用于接收上一相邻芯片发送的信号；
芯片的信号输出端212包括输出缓冲区，用于缓存向下一相邻芯片发送的信号。
本实施例中，芯片的信号输入端211包括输入缓冲区，用于接收上一相邻芯片发送的信号；芯片的信号输出端212包括输出缓冲区，用于缓存向下一相邻芯片发送的信号。
在信号从目标芯片的上一相邻芯片输入到目标芯片中时，如果信号对应的数据量较大时，目标芯片可能需要较长的时间对信号对应的数据进行处理，而当该信号需要输出给目标芯片的下一相邻芯片时，为了实现较小的时差或零时差，本实施例中为信号输入端211和信号输出端212都设置了缓冲区。在目标芯片接收到上一相邻芯片输入的信号时，先从输入缓冲区预读并处理一部分信号，此时将输入缓冲区中的信号放入输出缓冲区，等待向下一相邻芯片输出，同时，对剩余的信号对应的数据进行处理，这样，等输出缓冲区的信号输出完之后，剩余的信号对应的数据也处理完毕了，则可以接着输出剩余的信号对应的数据。如果没有缓冲区，则信号的传输就会出现卡顿。
这样的设计，目标芯片的下一相邻芯片能够在较短的时间之内接收到一部分数据，并对该部分数据进行处理，而不需要等待目标芯片全部输出玩才能接收到数据。因而，提高了芯片间的通信效率。
本实施例的有益效果在于：由于芯片的信号输入端包括输入缓冲区，而芯片的信号输出端包括输出缓冲区，因而，提高了芯片间的通信效率。
在一个实施例中，
通信线一端用于连接相邻芯片中前一芯片的信号输出端212，另一端用于连接相邻芯片中后一芯片的信号输入端211。
本实施例中，通信线用于连接相邻芯片中前一芯片的信号输出端212和后一芯片的信号输入端211。
本实施例的有益效果在于：通过通信线连接相邻芯片中前一芯片的信号输出端212和后一芯片的信号输入端211，从而实现了通信线之间的有线连接，为芯片间的通信提供了基础。
在一个实施例中，
电路还包括：
稳压器，用于与目标通信线连接，其中，目标通信线连接不存在适配的目标连接点的相邻芯片。
本实施例中，有些相邻芯片不存在适配的目标连接点，此时，需要连接稳压器，从而使该芯片的输入端和输出端稳压到其标称的工作电压。
例如，如图1A所示，靠近电源的第一条通信线连接的两个芯片、第二条通信线连接的两个芯片和第三条通信线连接的两个芯片都没有适配的目标连接点，如图3所示，在这三条通信线上连接稳压器31，从而将这三条通信线连接的相邻芯片的输入端和输出端稳压到其标称的工作电压，保证了芯片之间的通信。
本实施例的有益效果在于：当有相邻芯片不存在适配的目标连接点时，通过稳压器与该相邻芯片间的通信线相连，从而保证该相邻芯片的正常通信，进而保证了所有芯片之间的正常通信。
在一个实施例中，
所述稳压器用于与接近电源的第二预设数目个芯片间的通信线连接，所述第二预设数目的取值范围为3-5。
本实施例中，通过图1A、图1B或图3中任一附图所示都不难看出，靠近电源的第一条通信线连接的两个芯片、第二条通信线连接的两个芯片和第三条通信线连接的两个芯片都没有适配的目标连接点，因而，在这三条通信线上连接稳压器，能够保证即便相邻芯片间没有与之适配的目标连接点，也能够保证该相邻芯片间的通信电压。
另外，本实施例只在接近电源的几个相邻芯片之间配置稳压器，在保证所有芯片正常通信的基础上，节省了大量的稳压器，进而节省了本方案的实施难度。
本实施例的有益效果在于：稳压器与接近电源的第二预设数目个芯片间的通信线相连，因而，无需为所有的芯片间的通信线都配置稳压器，只需要为接近电源的芯片配置稳压器，降低了实施难度，且降低了成本。
在一个实施例中，
芯片中存在与多个目标连接点适配的相邻芯片，其中，越靠近地端12的相邻芯片间的通信线与越靠近地端12的目标连接点相连。
本发明还提供一种计算设备，包括上述任一项实施例中的串联电路。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种串联电路，其特征在于，所述电路包括：
电源端，位于所述电路一端，用于为与其连接的芯片提供电压；
地端，位于所述电路的另一端；
第一预设数目个通过连接线串联的所述芯片；
其中，所述第一预设数目个芯片中相邻芯片之间连接有通信线；
所述通信线还与所述连接线上与所述相邻芯片适配的目标连接点相连接，其中，所述目标连接点处的电压大于或等于所述相邻芯片通信所需的最小电压。
2.如权利要求1所述的电路，其特征在于，
所述芯片包括：
信号输入端，用于接收上一相邻芯片发送的信号；
信号输出端，用于向下一相邻芯片发送信号。
3.如权利要求2所述的电路，其特征在于，
所述信号输出端中包括开漏电路；
所述信号输入端外接下拉电阻。
4.如权利要求2所述的电路，其特征在于，
所述芯片的信号输入端包括输入缓冲区，用于接收上一相邻芯片发送的信号；
所述芯片的信号输出端包括输出缓冲区，用于缓存向下一相邻芯片发送的信号。
5.如权利要求2所述的电路，其特征在于，
所述通信线一端用于连接相邻芯片中前一芯片的信号输出端，另一端用于连接相邻芯片中后一芯片的信号输入端。
6.如权利要求1-5任一项所述的电路，其特征在于，
所述电路还包括：
稳压器，用于与目标通信线连接，其中，所述目标通信线连接不存在适配的目标连接点的相邻芯片。
7.如权利要求6所述的电路，其特征在于，
所述稳压器用于与接近电源的第二预设数目个芯片间的通信线连接，所述第二预设数目的取值范围为3-5。
8.如权利要求1所述的电路，其特征在于，
所述芯片中存在与多个目标连接点适配的相邻芯片，其中，越靠近地端的相邻芯片间的通信线与越靠近地端的目标连接点相连。
9.一种计算设备，其特征在于，包括如权利要求1-7中任一项所述的串联电路。
CN201611016699.6A 2016-11-18 2016-11-18 一种串联电路及计算设备 Active CN106774758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611016699.6A CN106774758B (zh) 2016-11-18 2016-11-18 一种串联电路及计算设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611016699.6A CN106774758B (zh) 2016-11-18 2016-11-18 一种串联电路及计算设备

Publications (2)

Publication Number Publication Date
CN106774758A true CN106774758A (zh) 2017-05-31
CN106774758B CN106774758B (zh) 2019-08-16

Family

ID=58969036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611016699.6A Active CN106774758B (zh) 2016-11-18 2016-11-18 一种串联电路及计算设备

Country Status (1)

Country Link
CN (1) CN106774758B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947566A (zh) * 2017-12-21 2018-04-20 北京比特大陆科技有限公司 串联供电电路、方法及计算设备
CN109104179A (zh) * 2018-06-22 2018-12-28 比飞力（深圳）科技有限公司 一种集成电路和电子设备
CN109932964A (zh) * 2019-04-13 2019-06-25 上海亿算科技有限公司 一种算力芯片及串联算力芯片系统
CN110869877A (zh) * 2018-10-12 2020-03-06 北京比特大陆科技有限公司 串联电路、电路板及计算设备
CN114546088A (zh) * 2020-11-25 2022-05-27 北京比特大陆科技有限公司 芯片供电电路与电子设备
RU2815170C1 (ru) * 2020-11-25 2024-03-12 Битмейн Текнолоджиз Инк. Схема питания микросхемы и электронное устройство

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201374062Y (zh) * 2008-12-12 2009-12-30 康佳集团股份有限公司 Fpga在线配置电路
CN103576814A (zh) * 2012-07-18 2014-02-12 鸿富锦精密工业（深圳）有限公司 电源供应电路
CN104081312A (zh) * 2012-04-20 2014-10-01 惠普发展公司，有限责任合伙企业 电压调节控制系统
US9116692B1 (en) * 2010-12-10 2015-08-25 The Board Of Trustees Of The University Of Illinois System and method for improving power conversion for advanced electronic circuits
US20150288220A1 (en) * 2014-04-07 2015-10-08 Bloom Energy Corporation Parallel Control of Multiple Uninterruptable Power Modules ("UPMs")
US20160254744A1 (en) * 2014-02-12 2016-09-01 International Business Machines Corporation Three-d power converter in three distinct strata

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201374062Y (zh) * 2008-12-12 2009-12-30 康佳集团股份有限公司 Fpga在线配置电路
US9116692B1 (en) * 2010-12-10 2015-08-25 The Board Of Trustees Of The University Of Illinois System and method for improving power conversion for advanced electronic circuits
CN104081312A (zh) * 2012-04-20 2014-10-01 惠普发展公司，有限责任合伙企业 电压调节控制系统
CN103576814A (zh) * 2012-07-18 2014-02-12 鸿富锦精密工业（深圳）有限公司 电源供应电路
US20160254744A1 (en) * 2014-02-12 2016-09-01 International Business Machines Corporation Three-d power converter in three distinct strata
US20150288220A1 (en) * 2014-04-07 2015-10-08 Bloom Energy Corporation Parallel Control of Multiple Uninterruptable Power Modules ("UPMs")

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947566A (zh) * 2017-12-21 2018-04-20 北京比特大陆科技有限公司 串联供电电路、方法及计算设备
CN109104179A (zh) * 2018-06-22 2018-12-28 比飞力（深圳）科技有限公司 一种集成电路和电子设备
CN110869877A (zh) * 2018-10-12 2020-03-06 北京比特大陆科技有限公司 串联电路、电路板及计算设备
CN110869877B (zh) * 2018-10-12 2024-03-19 北京比特大陆科技有限公司 串联电路、电路板及计算设备
CN109932964A (zh) * 2019-04-13 2019-06-25 上海亿算科技有限公司 一种算力芯片及串联算力芯片系统
CN114546088A (zh) * 2020-11-25 2022-05-27 北京比特大陆科技有限公司 芯片供电电路与电子设备
WO2022111360A1 (zh) * 2020-11-25 2022-06-02 北京比特大陆科技有限公司 芯片供电电路与电子设备
CN114546088B (zh) * 2020-11-25 2023-11-14 北京比特大陆科技有限公司 芯片供电电路与电子设备
RU2815170C1 (ru) * 2020-11-25 2024-03-12 Битмейн Текнолоджиз Инк. Схема питания микросхемы и электронное устройство

Also Published As

Publication number Publication date
CN106774758B (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN106774758A (zh) 一种串联电路及计算设备
CN106849270A (zh) 终端及充电方法
CN104933984A (zh) 显示装置及其驱动方法和驱动模块
US11698670B2 (en) Series circuit and computing device
CN104809088A (zh) 连接装置及其控制芯片与控制方法
CN102880269B (zh) 内存供电系统
CN103729319A (zh) 基于串行总线的设备系统及数据传输方法
CN112134337A (zh) 电源适配器、终端设备、电子设备及其充电控制方法
EP3209106A1 (en) Optimized and intelligent fan control mechanism inside rack system
US11139768B2 (en) Motor drive with independent physical backplane communication
CN209327954U (zh) 一种电子设备及其扩展板卡系统
CN105791850B (zh) 一种编码器及其编码方法、解码器及其解码方法
CN106415653B (zh) 一种电子设备和图形处理器卡
EP3339993B1 (en) Motor drive with dynamic interval communication
CN105281395A (zh) 一种充电检测电路、移动终端及充电检测系统
CN205229898U (zh) 一种嵌入式计算机串口主板
CN208589930U (zh) 智能卡
CN117234744B (zh) 一种多芯片系统性能优化方法、系统、电子设备及介质
CN106325453A (zh) 一种输出电流的配置方法及终端
CN204481827U (zh) 一种无线通信终端测试设备
CN104050123B (zh) 信息处理的方法及电子设备
CN101304145B (zh) 连接器及使用该连接器与电子装置连接的方法
US20180175772A1 (en) Motor drive with multi-function high speed communications interface
CN104123261A (zh) 一种电子设备及信息传送方法
CN115617717B (zh) 一种基于忆阻器的协处理器设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211015

Address after: 200436 room 138, No. 5 and 6, Lane 1188, Wanrong Road, Jing'an District, Shanghai

Patentee after: Shanghai Canaan Jiesi Information Technology Co.,Ltd.

Address before: Room 1203, 12 / F, building 4, No. 9, Jiuhuan Road, Jianggan District, Hangzhou City, Zhejiang Province, 310019

Patentee before: Hangzhou Canaan Creative Information Technology Ltd.