CN109932964A - 一种算力芯片及串联算力芯片系统 - Google Patents

一种算力芯片及串联算力芯片系统 Download PDF

Info

Publication number
CN109932964A
CN109932964A CN201910153070.3A CN201910153070A CN109932964A CN 109932964 A CN109932964 A CN 109932964A CN 201910153070 A CN201910153070 A CN 201910153070A CN 109932964 A CN109932964 A CN 109932964A
Authority
CN
China
Prior art keywords
module
data
power chip
communication
calculation power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910153070.3A
Other languages
English (en)
Other versions
CN109932964B (zh
Inventor
陈磊
张哲明
孙向向
郭凯
李辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingxin Semiconductor Technology Shanghai Co ltd
Original Assignee
Shanghai Billion Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Billion Computing Technology Co Ltd filed Critical Shanghai Billion Computing Technology Co Ltd
Priority to CN201910153070.3A priority Critical patent/CN109932964B/zh
Publication of CN109932964A publication Critical patent/CN109932964A/zh
Application granted granted Critical
Publication of CN109932964B publication Critical patent/CN109932964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Abstract

本发明提供一种算力芯片及串联算力芯片系统,所述算力芯片包括通讯模块和运算模块;所述通讯模块用于数据传递,所述数据传递包括与其它芯片之间的数据传递以及所述运算模块之间的数据传递;所述运算模块用于运算来自所述通讯模块的数据,并将运算结果数据传递给通讯模块,采用本发明的算力芯片及串联算力芯片系统,增加了系统的可靠性和容错能力。

Description

一种算力芯片及串联算力芯片系统
技术领域
本发明属于芯片设计领域,具体涉及一种算力芯片及串联算力芯片系统。
背景技术
单颗算力芯片已经很难满足运算的需求,复杂的算力系统会串联众多的算力芯片,目前常用的串联算力芯片系统,控制中心负责提供用户接口,网络通讯与分发运算任务,各个算力芯片负责处理得到的运算任务,并返回自己以及其他芯片的运算结果,供电模块可使用独立电源模块或共享的电源模块。算力芯片会因为长时间大密度的运算而发生物理性折损,或因供电不稳之类的外部因素而出现不稳定或损坏的情况,因为系统的通讯是串联的,一旦中间某个算力芯片坏掉,会导致后面的芯片通讯中断而不能提供运算服务,因此如何增强整体算力系统的可靠性和容错能力,保证在某个或某几个芯片出现问题的情况下系统的其余芯片仍能提供运算服务就显得至关重要。
目前典型的串联算力芯片系统主要面临如下的亟待解决的问题:1)为同时保持运算正常和通讯稳定,外部电源管理电路复杂,这本身会使系统不稳定的潜在风险增加;2)算力芯片从等待运算任务到进行运算任务时电流波动大,这种电流波动造成的压降会给通讯部分的电流造成有害影响,导致芯片间通讯的不稳定;3)一旦有某颗算力芯片的运算部分的电路损坏,会影响通讯部分的电路,导致后面与之相连的芯片通讯失败而不能提供运算服务;4)算力芯片的运算部分电路坏掉后,除非从算力板上换下来,否则该芯片依然消耗能量。
发明内容
针对现有串联算力芯片系统存在的问题,本发明提供一种如下的一种工作稳定的算力芯片及串联算力芯片系统:
一种算力芯片,所述算力芯片包括通讯模块和运算模块;所述通讯模块用于数据传递,所述数据传递包括与其它芯片之间的数据传递以及所述运算模块之间的数据传递;所述运算模块用于运算来自所述通讯模块的数据,并将运算结果数据传递给通讯模块。
进一步,所述通讯模块包括通讯接口模块一,通讯数据解析模块,通讯接口模块二;所述通讯接口模块一和通讯接口模块二实现与其它芯片之间的数据传递;所述通讯数据解析模块用于解析数据、拼凑数据格式和运算模块进行数据传递。
进一步,为所述通讯模块的电路创建第一电压域,所述运算模块的电路创建第二电压域,所述第一电压域与第二电压域相互独立。
进一步,所述第二电压域的电压低于第一电压域的电压,所述通讯数据解析模块与所述运算模块使用电平转换器交换数据。
进一步,所述通讯数据解析模块与所述运算模块之间设置有功耗控制开关,所述功耗控制开关用于运算模块电路出现损坏时,断开运算模块的电路。
进一步,通过断开运算模块电路时钟断开所述运算模块的电路。
进一步,通过断开运算模块电路电源断开所述运算模块的电路。
一种串联算力芯片系统,包括串联连接的N级上述的算力芯片,所述N为大于1的整数;其中,第一级算力芯片的通讯接口模块一与控制中心连接,用于接收控制中心的数据,并将自己运算的结果以及接收自第二级芯片所发送的数据转发给控制中心;第P级算力芯片的通讯接口模块一与第P-1级算力芯片的通讯接口模块二连接,用于接收第P-1级算力芯片的数据,并将自己运算的结果以及接收自第P+1级算力芯片所发送的数据转发给第P-1级算力芯片,所述P为大于1小于N的整数;第N级算力芯片的通讯接口模块一与第N-1级算力芯片的通讯接口模块二连接,用于接收第N-1级算力芯片的数据,并将自己运算的结果转发给第N-1级算力芯片。
采用本发明的算力芯片及串联算力芯片系统,通过对所述算力芯片设计通讯模块用于通讯,运算模块用于运算,当某颗或某几颗芯片的运算电路部分的逻辑异常或电压异常时,不会影响该芯片与其他串联芯片的通讯通路,系统其余部分的芯片依然能够提供运算服务,增加了系统的可靠性和容错能力;进一步,为通讯模块和运算模块建立相互独立的电压域,串联通讯部分电路的电流不再受到运算电路部分电流的影响,这样外部无需复杂电源电路即可保证串联通讯部分电路的电流不会有大的波动,降低了系统电源的设计复杂度,使串联算力芯片系统通讯更稳定;进一步,可将运算模块的第二电压域设计为低于通讯模块的第一电压域,有利于减少功耗;进一步,设计功耗控制开关可以关断异常芯片的运算部分的电路,可降低整个系统的无效功耗。
附图说明
图1.具体实施方式一的串联算力芯片系统结构示意图;
图2.具体实施方式二的算力芯片结构示意图;
图3.具体实施方式三的串联算力芯片系统结构示意图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图及具体实施方式对本发明做进一步详细的说明。
图1为具体实施方式一的串联算力芯片系统结构示意图,如图1,所述串联芯片系统包括控制中心11和N级算力芯片12,所述控制中心11负责提供用户接口,网络通讯与分发运算任务,各级算力芯片通过通讯与运算模块负责处理得到的运算任务,并返回自己以及其他芯片的运算结果。该具体实施方式一中,各级算力芯片会因为长时间大密度的运算而发生物理性折损,或因供电不稳之类的外部因素而出现不稳定或损坏的情况,因为系统的通讯是串联的,一旦中间某个算力芯片坏掉,会导致后面的算力芯片通讯中断而不能提供运算服务。
图2为具体实施方式二的算力芯片结构示意图,如图2,所述算力芯片包括通讯模块21和运算模块22;所述通讯模块21用于数据传递,所述数据传递包括与其它芯片之间的数据传递以及所述运算模块22之间的数据传递;所述运算模块22用于运算来自所述通讯模块21的数据,并将运算结果数据传递给通讯模块21,由于所述算力芯片的通讯模块21用于数据传递,运算模块22用于运算,两部分相对独立的工作,当包括所述算力芯片的系统中,某颗或某几颗算力芯片的运算模块22的逻辑异常或电压异常时,不会影响该算力芯片与其他芯片的数据通讯通路,系统中,其余部分的算力芯片依然能够提供运算服务,增加了整个系统的可靠性和容错能力。进一步,为所述通讯模块21的电路创建第一电压域25,所述运算模块22的电路创建第二电压域26,所述第一电压域25与第二电压域26相互独立,这样通讯模块21的电流不再受到运算模块22电流的影响,因此,外部无需复杂电源电路即可保证串联通讯部分电路的电流不会有大的波动,降低了系统电源的设计复杂度,使串联算力芯片系统通讯更稳定。进一步,所述第二电压域26的电压低于第一电压域25的电压,从而可使运算模块22工作在相对低的电压,有利于降低整个算力芯片的工作功耗。进一步,所述通讯模块21包括通讯接口模块一211,通讯数据解析模块212,通讯接口模块二213;所述通讯接口模块一211和通讯接口模块二213实现与其它芯片之间的数据传递;所述通讯数据解析模块212用于解析数据、拼凑数据格式并和运算模块22进行数据传递,进一步,所述通讯数据解析模块212与所述运算模块22使用电平转换器23进行数据传递,所述信号电平转换器23可以转换两者信号的电平。进一步,所述通讯数据解析模块212与所述运算模块22之间设置有功耗控制开关24,所述功耗控制开关24用于运算模块22电路出现损坏时,断开运算模块22的电路,从而可以降低电路的无效功耗。进一步,可以是所述功耗控制开关24与运算模块22的时钟电路连接,从而可以通过断开运算模块22时钟电路,进而断开所述运算模块22的时钟,以这样的方式断开运算模块22的电路,设计比较容易;也可以是所述功耗控制开关24与运算模块22的电源电路连接,从而可以通过断开运算模块22电源电路,进而断开所述运算模块22的电源,以这样的方式断开运算模块22的电路,可以彻底断开所述运算模块22的电路;还可以是所述功耗控制开关24同时与运算模块22的时钟电路和电源电路连接,可对运算模块22的电路时钟和电路电源进行分别断开。
图3为具体实施方式三的串联算力芯片系统结构示意图,图3中,N级算力芯片32中,各级算力芯片仅示出了通讯模块21和运算模块22部分,具体的结构如图2所示算力芯片结构,参考图2和图3,一种串联算力芯片系统,包括串联连接的N级算力芯片32,所述N为大于1的整数,具体的各级算力芯片的具体说明如前所述;其中,第一级算力芯片的通讯接口模块一211与控制中心31连接,用于接收控制中心31的数据,并将自己运算的结果以及接收自第二级芯片所发送的数据转发给控制中心;第P级算力芯片的通讯接口模块一211与第P-1级算力芯片的通讯接口模块二213连接,用于接收第P-1级算力芯片的数据,并将自己运算的结果以及接收自第P+1级算力芯片所发的数据转发给第P-1级算力芯片,所述P为大于1小于N的整数;第N级算力芯片的通讯接口模块一211与第N-1级算力芯片的通讯接口模块二213连接,用于接收第N-1级算力芯片的数据,并将自己运算的结果转发给第N-1级算力芯片。本具体实施方式三的串联算力芯片系统,所述通讯数据解析模块212与所述运算模块22之间设置的功耗控制开关24,控制中心31对各级算力芯片分发运算任务,各级算力芯片把运算结果数据返回至控制中心31,控制中心31可根据所述运算结果数据判断对应的算力芯片的运算模块22是否出现电路损坏,当发现某一级算力芯片的运算模块22出现电路损坏时,控制中心31发送断开运算模块22电路的命令至通讯数据解析模块212,通讯数据解析模块212接收到所述断开运算模块22电路的命令后,通过功耗控制开关,断开运算模块22的电路,具体的,所述功耗控制开关24可由以下方式实现,数据解析模块212配置功耗控制寄存器,将所述功耗控制寄存器位连接到算力芯片运算模块22的时钟开关,实现对运算模块22的电路时钟的断开控制,或将所述功耗控制寄存器位连接到算力芯片运算电路的电源开关,实现对运算模块22的电路电源控制。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种算力芯片,其特征在于,所述算力芯片包括通讯模块和运算模块;所述通讯模块用于数据传递,所述数据传递包括与其它芯片之间的数据传递以及所述运算模块之间的数据传递;所述运算模块用于运算来自所述通讯模块的数据,并将运算结果数据传递给通讯模块。
2.根据权利要求1所述的算力芯片,其特征在于,所述通讯模块包括通讯接口模块一,通讯数据解析模块,通讯接口模块二;所述通讯接口模块一和通讯接口模块二实现与其它芯片之间的数据传递;所述通讯数据解析模块用于解析数据、拼凑数据格式和运算模块进行数据传递。
3.根据权利要求1所述的算力芯片,其特征在于,为所述通讯模块的电路创建第一电压域,所述运算模块的电路创建第二电压域,所述第一电压域与第二电压域相互独立。
4.根据权利要求3所述的算力芯片,其特征在于,所述第二电压域的电压低于第一电压域的电压,所述通讯数据解析模块与所述运算模块使用电平转换器交换数据。
5.根据权利要求2所述的算力芯片,其特征在于,所述通讯数据解析模块与所述运算模块之间设置有功耗控制开关,所述功耗控制开关用于运算模块电路出现损坏时,断开运算模块的电路。
6.根据权利要求5所述的算力芯片,其特征在于,通过断开运算模块电路时钟断开所述运算模块的电路。
7.根据权利要求5所述的算力芯片,其特征在于,通过断开运算模块电路电源断开所述运算模块的电路。
8.一种串联算力芯片系统,其特征在于,包括串联连接的N级权利要求1-7中任意一项所述的算力芯片,所述N为大于1的整数;其中,第一级算力芯片的通讯接口模块一与控制中心连接,用于接收控制中心的数据,并将自己运算的结果以及接收自第二级芯片所发送的数据转发给控制中心;第P级算力芯片的通讯接口模块一与第P-1级算力芯片的通讯接口模块二连接,用于接收第P-1级算力芯片的数据,并将自己运算的结果以及接收自第P+1级算力芯片所发送的数据转发给第P-1级算力芯片,所述P为大于1小于N的整数;第N级算力芯片的通讯接口模块一与第N-1级算力芯片的通讯接口模块二连接,用于接收第N-1级算力芯片的数据,并将自己运算的结果转发给第N-1级算力芯片。
CN201910153070.3A 2019-04-13 2019-04-13 一种算力芯片及串联算力芯片系统 Active CN109932964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910153070.3A CN109932964B (zh) 2019-04-13 2019-04-13 一种算力芯片及串联算力芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910153070.3A CN109932964B (zh) 2019-04-13 2019-04-13 一种算力芯片及串联算力芯片系统

Publications (2)

Publication Number Publication Date
CN109932964A true CN109932964A (zh) 2019-06-25
CN109932964B CN109932964B (zh) 2022-08-26

Family

ID=66986406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910153070.3A Active CN109932964B (zh) 2019-04-13 2019-04-13 一种算力芯片及串联算力芯片系统

Country Status (1)

Country Link
CN (1) CN109932964B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202871258U (zh) * 2012-07-03 2013-04-10 深圳市磊芯半导体有限公司 Led驱动芯片级联电路
CN104168134A (zh) * 2014-07-21 2014-11-26 上海寰创通信科技股份有限公司 单板异常后数据业务不中断的分布式无线热点控制系统
CN104329769A (zh) * 2014-09-18 2015-02-04 青岛海尔空调器有限总公司 信号控制器、信号控制方法及空气处理系统
CN104426526A (zh) * 2013-08-21 2015-03-18 Arm有限公司 电压域间的通讯
CN105404208A (zh) * 2015-12-12 2016-03-16 中国电子科技集团公司第二十七研究所 一种可级联的波控机、波控机系统及波束控制方法
CN105868723A (zh) * 2016-04-05 2016-08-17 深圳芯邦科技股份有限公司 一种多ic系统及其ic
CN106774758A (zh) * 2016-11-18 2017-05-31 杭州嘉楠耘智信息科技有限公司 一种串联电路及计算设备
CN206523836U (zh) * 2016-12-16 2017-09-26 算丰科技(北京)有限公司 串联供电芯片和系统
CN206557713U (zh) * 2017-02-28 2017-10-13 浙江亿邦通信科技股份有限公司 算力芯片电压稳定控制装置和算力板系统电压稳定控制装置
CN206557766U (zh) * 2017-02-27 2017-10-13 浙江亿邦通信科技股份有限公司 算力板每组芯片级联通信控制装置
CN107329926A (zh) * 2017-07-10 2017-11-07 常州天能博智能系统科技有限公司 一种运算板卡及其故障排除方法
CN108255756A (zh) * 2017-12-12 2018-07-06 深圳比特微电子科技有限公司 一种多芯片串联通信系统
CN109219196A (zh) * 2018-10-15 2019-01-15 深圳市睿智霞光电有限公司 双输入串行级联的防反接电路及应用该电路的led灯条

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202871258U (zh) * 2012-07-03 2013-04-10 深圳市磊芯半导体有限公司 Led驱动芯片级联电路
CN104426526A (zh) * 2013-08-21 2015-03-18 Arm有限公司 电压域间的通讯
CN104168134A (zh) * 2014-07-21 2014-11-26 上海寰创通信科技股份有限公司 单板异常后数据业务不中断的分布式无线热点控制系统
CN104329769A (zh) * 2014-09-18 2015-02-04 青岛海尔空调器有限总公司 信号控制器、信号控制方法及空气处理系统
CN105404208A (zh) * 2015-12-12 2016-03-16 中国电子科技集团公司第二十七研究所 一种可级联的波控机、波控机系统及波束控制方法
CN105868723A (zh) * 2016-04-05 2016-08-17 深圳芯邦科技股份有限公司 一种多ic系统及其ic
CN106774758A (zh) * 2016-11-18 2017-05-31 杭州嘉楠耘智信息科技有限公司 一种串联电路及计算设备
CN206523836U (zh) * 2016-12-16 2017-09-26 算丰科技(北京)有限公司 串联供电芯片和系统
CN206557766U (zh) * 2017-02-27 2017-10-13 浙江亿邦通信科技股份有限公司 算力板每组芯片级联通信控制装置
CN206557713U (zh) * 2017-02-28 2017-10-13 浙江亿邦通信科技股份有限公司 算力芯片电压稳定控制装置和算力板系统电压稳定控制装置
CN107329926A (zh) * 2017-07-10 2017-11-07 常州天能博智能系统科技有限公司 一种运算板卡及其故障排除方法
CN108255756A (zh) * 2017-12-12 2018-07-06 深圳比特微电子科技有限公司 一种多芯片串联通信系统
CN109219196A (zh) * 2018-10-15 2019-01-15 深圳市睿智霞光电有限公司 双输入串行级联的防反接电路及应用该电路的led灯条

Also Published As

Publication number Publication date
CN109932964B (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
CN103944739B (zh) 智能poe电源供电系统及其高效poe电源管理方法
CN104113058A (zh) 一种配电低压线路线损计算方法
CN110764585B (zh) 一种通用的独立bmc板卡
CN208141330U (zh) 一种服务器供电系统
CN104781754A (zh) 通信端口中的空闲功率的减小
CN105045566B (zh) 一种嵌入式并行计算系统及采用其的并行计算方法
CN113759766A (zh) 一种独立上电启动的智能网卡及智能网卡上电启动方法
CN105471652B (zh) 大数据一体机及其冗余管理单元
CN106898833B (zh) 充电方法和充电系统
CN101894055A (zh) 一种具有冗余功能的刀片主板接口的实现方法
CN109932964A (zh) 一种算力芯片及串联算力芯片系统
CN211149445U (zh) 一种高速数据处理平台
CN210776573U (zh) 一种多电源平面供电装置
CN212086215U (zh) 一种大功率隔离poe模组的控制电路
CN212086216U (zh) 一种大功率光电隔离poe模组
CN210297711U (zh) 微电网通信装置以及微电网通信系统
CN209625152U (zh) 一种定时开关机电路和电子设备
CN207281529U (zh) 一种rs485通信的使能控制电路
CN113347188A (zh) 一种基于pcie及异构处理器的车载网络传输装置
CN112153066A (zh) 一种无线宽带自组网通信信息处理系统
CN105353860A (zh) 一种bbu互联管理的方法
CN101441611A (zh) 隔离电路
CN110602002B (zh) 一种大功率矿用本安型万兆三层交换机
US9086870B2 (en) Circuit
CN106301800B (zh) Pse接插件、主板接插件、控制方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210219

Address after: Room 608, building B, No. 2305, Zuchongzhi Road, Pudong New Area Free Trade Zone, Shanghai, 200120

Applicant after: Qingxin semiconductor technology (Shanghai) Co.,Ltd.

Address before: 200120 3rd floor, building 2, No. 200, zhangheng Road, Pudong New Area pilot Free Trade Zone, Shanghai

Applicant before: SHANGHAI YISUAN TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant